KR920009101B1 - 릴 모터 속도 제어시스템 - Google Patents

Abstract

내용 없음.

Description

릴 모터 속도 제어시스템

제1도는 본 발명의 블록도.

제2도는 본 발명의 주기합신호 발생블록의 파형도.

제3도는 본 발명의 주기합신호 블록의 회로도.

제4도는 본 발명의 샘플/홀드 리세트신호부의 신호발생 파형도.

제5도는 1릴 FG 모드시의 출력파형도.

본 발명은 디지탈 오디오 테이프 레코더(Digital Audio Tape Recoder 이하, DAT라 칭한다.)에 있어서, 릴모터의 속도를 제어하여 릴에 감기는 테이프의 양에 관계없이 주행속도를 일정하게 유지시킬 수 있는 릴모터 속도 제어시스템에 관한 것이다.

통상적으로, DAT에 있어서 캡스턴 롤러만을 이용하여 1배속으로 녹음, 또는 재생하거나 100배속 이상으로 써치(Search)기능을 수행할 경우, 상기 캡스턴 롤러가 투입된 테이프에 맞물려서 구동함으로써 상기 테이프의 주행속도는 캡스턴 모터의 구동속도에 비례하게 되기 때문에 모터의 회전속도만 원하는 배속에 적합하도록 일정하게 제어하면 된다.

이와 같은 종래의 DAT는 비교적 간단한 회로구성에 의해서 테이프의 주행속도가 정속으로 구동할 수 있도록 하는 장점이 있는 반면에, 100배속 이상의 테이프 주행속도를 제어할 경우에는 캡스턴 모터의 속력도 고속이 되어야 하므로 테이프에 유도되는 마찰력이 증대되고, 써치 정밀도가 저하될 뿐만 아니라 고정밀도의 제품을 제작하기 위한 제작비가 상승되는 경제적인 단점이 있었다.

따라서, 본 발명은 이와 같은 단점을 감안하여 이루어진 것으로써 본 발명의 목적은, 100배속 이상의 테이프 주행속도를 제어함에 있어서 캡스턴 롤러보다 회전반경이 큰 롤러를 구동할 경우, 동일한 회전수로 캡스턴 롤러보다 더 고속의 테이프 주행속도를 얻을 수 있고, 릴 구동시에는 캡스턴 롤러를 테이프로부터 이탈시켜서 테이프에 걸리는 마찰력을 감소시킴으로써 고속써치시에도 릴 모터가 일정하게 회전하도록 제어하여 테이프를 일정하게 주행시킬 수 있는 릴 모터 속도 제어시스템을 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 릴 모터 속도 제어시스템은, 두개의 릴에서 발생하는 상승엣지 및 하강엣지를 검출하는 더블엣지 디텍터와 상기 더블엣지 디텍터에 의해 검출된 상승엣지 및 하강엣지에 대한 펄스신호를 발생해서 주기합신호를 발생하는 주기합신호 발생부와, 상기 주기합신호 발생부에 의해 발생된 주기합신호를 입력받아서 FGT 및 FGS치를 카운트하는 카운터부와, 상기 FGS주기 계측구간의 종단부에서 샘플/홀드신호가 나타날때 리세트신호를 발생시키는 샘플/홀드, 리세트신호부와, 상기 FGS와 FGT의 주기합신호를 계측하도록 펄스폭 변조신호를 발생시키는 PWM 발생부와, 상기 PWM 발생부에 의해 발생된 펄스폭 변조신호에 의해 속도가 일정하도록 제어되는 릴 모터로 이루어진 것을 특징으로 한다.

이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.

제1도는 본 발명의 블록도로써, (110)은 두개의 릴에서 발생하는 제2a도에 도시한 바와 같은 FGT (테이프가 감기는 릴에서 발생하는 FG : Frequercy generator)와 제2b도에 도시한 바와 같은 FGS(테이프를 공급하는 릴에서 발생하는 FG)에 대한 각각의 상승 엣지 및 하강엣지(제2c, d도)를 검출하는 더블엣지 디텍터이고, (130)은 상기 더블엣지 디텍터(11)에 의해 검출된 상승엣지 및 하강엣지에 대한 펄스신호를 발생하여 상기 FGT의 한주기와 FGS의 한주기를 합산 주기합신호를 발생하는 주기합신호 발생부이며, (200)은 상기 주기합신호 발생부(130)에 의해 발생된 주기합신호를 입력받아서 상기 FGT의 한주기인 하이레벨인 구간동안 카운트(FGT 주기계측)하고, FGS가 나타날때까지 즉, 로울레벨인 구간동안에는 상기 카운트치를 홀드하고, FGS의 한주기동안에 재차 카운트(FGT의 주기를 계측한 값에 FGS의 주기를 계측한 값이 가산됨)하는 카운터부이다.

(140)은 상기 FGS 주기계측 구간의 종단부에서 샘플/홀드신호가 나타날때 상기 카운터부(200)를 리세트하기 위한 리세트신호를 발생시키는 샘플/홀드 리세트신호부이고, (300)은 상기 FGS 주기 계측구간의 종단부에서 샘플/홀드신호가 나타날때 상기 카운터부(200)에 의해 카운트된 카운트치를 래치한 후, 리세트신호가 카운터부(200)를 리세트하면 FGT와 FGS의 주기합신호를 계측하도록 펄스폭 변조신호를 발생시키는 PWM 발생부이다. (120)은 상기 더블엣지 디텍터(110)에서 검출된 FGT, FGS 상하강엣지에 의거하여 릴회전상태를 검출하는 릴회전 검출부이다.

이와 같이 구성된 본 발명에 의한 릴 모터 속도 제어시스템은 PWM 발생부(300)에 래치되어 있는 데이타(예를 들면 속도계 에러 데이타 또는 에러데이타라고 칭하기도 함)가 선형 범위(linear range)의 중심치(전구간이 선형 범위에 속하며 중심치는 카운트치 256)일 경우, 전주기(duty)의 50%인 9187.5Hz의 펄스신호를 발생시키고, 중심치 이하일 경우에는 전주기의 50% 이상인 펄스신호(DAT 제어기 IC출력단에서 반전되어 주기 50% 이하의 펄스신호발생)가 나타나게 되어 릴 모터(400)의 속도를 감속시키고, 중심치 이상일 경우에는 전주기의 50% 이하인 펄스신호(출력단에서 반전됨)를 발생시켜서 릴 모터(400)의 속도를 가속시킨다.

또한, 위상계에서 발생되는 릴 램프 전압(릴 모터를 구동하기 위한 오프셋 전압)경사를 릴이 회전을 개시한 이후에는 5.6V/sec에서 마이크로컴퓨터가 지정한 경사로 절환하기 위해서 릴 FG의 엣지 펄스를 이용하여 릴의 회전수를 검출한다. 상기 더블엣지 디텍터(110), 릴회전검출부(120), 주기합신호 발생부(130), 샘플/홀드, 리세트신호부(140)는 서로 접속되어서 하나의 주기합신호 발생블록(100)을 구성한다.

제3도는 본 발명의 주기합신호 발생블록에 대한 상세회로도로서 전체적인 동작을 설명한다.

본 발명의 주기합신호 발생블록도는, 각각의 릴에서 발생하는 신호인 FGS, FGT의 더블에지를 검출하며, 디플립플롭(DRN1), (DRN2), (DRN5), (DRN6) 및 익스클루시브노아게이트(ESNOR1), (EXNOR2)로 구성된 더블에지 디텍터(110)와, 디플립플롭(DRN9)과 게이트(G67), (G71), (G70) 및 멀티플렉서(R22NA21)로 된 릴 회전검출부(120)와, 티플립플롭(TRN1), (TRN2), 디플립플롭(DRN3), (DRN4) 및 게이트 (G36), (G37)로 된 FGT 신호와 티플립플롭(TRN3), (TRN4), 디플립플롭(DRN7), (DRN8) 및 게이트 (G52∼G55)로 된 FGS 신호를 게이트(8), (9)에서 각각 가합하는 주기합신호 발생부(130)와, 티플립플롭(TRN6), (TRN7), 디플립플롭(DRN10) 및 게이트 (G74), (G75)로 된 샘플/홀드와 리세트신호부(140)로 구성된다.

SPD20은 게이트(G26), (G64)를 통한 신호와 SPD200이 게이트(G65), (G66)를 통하여 앤드되어 W66에서 각각의 게이트(G36), (G55)이 일측 입력에 제공된다.

FGT는 테이프가 감기는 릴에서 발생하는 FG, FGS는 테이프 공급측 릴에서 발생하는 FG, CPD62 및 CPD62A는 하이레벨일때 시스템을 리세트하며, SPD200은 마이컴 데이타로써 써치, 정역회전(FF/REW)때 하이레벨이며, CSD20B는 마이컴 모드데이타로써 SPD200의 반전신호, SPD20은 마이컴모드데이타로써 하이레벨이면 1릴 FG 방식, SPD25는 마이컴모드데이타로써 고속서치때 하이레벨, COD8A는 마이컴모드데이타로써 역회전때 하이레벨, 레벨 CSD29는 클럭주파수로서 18, 375KHz, A98은 클럭주파수로써, 588KHz, CSC11은 SPD200이 하이레벨이면 CSFG 신호가 피드백되고, SPD200이 로우레벨이면 블럭전체에 리세트가 걸리므로 돈케어(Don't care), CSFG1은 주기합신호출력, CSFG25는 릴회전검출신호, CSFG2는 속도계에러 데이타 샘플/홀드신호이다.

이와 같이 구성된 본 발명의 주기합신호 발생시스템은, 초기상태는 제2c, 2d도에 도시한 바와 같이 FGT의 상승엣지 및 하강엣지 검출신호가 디플립플롭(DRN1,DRN2) 및 익스클루시브노아게이트(EXNOR1)를 통과함으로써 형성되어 W24에 출력된 후 티플립플롭(TRN1)에 이 신호가 입력되고, FGS의 상승엣지 및 하강엣지 검출신호가 디플립플롭(DRN5,DRN6) 및 익스클로시브노아게이트(EXNOR2)를 통과함으로써 형성되어 W44에 출력된후 디플립플롭(TRN3)에 입력된다.

이때, FGT의 엣지펄스가 먼저 W24에 출력되었다고 가정할 경우, SPD20은 1릴 FG방식을 의미하여 로우레벨의 신호를 게이트(G26)에 입력하므로(두개의 릴 FG를 사용하여 릴의 속도를 제어하는 방식을 2릴 FG방식이라 하고 하이레벨로 간주한다.) 최종적으로 게이트(G66)를 통과한 신호가 하이레벨이 되어 낸드게이트(G36)의 일측으로 입력된다.

이에 따라, 상기 낸드게이트(G36)의 논리작용에 의한 결과인 로우레벨의 신호가 티플립플롭(TRN1) 및 티플립플롭(TRN2)의 리세트단자(R)에 입력됨으로써 리세트를 해제하여 FGT주기 계측부의 동작이 가능토록 함과 동시에, 티플립플롭(TRN3)의 리세트단자(R)에도 CSD20B의 로우레벨신호와 게이트(G52)로부터의 하이레벨의 신호가 논리곱한후 반전되어 출력된 하이레벨신호가 인버터(G54)에 의해 로우레벨로 변환된후 입력됨으로써 리세트를 해제시키므로 FGS주기 계측부의 동작도 가능토록 한다.

한편, FGT의 엣지신호가 W24로 출력되어(하이레벨) 티플립플롭(TRN1)에 입력됨으로써 이 티플립플롭(TRN1)을 토글(F/F의 상태변화의미)하면(한개의 펄스신호를 입력받는다는 의미) 상기 티플립플롭(TRN1)의 출력단(Q)을 통해서 출력되는 값 W27이 하이레벨이 되고, 이 신호가 인버터(1)에 의해서 로우레벨로 변환된 후 티플립플롭(TRN2)에 입력되어 티플립플롭(TRN2)도 토글시킨다.

이에 따라, 상기 티플립플롭(TRN2)의 출력단(Q)을 통해서 출력되는 값 W29도 하이레벨이 되어 티플립플롭(DRN3,DRN4)에 입력됨과 동시에 인버터(2)에 의해 변환된 로우레벨의 신호가(W46) 게이트(G52)에 입력되고, 최종논리작용 결과인 인버터(G54)의 신호가 하이레벨이 되어서 디플립플롭(TRN3,TRN4)을 리세트시키므로 FGT 계측중에는 FGS가 나타나더라도 블록아웃시킨다.

다음에 티플립플롭(TRN1)에 FGT의 한주기(제2a도의 T1)동안 제2c도에 도시한 바와 같은 펄스신호중 최초 3개의 펄스신호(하이레벨)가 W24를 통해 입력되면(세번 토글하면) 티플립플롭(TRN1)의 출력값 W27은 상기 한번 토글할때와 마찬가지로 하이레벨이 된다.

그러면, 이 하이레벨의 신호가 인버터(1)에 의해 로우레벨로 변환된 후 티플립플롭(TRN2)에 입력되어 출력값 W29는 FGT의 첫번째 엣지에서 하이레벨이 되었다가 이 순간 토글하여 로우레벨로 변환된후 이 로우레벨의 신호가 디플립플롭(DRN3), (DRN4)에 입력됨과 동시에 인버터(2)에 의해 하이레벨로 변환된 값(W46)이 낸드게이트(G52)의 일측입력으로 입력됨으로써 최종인버터(G54)의 출력인 로우레벨의 신호가 티플립플롭(TRN3)의 리세트단자(R)에 인가되어 리세트를 해제시킨다.

이에 따라, FGS주기 계측회로에서는 FGS 엣지신호를 입력할 수 있는 상태가 된다. 한편, 상기 토글순간 로우레벨로 변환되어 디플립플롭(DRN3)에 입력된 신호는 디플립플롭(DRN3)을 트리거하여 전압VDD값이 인버터(7)에 로우레벨로 변환되어 낸드게이트(G36)에 입력됨으로써 논리결과인 하이레벨의 신호가 티플립플롭(TRN1,TRN2)의 리세트단자(R)에 입력되어 리세트가 걸리도록 한다.

이와 같이 하면 FGT의 한주기 계측후에는 곧바로 리세트가 걸려서 더이상 FGT를 계측할 수 없고, FGS측 회로가 FGS 엣지검출신호를 계측하여 티플립플롭(TRN3)의 출력값 W39에 하이레벨이 나타나는 순간, 상기 티플립플롭(TRN2)과 동일한 동작을 수행하는 티플립플롭(TRN4) 및 티플립플롭(DRN7)의 동작에 따라 FGS를 계측하고 W49가 로우레벨이 되면(FGS주기 계측이 완료되면) FGT를 재차 계측할 수 있도록 된다.

이와 같은 동작상태가 제2도에 도시한 바와 같으며 제2a도에 도시한 바와 같은 FGT의 한주가(T1)계측이 완료되면 제2e도에 도시한 바와 같은 신호(CSFG1)가 카운터부(200)에 입력된다. 즉, 티플립플롭(DRN4)의 출력값 W39가 노아게이트(8)에 입력되어 티플립플롭(TRN4)으로부터의 하이레벨신호가 논리합 반전함으로써 출력은 로우레벨이 되고, 이 신호가 인버터(9)에 의해 하이레벨 즉, 한주기 신호가 되어 카운터부(200)에 입력되는 것이다.

상기 FGT 주기 계측시에는 FGS측 회로는 리세트되어 있어 티플립플롭(TRN3)의 출력값 W49는 로우레벨이므로 CSFG1에는 FGT의 한주기동안 하이레벨신호가 디플립플롭(DRN4)을 통해서 W39에 나타나고, FGT 주기계측이 완료된 이후 FGS가 나타날 때까지는 로우레벨이 되며 FGT측 주기계측회로가 리세트인 상태에서 디플립플롭(DRN4)의 출력값 W39는 로우레벨이므로 FGS의 한주기 동안 하이레벨신호가 나타나게 된다.

이제, FGT주기 계측이 완료되고 FGS가 나타나면 즉, 더블엣지 디텍터(110)의 익스클루시브노아게이트(EXNOR2)의 출력인 W24가 하이레벨이면, 티플립플롭(TRN3,TRN4), 디플립플롭(DRN7)의 동작은 상술한 바와 같은 FGT측 회로와 동일하다.

상기 티플립프롭(TRN3)의 출력값 W49가 FGS의 한주기동안 하이레벨이었다가 로우레벨로 변환되면 그 순간 디플립플롭(DRN8)을 트리거하고, 이에 따라 상기 디플립플롭(DRN8)의 출력값 W59가 VDD전압이 되면 이 전압신호가 인버터(4)에 의해 로우레벨로 변환된 후 샘플/홀드 리세트신호부(140)의 티플립플롭(TRN5,TRN6)의 리세트단자(R)에 입력되어 리세트상태를 해제시킨다.

이에 따라, 상기 티플립플롭(TRN5)은 클럭주파수인 CSD29신호에 의하여 토글하여 제4a도에 도시한 바와 같이, CSD29에 의한 주기동안 하이레벨이었다가 로우레벨로 변환될때 티플립플롭(TRN6)이 토글되어 하이레벨이 되고, 이때 디플립플롭(DRN10)은 상기 CSD29신호의 상승엣지에서 트리거링하여 디플립플롭(DRN10)의 출력값 W86이 하이레벨이 되고, 상기 CSD29의 반주기후 상기 W86의 하이레벨신호가 낸드게이트(12)의 일측입력으로 입력되면 인버터(11)의 출력이 하이레벨이 되어 디플립플롭(DRN8)을 리세트시킨다.

이에 따라, 상기 디플립플롭(DRN8)의 출력값 W59가 로우레벨이 되고, 결과적으로 이 로우레벨의 신호가 인버터(4)에 의해 하이레벨로 변환된 후 티플립플롭(TRN5,TRN6)의 리세트단자(R)에 입력되어 티플립플롭(TRN5,TRN6)을 리세트시키는 것이다.

제4c도에 도시한 바와 같이, 속도계에러데이타 샘플/홀드신호 CSFG2는 카운터부(200)와 PWM 발생부(300)에 입력되어서 CSFG2 신호가 하이레벨이 될때 에러데이타를 PWM 발생부(300)에 래치하고 상기 CSFG2 신호가 하이레벨인 구간에서 클럭주파수 CSD29가 하이레벨이 될때 카운터부(200)를 리세트시킨다.

또한 CPD62A의 신호인 로우레벨신호가 낸드게이트(13)에 입력되고 마이콤모드 데이타로써 역회전시 하이레벨로 설정된 COD8A로부터의 로우레벨신호와 더블엣지 디텍터(110)의 출력값 W44로부터의 하이레벨 신호가 오아게이트(5)에 의해 논리합하여 하이레벨신호가 되고, 이 하이레벨신호가 낸드게이트에 의해서 로우레벨이 되면, 이 로우레벨신호가 상기 CPD62A의 로우레벨신호와 노아게이트(13)에서 논리작용하여 하이레벨이 되고, 인버터(14)에 의해 로우레벨로 변환된 후 디플립플롭(DRN9)에 입력됨으로써 리세트 해제시킨다.

그러면, 고속써치시에는 하이레벨신호를 출력하는 SPD25가 로우레벨신호를 디플립플롭(DRN9)에 입력시킴으로써 릴회전 검출신호인 CSFG25 신호를 검출한다.

고속써치 모드로 전환시에는 디플립플롭(DRN9)을 트리거하여 CSFG25에 하이레벨이 나타났다가 역시 마이콤 모드데이타인 COD8A가 로우레벨이면 FGT가 나타날때 상기 FGT의 엣지펄스에 의해 CSFG25가 로우레벨이 되고, 상기 COD8A가 하이레벨로써 역회전인 경우에는 제2g도에 도시한 바와 같이 FGS의 엣지펄스에 의해 로우레벨이 되는 파형신호가 나타난다.

한편, 제5a, 5b, 5c도에 도시한 바와 같이 1릴 FG모드시에는 SPD200이 하이레벨, CSD20B가 로우레벨인 상태에서 SPD200이 하이레벨이 되어 티플립플롭(TRN1,TRN2), 디플립플롭(DRN3,DRN7)이 리세트 됨으로써 W39는 항상 로우레벨상태가 되므로 FGS의 주기계측신호 W49가 CSFG1에 나타나고, CSFG2에도 샘플/홀드 리세트신호가 나타나게 된다.

한편, 본 발명의 카운터부(200)의 용도는 상기 주기합신호 발생부(130)에 의해 발생된 주기합신호인 CSFG1에 있어서 하이레벨구간 동안을 카운트(소정의 카운트 클럭을 이용)하여 현재 발생하고 있는 FG신호의 주기합이 어느 정도인지 판단해서 에러데이타를 발생한다.

즉, 제2e, 2f도에 도시한 바와 같이 소정값의 카운트치(20)는 에러량으로 판단하는 것이다.

이와 같은 카운트치가 통상적으로 사용되는 PWM 발생부(300)에 입력되면 본 발명에서는 펄스폭 변조신호의 주파수는 일정하고 상기 에러데이타의 크기에 따라 펄스주기(duty)가 변화하는 방식을 이용하고 있으므로, 최하위 비트(LSB)에서부터 최상위비트(MSB)까지 n비트 상태를 래치한 상태에서 펄스발생용 클럭발생기(PCG)에서 상기 소정의 비트를 출력한다.

그러면, 상기 소정의 비트출력은 펄스폭 변조신호와 동일한 주파수와 가합되어 n비트 래치에 의해 선택된 PCG가 가산된 신호가 출력되는데, 상기 최상위비트(MSB)만 하이레벨일때 최종출력(Q)는 50% 주기가 되고 상기 에러데이타가 이보다 작거나 크면 상기 50%보다 작거나 큰 주기의 펄스폭 변조신호를 발생한다.

이에 따라, 주기합신호(CSFG1)가 길 경우 카운터부(200)의 카운트치가 많아지므로 현재 상태의 릴의 회전속도가 느리게 되고 이를 신속하게 고속으로 회전시키기 위해서 주기가 긴 펄스폭 변조신호를 모터드라이브(도시하지 않음)에 공급하여 릴 모터(400)의 회전속도를 제어하는 것이다.

한편, 상기 주기합신호(CSFG1)가 짧을 경우에는 릴 모터(400)의 회전속도가 빠른 것이므로 이를 감속시키기 위하여 주기가 짧은 펄스폭 변조신호를 발생하여 모터 드라이브에 공급함으로써 릴 모터(400)의 회전속도를 제어하는 것이다.

이와 같이 카운터부(200)의 카운트치는 상기 펄스폭 변조신호 주기와 비례하는 관계가 있다.

이와 같이 본 발명의 릴 모터 속도 제어시스템에 의하면, 고속 주행시에는 캡스턴 롤러를 테이프로부터 이탈시켜서 마찰력을 감소시키고, 주기합발생블록을 캡스턴 속도 제어계와 공유시켜서 고속써치시 테이프의 주행속도가 일정하도록 릴 모터를 제어할 수 있으므로 경제적일 뿐만 아니라, DAT의 릴 속도 제어에만 국한되지 않고 릴을 구동시키는 방법으로 테이프의 주행속도를 제어하므로 모든 시스템에 적용하는 잇점이 있는 것이다.

Claims (3)

1. 각각의 릴에서 발생하는 신호인 FGS의 더블엣지를 검출하기 위하여 디플립플롭(DRN1), (DRN2), (DRN5), (DRN6) 및 익스클루시브노아게이트(EXNOR1), (EXNOR2)로 구성된 더블엣지 디텍터(110)와, 상기 더블엣지 디텍터(110)에 의해 검출된 더블엣지에 의거하여 릴회전상태를 검출하기 위하여 디플립플롭(DRN9), 게이트(G67), (G70), (G71), 멀티플렉서(R22NA21)로 구성된 릴회전 검출부(120)와, 상기 더블엣지 디텍터(110)에 의해 검출된 상승엣지 및 하강엣지에 대한 펄스신호를 발생하여 주기합신호를 발생하기 위해서 티플립플롭(TRN1), (TRN2), 디플립플롭(DRN3), (DRN4) 및 게이트(G36), (G37)로 된 FGT신호계측부와 티플립플롭(TRN3), (TRN4), 디플립플롭(DRN7), (DRN8) 및 게이트(G52∼G55)로 된 FGS신호계측부로 구성된 주기합신호 발생부(130)와, 상기 FGS주기계측구간의 종단부에서 샘플/홀드신호가 나타날때 리세트신호를 발생시키기 위하여 티플립플롭(TRN5), (TRN6), (TRN7), 디플립플롭(DRN10) 및 게이트(G11), (G12)로 구성된 샘플/홀드 리세트신호부(140)로 이루어진 것을 특징으로 하는 릴 모터 속도 제어시스템.
2. 제1항에 있어서, 상기 주기합신호 발생부(130)는 일측을 계측하는 동안에는 타측은 리세트되고, 일측을 계속한 결과가 CSFG1에 나타나고, 일측의 계측이 완료되면 리세트상태를 해제하도록 티플립플롭(TRN1), (TRN2), 디플립플롭(DRN3), (DRN4) 및 게이트(G36), (G37)로 된 FGT 주기계측회로부와, 티플립플롭(TRN3), (TRN4), 디플립플롭(DRN7), (DRN8) 및 게이트(G52∼G55)로 된 FGS 주기계측회로부로 이루어진 것을 특징으로 하는 릴 모터 속도 제어시스템.
3. 제1항에 있어서, 상기 샘플/홀드 리세트회로부(140)는 FGS 주기계측회로부를 리세트하고 FGT 주기계측회로부를 동작시켜서 FGT 주기를 계측하도록 FGT 주기계측이 완료되는 순간 W59에서 발생되는 리세트신호를 각각 인가받는 티플립플롭(TRN5)은 CSD29를 토글신호로 하는 티플립플롭(TRN5), (TRN6)을 직결하고, 상기 티플립플롭(TRN6)은 티플립플롭(TRN5)의 출력을 제공받도록 하고, 상기 티플립플롭(TRN6)의 출력은 디플립플롭(DRN10)에 제공됨으로써 이 디플립플롭(DRN10)의 출력에 의해 디플립플롭(DRN8)을 리세트하도록 접속된 것을 특징으로 하는 릴 모터 속도 제어시스템.

Images