KR920007328A - 캐패시터를 내장한 단안정 멀티바이브레터 집적회로 - Google Patents

캐패시터를 내장한 단안정 멀티바이브레터 집적회로 Download PDF

Info

Publication number
KR920007328A
KR920007328A KR1019900014902A KR900014902A KR920007328A KR 920007328 A KR920007328 A KR 920007328A KR 1019900014902 A KR1019900014902 A KR 1019900014902A KR 900014902 A KR900014902 A KR 900014902A KR 920007328 A KR920007328 A KR 920007328A
Authority
KR
South Korea
Prior art keywords
type mos
capacitor
mos transistor
mos transistors
built
Prior art date
Application number
KR1019900014902A
Other languages
English (en)
Other versions
KR930007646B1 (ko
Inventor
신기호
양형석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900014902A priority Critical patent/KR930007646B1/ko
Publication of KR920007328A publication Critical patent/KR920007328A/ko
Application granted granted Critical
Publication of KR930007646B1 publication Critical patent/KR930007646B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback

Landscapes

  • Pulse Circuits (AREA)

Abstract

내용 없음.

Description

캐패시터를 내장한 단안정 멀티바이브래터 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 단안정 멀티바이브레터 집적회로도이며,
제3도는 단안정 멀티바이브레터 집적회로의 출력과 신호(ME)와의 관계를 설명하기 위한 도면이고,
제4도는 단안정 멀티바이브레터 집적회로의 동작을 설명하기 위한 파형도이다.

Claims (3)

  1. 입력신호를 지연시켜 출력하는 단안정 멀티바이브레터회로에 있어서, 집적회로 외부에 연결된 가변저항(RE)과 직렬 접속되어 가변 가능한 전류원의 역할을 수행하는 P형 모스 트랜지스터(MP21)와, 상기 P형 모스 트랜지스터(MP21)와 함께 전류 리미터를 구성하는 P형 모스 트랜지스터(MP22)와, 클럭(CK)의 하강에지에서 인버터(G21)에 의한 지연시간 만큼 지연된 신호를 발생시키는 노아 게이트(G22)와, 상기 노아게이트(G22)의출력신호에 의해 단속전류를 발생하는 N형 모스 트랜지스터(MN21)와, 상기 N형 모스 트랜지스터(MN21)에 의해 단속적으로 발생되는 전류를 콘덴서(CE')에 전달하기 위한 전류 리미터를 구성하는 N형 모스 트랜지스터(MN22, MN23)와, 상기 콘덴서(CE')에 충전된 전압의 방전통로의 P형 모스트랜지스터(MP23)와, 상기 콘덴서(CE')의 충방전에 따른 노드(N2)의 전압과 기준전압(Vref)을 비교하는 비교기(CP22)로 이루어진 것을 특징으로 하는 캐패시터를 내장한 단안정 멀티바이브레터회로.
  2. 제1항에 있어서, 인버터를 홀수개 직렬 접속하여 N형 모스 트랜지스터(MN21)의 단속시간을 가변할 수 있는 것을 특징으로 하는 캐패시터를 내장한 단안정 멀티 바이브레터회로.
  3. 제1항에 있어서, 시모스의 대칭특성을 이용하여 상기 P형 모스 트랜지스터(MP21-MP23)를 N형 모스 트랜지스터로 대치하고, 상기 N형 모스 트랜지스터(MN21-MN23)를 P형 모스 트랜지스터로 대치할 수 있는 것을 특징으로 하는 캐패시터를 내장한 단안정 멀티바이브레터회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900014902A 1990-09-18 1990-09-18 캐패시터를 내장한 단안정 멀티바이브래터 집적회로 KR930007646B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900014902A KR930007646B1 (ko) 1990-09-18 1990-09-18 캐패시터를 내장한 단안정 멀티바이브래터 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900014902A KR930007646B1 (ko) 1990-09-18 1990-09-18 캐패시터를 내장한 단안정 멀티바이브래터 집적회로

Publications (2)

Publication Number Publication Date
KR920007328A true KR920007328A (ko) 1992-04-28
KR930007646B1 KR930007646B1 (ko) 1993-08-14

Family

ID=19303827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014902A KR930007646B1 (ko) 1990-09-18 1990-09-18 캐패시터를 내장한 단안정 멀티바이브래터 집적회로

Country Status (1)

Country Link
KR (1) KR930007646B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320717B1 (ko) * 1998-08-12 2002-03-08 구자홍 가변전원공급장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104935324A (zh) * 2015-06-26 2015-09-23 合肥工业大学 一种双硅通孔在线自容错结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320717B1 (ko) * 1998-08-12 2002-03-08 구자홍 가변전원공급장치

Also Published As

Publication number Publication date
KR930007646B1 (ko) 1993-08-14

Similar Documents

Publication Publication Date Title
US8552778B2 (en) Duty cycle corrector and duty cycle correction method
KR870002695A (ko) 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로
US20120170616A1 (en) Apparatus and Method for Sensing Temperature
KR910013734A (ko) 잡음 허용 입력 버퍼
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
US5086236A (en) Synchronizing circuit of two clock signals
JP2877205B2 (ja) ２相ノンオーバラップ信号生成回路
KR950007287A (ko) 디지탈 신호 처리용 지연 회로
US8026770B2 (en) Relaxation oscillator
KR880000880A (ko) 비 교 기
KR920007328A (ko) 캐패시터를 내장한 단안정 멀티바이브레터 집적회로
JP5242262B2 (ja) 移相回路、装置及び方法
KR940017142A (ko) 동기(sync) 신호검출장치
JPS5840922A (ja) クロツク発生回路
KR930010879B1 (ko) 슈미트 트리거 전압조절 주파수 분주기
JPS61170129A (ja) 出力インバ−タの貫通電流防止回路
KR920019097A (ko) 시스템 초기리세트회로
JPS6155311B2 (ko)
KR930004586Y1 (ko) 클럭발생회로
JPS59223998A (ja) 擬似スタテイツクｍｏｓ回路
KR910014787A (ko) 컴퓨터 리셋트 회로
KR100277783B1 (ko) 모니터 동기신호 변환장치
JPH0247637Y2 (ko)
JPS62225026A (ja) 出力バツフア回路
JP2935319B2 (ja) マルチバイブレ−タ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee