KR920005599B1 - Plc의 입출력카드 선택방법 - Google Patents

Plc의 입출력카드 선택방법 Download PDF

Info

Publication number
KR920005599B1
KR920005599B1 KR1019890011610A KR890011610A KR920005599B1 KR 920005599 B1 KR920005599 B1 KR 920005599B1 KR 1019890011610 A KR1019890011610 A KR 1019890011610A KR 890011610 A KR890011610 A KR 890011610A KR 920005599 B1 KR920005599 B1 KR 920005599B1
Authority
KR
South Korea
Prior art keywords
input
output
card
selection
contacts
Prior art date
Application number
KR1019890011610A
Other languages
English (en)
Other versions
KR910005133A (ko
Inventor
신재권
Original Assignee
금성계전 주식회사
백중영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성계전 주식회사, 백중영 filed Critical 금성계전 주식회사
Priority to KR1019890011610A priority Critical patent/KR920005599B1/ko
Publication of KR910005133A publication Critical patent/KR910005133A/ko
Application granted granted Critical
Publication of KR920005599B1 publication Critical patent/KR920005599B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)

Abstract

내용 없음.

Description

PLC의 입출력카드 선택방법
제1도는 종래 PLC의 중앙처리부(CPU)와 입출력카드의 연결에 대한 구성도.
제2도는 종래 카드선택부의 상세 구성도.
제3도는 종래 PLC의 카드선택에 대한 예시도를 보인 데이타표.
제4도는 종래 PLC의 카드선택에 대한 데이타표.
제5도는 본 발명 카드선택부의 상세구성도.
제6도는 본 발명 PLC의 카드선택에 대한 예시를 보인 데이타표.
제7도는 본 발명 PLC의 카드선택에 대한 데이타표.
* 도면의 주요부분에 대한 부호의 설명
1 : 중앙처리부(CPU) 2-14 : 콘넥터플러그
51-61 : 콘넥터잭 100 : 카드선택부
A-F : 입출력카드 OR1-OR6: 오아게이트
본 발명은 PLC(Programmmable Logic Controller)의 입출력카드 선택방법에 관한 것으로, 특히 입출력카드 선택선의 수에 제약을 받지 않고 입출력카드를 증설할 수 있도록 한 PLC의 입출력카드 선택방법에 관한 것이다.
제1도는 종래의 PLC의 중앙처리부와 입출력카드의 연결에 대한 구성도로서 이에 도시한 바와 같이, 중앙처리부(1), 입출력카드(A-E)에 부착된 콘넥터플러그(2-12)에 콘넥터잭(51-61)을 접속하여, 상기 중앙처리부(1)로부터의 선택신호 및 정보에 의해 입출력카드(A-E)를 선택하게 카드선택부(100)를 구성한다.
제2도는 종래 카드선택부(100)의 상세구성도로서, 이에 도시한 바와 같이, 각 입출력카드(A-E)의 콘넥터(72,73), (74,75), (76,77), (78,79), (80,81)사이에서 접점(b,a),(c,b), (d,c), (e,d), (a,e)을 선택 신호선으로 연결하여 중앙처리부(1)의 콘넥터(71)로부터의 어드레스(A0-A4)를 전송함에 따라 입출력카드(A-E)의 기판상에서는 일정한 접점(a)의 신호가 그의 내부회로에 칩선택신호(CS)로 인가되어 카드를 선택하게 된다.
여기서, 일예로 3번째카드(C)를 선택하기 위해 중앙처리부(1)에서 선택어드레스(A0-A4)를 "11011"로 출력하면, 각 입출력카드(A-E)에 전달되는 정보는 각 콘넥터(72-82)사이에서 신호선들을 서로 다르게 연결시켜 놓았기 때문에 각 입출력카드내의 동일한점(a-e)의 데이타가 제3도에 도시한 바와 같이 되며, 이때 입출력카드(C)의 접점(a)에 저전위가 인가되어 그의 내부회로에 저전위의 칩선택신호(CS)가 인가됨에 따라 그 입출력카드(C)가 선택된다.
따라서, 각 카드선택시 중앙처리부(1)에서 출력해야 할 선택어드레스(A0-A4)를 제4도에 도시한 바와 같이 출력함에 따라 그 입출력카드(A-E)상의 접점(a)에 인가되는 저전위의 신호가 그의 내부회로에 칩선택신호(CS)로 인가되어 그 입출력카드(A-E)가 선택된다.
그런데 상기와 같은 종래의 입출력카드 선택방법에 있어서는 카드선택선하나로 입출력카드 하나만을 선택하므로 카드선택선의 수에 의해 증설가능한 입출력카드 수가 제한을 받게된다.
따라서 입출력카드 수에 따라 선택선을 증가시켜 주어야 하는데, 중앙처리부에서 출력되는 입출력카드 선택선은 한정되어 있으므로 증설입출력카드 수가 많아지면 카드를 선택할 수 없게되는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 입출력 카드 선택선이 제한된 경우 선택선의 수에 제약을 받지않고 입출력카드를 증설할 수 있도록 한 PLC의 입출력카드 선택방법을 창안한 것으로, 이하 첨부한 도면에 의해 상세히 설명한다.
제5도는 본 발명 카드선택부의 상세 구성도로서 이에 도시한 바와 같이, 각 입출력카드(A-F)의 콘넥터(72,73), (74,75), (76,77), (78,79), (80,81) (82,83) 사이에서 접점을 두그룹(a,b), (c,d,e)으로 나눈후 상기 접점(a,b), (b,a),(c,e), (d,c), (e,d)을 신호선택선으로 연결하여, 중앙처리부(1)의 콘넥터(71)로부터의 선택어드레스(A0-A4)를 전송하고, 상기 콘넥터(72)(74)(76)(78)(80)(82)의 입력접점(a,c)에 오아게이트(OR1-OR6)를 각기 연결하여, 그 오아게이트(OR1-OR6)에서 그의 내부회로에 저전위의 칩선택신호(CS)가 인가되게 구성한 것으로, 상기 접점의 두 그룹중 한 그룹은 홀수개의 접점을 갖는다.
이와 같이 구성된 본 발명은 일례로 4번째카드(D)를 선택하고자 하여 중앙처리부(1)의 콘넥터(71)에서 선택어드레스 (A0-A4)를 "10011"로 출력하면, 입출력카드(A-F)의 두 콘넥터(72,73), (74,75), (76,77), (78,79), (80,81) (82,83) 사이에서 카드선택선을 서로 다르게 연결시켜 놓았기 때문에 각 입출력카드(A-F)의 동일한 입력접점(a-e)에서의 입력신호는 제6도에 도시한 바와 같이 바뀌게 되며, 즉, 이때 상기 선택어드레스(A0-A4)인 "10011"신호가 입출력카드(A)의 입력접점(a-e)에 그대로 인가되나, 입출력카드(B)의 입력접점(a-e)에는 상기 선택 어드레스(A1, A0, A3, A4, A2)인 "1110"신호가 인가되고, 같은 방식에 의해 입출력카드(C)의 접점(a-e)에는 "10101"신호가 인가되고, 입출력카드(D)의 접점(a-e)에는 "1011"가 인가되며, 입출력카드(E)의 접점(a-e)에는 "10110"의 신호가 인가되며, 입출력카드(F)의 접점(a-e)에는 "1101"신호가 인가된다.
결국, 이때 입출력카드(A-F)중 입출력카드(D)의 접점(a,c)에만 저전위신호가 인가되어 오아게이트(OR4)에서 저전위신호가 출력되고, 이 저전위신호는 그 입출력카드(D)의 내부회로에 칩선택신호(CS)로 인가되어 그 내부회로가 선택되고, 이때 입출력카드(A-D,E,F)의 오아게이트(OR1-OR3,OR5,OR6)에서는 고전위신호가 출력되므로 그 입출력카드(A-C,E,F)는 선택되지 않는다.
따라서, 각 카드선택시 중앙처리부(1)의 콘넥터(71)에서 출력하여야 할 선택어드레스(A0-A4)를 제7도에서와 같이 출력함에 따라 입출력카드(A-F)의 오아게이트(OR1-OR6)중 어느하나에서 저전위의 칩선택신호(CS)가 출력되어 그의 내부회로가 선택된다.
즉, 선택 어드레스(A0-A4)가 "1011"인 경우에는 입출력카드(A)의 오아게이트(OR1)에서 저전위의 칩선택신호(CS)가 출력되어 그의 내부회로가 선택된다.
여기서 종래 및 본 발명에 의한 증설가능한 최대입력출력카드 수를 비교하면 아래표와 같으며, 이때 선택수가 증가함에 따라
Figure kpo00001
선택가능한 입출력카드 수가 종래의 방법에 비해 훨씬 많아지게 되므로 입출력카드를 많이 증설해야 할 경우에 매우 효과적이다.
이상에서 상세히 설명한 바와 같이 본 발명은 PLC의 중앙처리부에서 출력되는 입출력카드 선택선의 수가 제한된 경우 선택선의 수보다 많은 입출력카드를 선택할 수 있게 되므로 한정된 입출력카드 선택선으로 입출력카드의 증설을 쉽게할 수 있는 이점이 있다.

Claims (1)

  1. 입출력카드(A-F)의 콘넥터(72,73), (74,74), (76,77), (78,79), (80,81) (82,83) 에서 접점(a-e)을 한측이 홀수개로 되게 두그룹(a,b),(c,d,e)으로 나누며, 상기 접점(a,b), (b,a),(c,e), (d,c), (e,d)을 신호선택선으로 연결하고, 상기 콘넥터(72), (74), (76), (78), (80), (82)의 입력측접점(a,c)에 오아게이트(OR1-OR6)를 각기 접속하여, 중앙처리부(1)의 선택어드레스에 의해 상기 입출력카드, (A-F)의 오아게이트(OR1-OR6)중 하나에서 저전위 침선택신호(CS)를 출력하여, 그의 내부회로를 선택하는 것을 특징으로 하는 PLC의 입출려가드 선택방법.
KR1019890011610A 1989-08-14 1989-08-14 Plc의 입출력카드 선택방법 KR920005599B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890011610A KR920005599B1 (ko) 1989-08-14 1989-08-14 Plc의 입출력카드 선택방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890011610A KR920005599B1 (ko) 1989-08-14 1989-08-14 Plc의 입출력카드 선택방법

Publications (2)

Publication Number Publication Date
KR910005133A KR910005133A (ko) 1991-03-30
KR920005599B1 true KR920005599B1 (ko) 1992-07-09

Family

ID=19288945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011610A KR920005599B1 (ko) 1989-08-14 1989-08-14 Plc의 입출력카드 선택방법

Country Status (1)

Country Link
KR (1) KR920005599B1 (ko)

Also Published As

Publication number Publication date
KR910005133A (ko) 1991-03-30

Similar Documents

Publication Publication Date Title
US6002638A (en) Memory device having a switchable clock output and method therefor
KR880010365A (ko) 디지탈 데이타 프로세서용 버스 인터페이스 회로
US3872452A (en) Floating addressing system and method
US5363424A (en) Partially-operable driver circuit
KR100561119B1 (ko) 신호 전송 장치
KR860009340A (ko) 메모리용량 확장회로
KR880000960A (ko) 반도체 메모리
US4093993A (en) Bit-slice type large scale integrated circuit with multiple functions on a one-chip semiconductor device
KR920005599B1 (ko) Plc의 입출력카드 선택방법
EP0114390B1 (en) Bit pattern check circuit
US4486855A (en) Activity detector usable with a serial data link
KR930010974A (ko) 신호선간의 잡음을 억제하는 메모리 소자
US4356404A (en) Circuit for equipping a variable number of bus units on a closed loop bus
KR930007777B1 (ko) Plc의 특수카드 증설방법
KR940003804B1 (ko) 잡음신호 제거회로
CN108694965A (zh) 半导体器件、操作半导体器件的方法以及包括其的系统
CN111159078B (zh) 一种电子设备
JPS56124956A (en) Double information processing equipment
KR930003415B1 (ko) 병렬 데이타 출력회로
KR940001800Y1 (ko) PLC의 입출력 카드(Card) 선택장치
US6791358B2 (en) Circuit configuration with signal lines for serially transmitting a plurality of bit groups
KR950014995B1 (ko) 데이타 버퍼 인에이블 회로
KR900008039B1 (ko) 멀티버스를 이용한 인터페이스 카드
KR0134119Y1 (ko) 원칩 마이크로 컴퓨터와 메인 컴퓨터 시스템의 데이터 인터페이스 회로
JPH10105287A (ja) 拡張ボードの接続方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 18

EXPY Expiration of term