KR920003189A - 뉴-럴 네트워크 회로 - Google Patents

뉴-럴 네트워크 회로 Download PDF

Info

Publication number
KR920003189A
KR920003189A KR1019910011546A KR910011546A KR920003189A KR 920003189 A KR920003189 A KR 920003189A KR 1019910011546 A KR1019910011546 A KR 1019910011546A KR 910011546 A KR910011546 A KR 910011546A KR 920003189 A KR920003189 A KR 920003189A
Authority
KR
South Korea
Prior art keywords
circuit
input
new
tone
value
Prior art date
Application number
KR1019910011546A
Other languages
English (en)
Other versions
KR950001601B1 (ko
Inventor
쿠니하루 우찌무라
오사무 사이또
요시히또 아메미야
아추시 이와따
Original Assignee
고지마 마사시
니폰 덴신 덴와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2179665A external-priority patent/JP2542107B2/ja
Priority claimed from JP2179666A external-priority patent/JPH0467258A/ja
Priority claimed from JP2186528A external-priority patent/JPH0477865A/ja
Priority claimed from JP2232915A external-priority patent/JPH04112354A/ja
Priority claimed from JP2232914A external-priority patent/JPH04112362A/ja
Priority claimed from JP2235700A external-priority patent/JPH04116719A/ja
Priority claimed from JP2281891A external-priority patent/JPH04157566A/ja
Priority claimed from JP3060384A external-priority patent/JPH04295976A/ja
Priority claimed from JP3094220A external-priority patent/JPH04323723A/ja
Application filed by 고지마 마사시, 니폰 덴신 덴와 가부시기가이샤 filed Critical 고지마 마사시
Publication of KR920003189A publication Critical patent/KR920003189A/ko
Publication of KR950001601B1 publication Critical patent/KR950001601B1/ko
Application granted granted Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/24—Classification techniques
    • G06F18/245—Classification techniques relating to the decision surface
    • G06F18/2453—Classification techniques relating to the decision surface non-linear, e.g. polynomial classifier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Software Systems (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Neurology (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Nonlinear Science (AREA)
  • Evolutionary Biology (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Image Analysis (AREA)
  • Complex Calculations (AREA)
  • Telephonic Communication Services (AREA)

Abstract

내용없음

Description

뉴-럴 네트워크 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 뉴-톤회로의 제1의 실시예를 도시한 도면.
제2도는 본 발명의 뉴-톤회로의 제2의 실시예를 도시한 도면.
제3도는 본 발명의 뉴-톤회로의 제3의 실시예를 도시한 도면.
제4a, 4b도는 뉴-톤회로의 입력부의 전달특성을 도시한 도면으로,
제4a도는 감산회로와 절대치회로의 특성을 도시한 도면이며,
제4b도는 감산회로와 정류회로의 특성을 나타냄.
제5도는 종래형의 뉴-톤회로의 식별영역을 도시한 도면(2입력의 경우).
제6도는 본 발명에 의한 제1의 실시예의 뉴-톤회로의 식별영역을 도시한 도면(2입력의 경우).
제7a, 7b도는 본 발명의 뉴-톤회로의 식별영역의 형상(2입력의 경우)을 도시한 도면으로,
제7a도는 실시예 2의 초구면형을 표시하고,
제7b도는 실시예 3의 초다면체형을 도시.
제8a, 8b도는 복수 뉴-톤회로에 대한 식별영역의 제1의 형성예(2입력의 경우)를 도시한 도면으로,
제8a도는 종래형의 도시,
제8b도는 본 발명의 실시예 2를 도시.
제9a, 9b도는 복수 뉴-톤회로에 의한 식별영역의 제2의 형성예를 도시한 도면이며,
제9a도는 종래형의 도시,
제9b는 본 발명의 실시예 2를 도시.
제10도는 종래형의 뉴-톤회로의 연산회로 구성예를 도시한 도면.
제11도는 본 발명에 의한 실시예 1의 뉴-톤회로의 연산회로의 구서예를 도시한 도면.
제12도는 본 발명에 실시예 3의 초다면체 식별형 뉴-톤회로인 연산회로의 구성예를 도시한 도면.
제13도는 뉴-톤회로의 기호를 도시한 도면.
제14도는 2층구조의 뉴-럴 네트워크회로의 구성을 도시한 도면.
제15도는 3층구조의 뉴-럴 네트워크회로(OR처리출력형)의 구성을 도시한 도면.
제16도는 종래형의 뉴-톤회로의 구성을 도시한 도면.
제17a, 17b, 17c도는 역치회로의 전달특성을 표시한 도면이고,
제17a도는 스텝함수형,
제17b도는 접은선형,
제17c도는 시그모이도 함수형을 표시.
제18도는 본 발명의 뉴-톤회로의 제4의 실시예의 구성도.
제19도는 본 발명의 뉴-톤회로의 제5의 실시예의 구성도.
제20도는 본 발명의 제4, 제5의 실시예의 뉴-톤회로의 식별영역을 도시한 도면(2입력의 경우).
제21도는 본 발명의 뉴-톤회로의 누적연산회로의 제1의 실시예의 구성도.
제22도는 본 발명의 뉴-톤회로의 누적연산회로의 제2의 실시예의 구성도.
제23도는 본 발명의 뉴-톤회로의 누적연산회로의 제3의 실시예의 구성도.
제24도는 본 발명의 뉴-톤회로의 누적연산회로의 제4의 실시예의 구성도.
제25도는 본 발명의 뉴-톤회로의 누적연산회로의 동작의 설명도.
제26도는 본 발명의 뉴-톤회로의 누적연산회로의 제5의 실시예의 구성도.
제27도는 본 발명의 뉴-톤회로의 누적연산회로의 가산기본회로의 구성도.
제28도는 본 발명의 뉴-톤회로의 누적연산회로의 제6의 실시예의 구성도.
제29도는 본 발명의 뉴-톤회로의 누적연산회로의 제6의 실시예의 구성도.
제30도는 본 발명의 뉴-톤회로의 제1의 간략화한 실시예의 구성도.
제31도는 본 발명의 뉴-톤회로의 제2의 간략화한 실시예의 구성도이다.

Claims (12)

  1. n개의 입력단자와(n은 1이상의 정수), 상기 입력단자의 각각에 대응하는 n개의 하중계수를 구비하고, 입력신호와 상기 하중계수와의 차를 구하는 감산회로와, 상기 가산회로의 감산결과의 절대치를 구하는 절대치회로와, 상기 절대치회로의 연산결과를 전부 누적하는 가산회로와, 소정의 역치를 구비하고, 그 소정의 역치에 기초하여 상기 가산회로의 누적결과의 크기를 판별하고, 그 결과를 출력하는 역치회로와를 구비하고, 또한 상기 역치회로의 출력치를 출력신호로하는 뉴-톤회로를 단위회로로해서, 다수의 상기 뉴-톤회로의 입출력 단자간을 접속하는 것에 의해서 네트워크회로를 구성하고, 상기 네트워크회로에 입력된 복수의 입력신호에 대해서 각각 독자의 상기 하중계수를 갖는 뉴-톤회로가 연산을 실행하고, 상기 네트워크회로내에 적오도 하나의 상기 뉴-톤회로의 출력치를 상기 네트워크회로의 출력신호로 하고, 각각의 상기 뉴-톤회로의 상기 하중계수와 상기 역치회로의 크기에 의해서 상기 네트워크회로의 기능을 제어하는 것을 특징으로 하는 뉴-럴 네트워크회로.
  2. n개의 입력단자와 (n은 1이상의 정수), 상기 입력단자의 각각에 대해서, 두개의 하중계수를 갖고, 상기 두개의 하중계수중 큰 값의 하중계수를 wH로해서(입력신호-wH)를 구하는 제1의 감산회로와, 상기 제1의 감산회로의 감산결과의 양의 값만을 통과시키는 제1의 정류회로와, 상기 제1의 정류회로의 출력에 비선형특성을 부여하는 제1의 비선형회로로 되는 제1의 입력경로와, 상기 두개의 하중계수중 작은값의 하중계수를 wL로해서(wL-입력신호)를 구하는 제2의 감산회로와, 상기 제2의 감산회로의 감산결과의 양의 값만을 통과시키는 제2의 정류회로와, 상기 제2의 정류회로의 출력에 비선형특성을 부여하는 제2의 비선형 특성회로로 되는 제2의 입력경로와를 구비함과 동시에, 상기 n개의 입력단자의 각각에 설치한 상기 제1 및 상기 제2의 비선형회로의 출력을 가산해서 누계하는 가산기와, 소정의 역치를 구비하여, 그 소정의 역치에 기초하여 상기 누적된 결과의 크리글 판별해, 그 결과를 출력하는 역치회로와로 되는 뉴-톤회로를 설치하고, 상기 역치회로의 출력치를 출력신호로 하는 상기 뉴-톤회로를 단위회로하여서 복수의 상기 뉴-톤회로의 입출력단자간을 접속하는 것에 의하여서 네트워크회로를 구성하고, 상기 네트워크회로에 입력된 복수의 입력신호에 대해서 각각 독자의 하중계수를 갖는 상기 뉴-톤회로가 연산을 실행해, 상기 네트워크 회로내의 적어도 하나의 뉴-톤회로의 출력치를 상기 네트워크회로의 출력신호로 하고, 상기 뉴-톤회로의 각각의 상기 두개의 하중계수와 상기 역치회로의 역치의 크기와에 의해서 상기 네트워크회로의 기능을 제어 할 수 있는것을 특징으로하는 뉴-럴 네트워크회로.
  3. n개의 입력단자와(n은 1이상의 정수), 상기 입력단자의 각각에 대해서, 2개의 하중계수를 구비하여, 상기 2개의 하중계수중 큰값의 하중계수를 wH로해서(입력신호-wH)를 구하는 제1의 감산회로와, 상기 제1의 감산회로의 감산결과의 정의 값만을 통과시키는 제1의 정류회로와로 되는 제1의 입력경로와, 상기 2개의 하중계수중 작은 값의 하중계수를 wL로해서(wL-입력신호)를 구하는 제2의 감산회로와, 상기 제2의 감산회로의 감산결과의 정의값 만큼을 통과시키는 제2의 정류회로와로되는 제2의 입출력경로와를 구비함과 동시에, 상기 입력단자의 각각에 설치된 상기 제1 및 상기 제2의 정류회로의 출력을 가산해서 누계하는 가산기와, 소정의 역치를 구비하여, 그 소정의 역치에 기초해서 상기 누적된 결과의 크기를 판별해 그 결과를 출력하는 역치회로와로되는 뉴-톤회로를 설치하고, 상기 역치회로의 출력치를 출력신호로하는 뉴-톤회로를 단위회로해서, 복수의 상기 뉴-톤회로의 입출력단자간을 접속하는 것에 의해서 네트워크회로를 구성하고, 상기 네트워크회로에 입력된 복수의 입력신호에 대해서 각각 독자의 하중계수를 갖는 상기 뉴-톤회로가 연산을 실행해, 상기 네트워크회로내의 적어도 하나의 뉴-톤회로의 출력값을 상기 네트워크회로의 출력신호로하여, 상기 뉴-톤회로의 각각의 상기 2개의 하중계수와 상기 역치회로의 역치의 크기에 의해서 상기 네트워크회로의 기능을 제어하는 것을 특징으로 하는 뉴-럴 네트워크회로.
  4. n개의 입력단자와(n은 1이상의 정수), 2개의 하중계수를 구비하고, 상기 하중계수중 어느 한쪽의 하중계수와 입력신호의 차를 구하는 감산회로와, 상기 감산회로의 감산결과에 대해서 2승연산을 행하는 연산회로와, 상기 하중계수중 다른쪽의 하중계수를 상기 연산회로의 출력신호에 곱하는 승산회로와를 구비함과 동시에, 상기 승산회로에서 끄집어낸 n개의 입력신호와 2n개의 하중계수에 대하는 연산의 결과를 전부누적하는 가산회로와, 소정의 역치를 갖고 그 소정의 역치에 기초하여 상기 누적한 결과의 크기를 판별해, 그 결과를 출력하는 역치회로와로되는 뉴-톤회로를 설치하고, 상기 역치회로의 출력치를 출력신호로하는 상기 뉴-톤회로를 단위회로로 해서, 복수의 상기 뉴-톤회로의 입출력단자간을 접속하는 것에 의해서 네트워크 회로를 구성하고, 상기 네트워크회로에 입력된 복수의 입력신호에 대해서, 각각 독자의 하중계수를 갖는 상기 뉴-톤회로가 연산을 실행하고, 상기 네트워크회로내의 적어도 1갱의 뉴-톤회로의 출력을 상기 네트워크회로의 출력신호로해, 상기 뉴-톤회로의 각각의 상기 2개의 하중계수와 상기 역치회로의 역치의 크기에 의해서 상기 네트워크회로의 기능을 제어하는 것을 특징으로 하는 뉴-럴 네트위크회로.
  5. n개의 입력단자와 (n은 1이상의 정수), 상기 입력단자의 각각에 대해서, 2개의 하중계수를 구비하고, 상기 하중계수중 어느 한쪽의 하중계수와 입력신호의 차를 구하는 감산회로와, 상기 감산회로의 감산결과에 대해서 절대치연산을 행하는 절대치연산회로와, 상기 하중계수중 다른쪽의 하중계수를 상기 절대치 연산회로의 출력신호에 곱하는 승산회로와를 구비함과 동시에, 상기 승산회로에서 집어낸 n개의 입력신호와 2n개의 하중계수에 대하여 연산의 결과를 전부 누적하는 가산회로와, 소정의 역치를 갖고, 그 소정의 역치에 기초하여 상기 누적된 결과의 크기로 판별하고, 그 결과를 출력하는 역치회로와로 되는 뉴-톤회로를 설치해, 상기 역치회로의 출력치를 출력신호로하는 상기 뉴-톤회로를 단위회로해서, 복수의 상기 뉴-톤회로의 입출력단자간을 접속하는 것에 의해서 네트워크회로를 구성해, 상기 네트워크회로에 입력된 복수의 입력신호에 대해서 각각 독자의 하중계수를 갖는 상기 뉴-톤회로가 연산을 실행해, 상기 네트워크회로내의 적어도 1개의 뉴-톤회로의 출력치를 상기 네트워크회로의 출력신호로하고, 상기 뉴-톤회로의 각각의 상기 2개의 하중계수와 상기 역치회로의 역치의 크기에 의해서 상기 네트워크회로의 기능을 제어하는 것을 특징으로 하는 뉴-럴 네트워크회로.
  6. 상기 제1, 2, 3, 3, 4 및 5항에 있어서, 상기 뉴-럴 네트워크회로의누적을 행하는 상기 가산회로에는, 상기 입력신호의 각각에 대해 누적가산의 도중결과와 상기 역치회로의 역치와 대소관계를 비교해, 그 비교결과에 따라 남은 가산연산을 중지하든가 안하든가를 결정하느 제어수단을 갖춤과 동시에, 상기 역치회로는 상기 비교결과에 따라 상기 출력치를 결정하는 것을 특징으로 하는 뉴-럴 네트워크회로.
  7. 상기 제1, 2, 3, 4 및 5항에 있어서, 상기 가산회로는 m개(m은 1보다 큰 정수)의 출력단자를 갖고, 1에서 k번째(k는 1이상으로 n보다 작은 정수)의 상기 입력신호에 대해서 i번째(i는 1부터 k까지의 정수)의 계수와 i번째의 상기 입력신호간의 차, 거리 또는 계수의 어느것에 의한 하중치를 단일극성의 계수연산치로해서 구하기 때문에, 1개의 계수에 각각 전용으로 설치된 제1의 계수연산회로와, 부터 k번째의 상기 계수 연산회로의 출력의 누적을 행하기 위한 제1의 가산회로와로는 계수연산회로와를 m조 병렬로 배치하고, m개의 누적의 도중결과와 상기 역치회로의 포화레벨과를 비교해서, 남은 입력단자에서의 입력에 대한 연산을 속행하는 자를 한정해, 연산의 속행이 필요한 누적의 도중결과를 출력하는 선택제어회로와를 구비함과 동시에, 연산의 속행이 필요한 입력단자에 대해서, 적어도 하나의 제2의 계수연산 회로와 제2의 가산회로와를 공통으로 사용해서 입력신호와 계수치와를 바꾸어서 누적연산을 속행하고, 1에서 n번째의 상기 입력단자에 대하는 누적결과를 상기 역치회로에 입력해, 그 역치회로의 처리결과를 상기 출력단자에 출력하는 것을 특징으로 하는 뉴-럴 네트워크회로.
  8. 상기 제1, 2, 3, 4 및 5항에 있어서, 상기 가산회로는 복수 n개의 입력단자와, 그것과 동수의 가산기를 갖고, 각 입력단자에서의 양수치의 디지탈입력신호를 대응하는 각 가산기의 피가산치의 하나로해서, i을 1이상 n이하의 정수로해서(i-1)번째의 가산기까지의 누적가산결과를 다음의 i번째의 가산기의 다른쪽 피가산치로 하는 것으로, 모든 입력을 누적가산하는 누적사산회로이며, 상기 가산기의 각각의 피가산치 입력측에, 각각 직전의 가산기에서의 자릿수 올리기 신호에 의해서 대응하는 가사기로의 피가산치의 입력을 제어하는 게이트회로를 배치새서, (i-1)번째의 가산기로의 누적사산 결과가 어떤 값이상으로 되었을때에, i번째의 가산기 이하의 누적연산을 정지시키는 것을 특징으로 하는 뉴-럴 네트워크회로.
  9. 상기 제1, 2, 3, 4 및 5항에 있어서, 상기 가산회로는, 복수 n개의 입력단자와, 그것과 동수의 가산기를 갖고, 각 입력단자로부터의 양수치의 디지탈입력신호를 대응하는 각 가산기의 피가산치의 하나로해, i를 1이상 n이하의 정수로해서 (i-1)번째의 가산기까지의 누적가산결과를 다음의 i번째의 가산기의 다른쪽 피가산치로하는 것으로써 전입력을 누적가산하는 누적가산회로이며, 각 가산기를 구성하는 복수의 1비트 가산기의 모든 피가산치입력단자와, 캐리 입려단자외에, 각각 앞의 가산기에서의 자릿수 올리기신호에 의해서 제어되는 게이트회로를 배치해서, (i-1)번째의 가산기인 누적사산결과가 어떤 값이상으로 되었을때에 i번째의 가산기 이하의 누적연산을 정지시키는 것을 특징으로 하는 뉴-럴 네트워크회로.
  10. 상기 제8 및 9항에 있어서, 상기 가산회로는, 가산기의 어조로 나타낼수 있는 최대의 값을 Sa로 해서, 임의의 양수값 g(g＜Sa)로 해서, 첫번째의 가산기의 피가산치 입력중 상기 입력단자와의 다른 피가산치 입력에(Sa-g)의 신호를 입력해서 누적치의 초기치로하는 동시에 n번째의 가산기의 출력측에 제2의 가산기를 설치해, 그 제2의 가산기의 한쪽의 피가산치 입력에 n번째의 가산회로의 가산결과를 다른쪽의 피가산치입력에 -(Sa-g)를 각각 입력하는 수단을 구비하는 것을 특징으로 하는 뉴-럴 네트워크회로.
  11. n개의 입력단자와(n는 1이상의 정수), 상기 입력단자의 각각에 대응해서 두개씩의 2n개의 하중계수를 갖고, 상기 입력단자마다에 각 조 중의 하중계수와 입력신호의 차를 구하는 감산회로와, 상기 감산회로의 감산결과에 대해서 2승연산을 행하는 연산회로와, 상기 각 조의 다른쪽의 하중계수와 그 연산회로의 출력신호와의 대소판정을 행하여, 판정결과를 출력하는 대소판정회로와, 상기 대소 판정회로에서의 n개의 대소판정결과에 의해 소정의 논리연산을 행하는 논리연산수단을 구비함과 동시에, 상기 논리연산수단의 결과를 출력신호로하는 뉴-톤회로를 단위회로로 해서, 다수의 상기 뉴-톤회로의 입출력단자간을 접속하는 것에 의해서 네트워크회로를 구성하고, 상기 네트워크회로에 입력된 복수의 입력신호에 대해서 각각 독자의 하중계수를 갖는 뉴-톤회로가 연산을 실행해, 상기 네트워크회로내의 적어도 하나의 상기 뉴-톤회로의 출력치를 상기 네트워크회로의 출력신호로하여, 각각의 상기 뉴-톤회로의 하중계수와 역치회로의 역치와의 크기에 의해서 상기 네트워크회로의 기능을 제어하는 것을 특징으로 하는 뉴-럴 네트워크회로.
  12. n개의 입력단자와(n는 1이상의 정수), 상기 입력단자의 각각에 대응해서 2개씩의 합계 2n개의 하중계수를 갖고, 상기 입력단자마다에, 각 조 중의 한쪽의 하중계수와 입력신호의 차와를 구하는 감산회로와, 상기 감산회로의 감산결과에 대해서 절대치연산을 하는 연산회로와, 상기 각 조의 다른쪽의 하중계수와 그 연산회로의 출력신호와의 대소판정을 행해서, 판정결과를 출력하는 대소판정회로와, 상기 대소판정회로에서의 n개의 대소판정결과에 의하여 소정의 논리연산을 행하는 논리연산 수단과를 구비함과 동시에, 상기 논리연산수단의 결과를 출력신호로하는 뉴-톤회로를 단위회로로해서, 다수의 상기 뉴-톤회로의 입출력단자간을 접속하는 것에 의해서 네트워크회로를 구성하고, 상기 네트워크회로에 입력된 복수의 입력신호에 대해서 각각 독자의 하중계수를 갖는 뉴-톤회로가 연산을 실행해, 상기 네트워크회로내의 적어도 1개의 상기 뉴-톤회로의 출력치를 상기 네트워크회로의 출력신호로해, 각각의 상기 뉴-톤회로의 하중계수와, 역치회로의 역치와의 크기에 의해서 상기 네트워크회로의 기능을 제어하는 것을 특징으로 하는 뉴-럴 네트워크.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910011546A 1990-07-09 1991-07-08 뉴-럴 네트워크 회로 KR950001601B1 (ko)

Applications Claiming Priority (18)

Application Number Priority Date Filing Date Title
JP2179666A JPH0467258A (ja) 1990-07-09 1990-07-09 ニューラルネットワーク回路
JP2-179665 1990-07-09
JP2179665A JP2542107B2 (ja) 1990-07-09 1990-07-09 ニュ―ラルネットワ―ク回路
JP2-179666 1990-07-09
JP2186528A JPH0477865A (ja) 1990-07-13 1990-07-13 加算回路
JP2-186528 1990-07-13
JP2232914A JPH04112362A (ja) 1990-09-03 1990-09-03 累積回路
JP2232915A JPH04112354A (ja) 1990-09-03 1990-09-03 ニューラルネットワーク回路
JP2-232915 1990-09-03
JP2-232914 1990-09-03
JP2-235700 1990-09-07
JP2235700A JPH04116719A (ja) 1990-09-07 1990-09-07 累積加算回路
JP2-281891 1990-10-22
JP2281891A JPH04157566A (ja) 1990-10-22 1990-10-22 累積加算回路
JP3060384A JPH04295976A (ja) 1991-03-25 1991-03-25 ニューラルネットワーク回路
JP3-060384 1991-03-25
JP3094220A JPH04323723A (ja) 1991-04-24 1991-04-24 累積加算回路
JP3-094220 1991-04-24

Publications (2)

Publication Number Publication Date
KR920003189A true KR920003189A (ko) 1992-02-29
KR950001601B1 KR950001601B1 (ko) 1995-02-27

Family

ID=27577076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910011546A KR950001601B1 (ko) 1990-07-09 1991-07-08 뉴-럴 네트워크 회로

Country Status (4)

Country Link
US (3) US5166539A (ko)
EP (1) EP0477486B1 (ko)
KR (1) KR950001601B1 (ko)
DE (1) DE69119172T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5634087A (en) * 1991-02-28 1997-05-27 Rutgers University Rapidly trainable neural tree network
US5632006A (en) * 1992-03-02 1997-05-20 Motorola, Inc. Circuit and method of error correcting with an artificial neural network
DE69418754T2 (de) * 1993-03-15 1999-11-04 Canon Kk Signalprozessor
US5479574A (en) * 1993-04-01 1995-12-26 Nestor, Inc. Method and apparatus for adaptive classification
US5517667A (en) * 1993-06-14 1996-05-14 Motorola, Inc. Neural network that does not require repetitive training
US5630024A (en) * 1994-01-19 1997-05-13 Nippon Telegraph And Telephone Corporation Method and apparatus for processing using neural network with reduced calculation amount
US5506801A (en) * 1994-02-14 1996-04-09 California Institute Of Technology High-performance ultra-low power VLSI analog processor for data compression
JPH07234778A (ja) * 1994-02-22 1995-09-05 Texas Instr Japan Ltd 演算回路
US5486999A (en) * 1994-04-20 1996-01-23 Mebane; Andrew H. Apparatus and method for categorizing health care utilization
IL113204A (en) * 1995-03-30 1999-03-12 Advanced Recognition Tech Pattern recognition system
US5644253A (en) * 1995-03-30 1997-07-01 Fujitsu Limited Multiple-valued logic circuit
US5835633A (en) * 1995-11-20 1998-11-10 International Business Machines Corporation Concurrent two-stage multi-network optical character recognition system
FI103304B1 (fi) 1997-03-26 1999-05-31 Nokia Oy Ab Assosiatiivinen neuroni
JP2879670B2 (ja) * 1997-03-28 1999-04-05 広島大学長 ２次元情報処理装置
FI103305B1 (fi) * 1997-05-29 1999-05-31 Nokia Oy Ab Assosiatiivinen neuroverkko
US6618388B2 (en) 2001-01-05 2003-09-09 Extreme Networks Method and system for VMAN protocol
MY138544A (en) * 2003-06-26 2009-06-30 Neuramatix Sdn Bhd Neural networks with learning and expression capability
EP3570220B1 (en) * 2017-01-13 2023-10-11 KDDI Corporation Information processing method, information processing device, and computer-readable storage medium
DE102019205657A1 (de) * 2019-02-19 2020-08-20 Robert Bosch Gmbh Verfahren und Vorrichtung zum Klassifizieren von Sensordaten
CN110147879A (zh) * 2019-04-03 2019-08-20 中国科学院计算技术研究所 一种用于神经网络处理器的激活装置及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2625347B1 (fr) * 1987-12-23 1990-05-04 Labo Electronique Physique Structure de reseau de neurones et circuit et arrangement de reseaux de neurones
US4897811A (en) * 1988-01-19 1990-01-30 Nestor, Inc. N-dimensional coulomb neural network which provides for cumulative learning of internal representations
JP2595051B2 (ja) * 1988-07-01 1997-03-26 株式会社日立製作所 半導体集積回路
US4926064A (en) * 1988-07-22 1990-05-15 Syntonic Systems Inc. Sleep refreshed memory for neural network
US5063601A (en) * 1988-09-02 1991-11-05 John Hayduk Fast-learning neural network system for adaptive pattern recognition apparatus
US4904881A (en) * 1989-02-10 1990-02-27 Intel Corporation EXCLUSIVE-OR cell for neural network and the like
JP2823229B2 (ja) * 1989-04-05 1998-11-11 株式会社東芝 電子回路、差動増幅回路、及びアナログ乗算回路
US5097141A (en) * 1990-12-12 1992-03-17 Motorola, Inc. Simple distance neuron
JPH06509670A (ja) * 1991-04-29 1994-10-27 インテル・コーポレーション 差分ニューロンを包含したニューラルネットワーク

Also Published As

Publication number Publication date
US5166539A (en) 1992-11-24
US5353383A (en) 1994-10-04
EP0477486B1 (en) 1996-05-01
DE69119172D1 (de) 1996-06-05
US5467429A (en) 1995-11-14
EP0477486A3 (en) 1993-07-21
KR950001601B1 (ko) 1995-02-27
DE69119172T2 (de) 1997-01-09
EP0477486A2 (en) 1992-04-01

Similar Documents

Publication Publication Date Title
KR920003189A (ko) 뉴-럴 네트워크 회로
US5095457A (en) Digital multiplier employing CMOS transistors
US6151594A (en) Artificial neuron and method of using same
US5046019A (en) Fuzzy data comparator with neural network postprocessor
KR100875937B1 (ko) 적화 연산 회로 및 방법
KR940022262A (ko) 논리 계산용 데이타 발생 방법, 논리 계산 방법 및 논리 계산기
EP0349007A3 (en) Semiconductor integrated circuit for neural network
JP3345894B2 (ja) 浮動小数点乗算器
KR920006793B1 (ko) 학습기계
US5136685A (en) Fuzzy logic computer using charge coupled devices
US5452402A (en) Neural network circuit for adaptively controlling the coupling of neurons
RU2579958C1 (ru) Искусственный нейрон
Linaker et al. Time series segmentation using an adaptive resource allocating vector quantization network based on change detection
Tikk et al. Improvements and critique on Sugeno's and Yasukawa's qualitative modeling
JPH07191951A (ja) ニューラルネットワーク回路
US3496382A (en) Learning computer element
US5228111A (en) Fuzzy signal defuzzifier using charged coupled devices
Aksin A high-precision high-resolution WTA-MAX circuit of O (N) complexity
US5247472A (en) Fuzzy logic operation circuit utilizing charge coupled devices
JPH07118654B2 (ja) 算術演算装置
US6362662B1 (en) Analog W.T.A. circuit reject signal
JPH05307535A (ja) 学習型波形認識処理装置
JPH0422216A (ja) 論理回路
Gheysari et al. Low noise CMOS implementation of order weight average operator for fuzzy logic controller chip
JP3082530B2 (ja) ニューラルネットワーク回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020116

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee