KR920001345A - 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템 - Google Patents

선택가능 캐시 서브시스템을 가진 컴퓨터 시스템 Download PDF

Info

Publication number
KR920001345A
KR920001345A KR1019910010212A KR910010212A KR920001345A KR 920001345 A KR920001345 A KR 920001345A KR 1019910010212 A KR1019910010212 A KR 1019910010212A KR 910010212 A KR910010212 A KR 910010212A KR 920001345 A KR920001345 A KR 920001345A
Authority
KR
South Korea
Prior art keywords
address
cache
field
bit
series
Prior art date
Application number
KR1019910010212A
Other languages
English (en)
Inventor
에이치. 홀만 제이알. 토마스
Original Assignee
리챠드 살벤
델 유에스에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리챠드 살벤, 델 유에스에이 코포레이션 filed Critical 리챠드 살벤
Publication of KR920001345A publication Critical patent/KR920001345A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/601—Reconfiguration of cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음

Description

선택가능 캐시 서브시스템을 가진 컴퓨터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 컴퓨터 시스템의 블록다이어그램,
제2도는 제1도의 컴퓨터시스템에서 채용될 수 있는 캐시서브 시스템을 가진 프로세서 서브시스템의 블록다이어그램,
3도는 제1도의 컴퓨터 시스템에서 채용될 수 있는 기억장치시스템의 블록다이어그램.

Claims (36)

  1. 프로세서 서브시스템, 기억장치 서브시스템 및 캐시 서브시스템으로 구성된 컴퓨터 시스템에서, 특정한 크기의 캐시 기억장치, 상기 프로세서 서브시스템으로 부터 요구된 어드레스에 상당하는 어드레스 버스 비트 필드를 받아들이며, 이 어드레스 버스 버트 필드는 상기 프로세서 서브시스템에 의해 요구된 상기 어드레스에 상당하는 상기 캐시기억장치내의 어드레스를 제공하며 상기 받아들여진 어드레스 버스 비트 필드에 따라 상기 캐시 기억 장치로 제어신호를 보내기 위한 장치, 상기 캐시 기억장치의 크기에 따라 상기 어드레스 비스 비트 필드를 수정하기 위한 장치로 구성된 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템
  2. 제1항에 있어서, 상기 어드레스 버스 비트 필드는 태그 어드레스 필드, 세트 어드레스 필드 및 라인 선택 필드로 구성되며, 상기 캐시 기억장치의 크기에 따라 상기 어드레스 버스 필드를 수정하기 위한 장치는 상기 라인선택 어드레스 필드를 수정하기 위한 장치로 구성된 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  3. 제2항에 있어서, 상기 캐시 기억장치의 크기에 따라 어드레스버스 비트 필드를 수정하기 위한 장치가 상기 태그 어드레스 필드를 수정하기 위한 장치로 구성되는 것을 특징으로 하는 선택 가능 캐시 서브시스템을 가진 컴퓨터 시스템
  4. 제3항에 있어서, 상기 캐시 기억장치의 크기에 따라 어드레스버스 비트 빌드를 수정하기 위한 장치가 상기 세트 어드레스 필드를 수정하기 위한 장치로 구성되는 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템
  5. 제4항에 있어서, 상기 캐시 기억장치의 크기에 따라 어드레스버스 비트 필드를 수정하기 위한 장치가 상기 태그 위치 필드 내에서 상기 세트 어드레스 위치 필드의 위치를 복사 하기 위한 장치로 구성되는 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  6. 제4항에 있어서, 상기 캐시 기억장치로 어드레스버스 비트 필드를 발생하기 위한 캐시 기억장치 제어장치가 상기 프로세서 서브시스템으로 부터 태그 어드레스 필드, 세트 어드레스필드 및 상기 라인 선택 어드레스필드에 상당하는 입력을 받아들이기 위한 캐시제어기, 요구된 데이타를 태그 어드레스의 명령에 따라 캐시 기억장치로 어드레스 신호를 발생하는 캐시 제어기로 구성되는 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  7. 제6항에 있어서, 상기 프로세서 서브시스템으로 부터 세트 어드레스 위치 필드 및 선택 어드레스 필드에 상당하는 입력을 받아들이기 위한 어드레스 래칭장치로 구성되며, 상기 어드레스 래칭장치가 상기 요구된 어드레스의 세트 어드레스 및 라인 선택 어드레스의 명령에 따라 캐시장치로 어드레스 신호를 발생하는 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  8. 제7항에 있어서, 상기 캐시 제어기가 상기 어드레스래칭 장치를 동작하기 위한 최소 한개의 제어신호를 발생하는 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  9. 제8항에 있어서, 상기 캐시 제어기가 상기 캐시 기억장치가 데이타를 프로세서 서브시스템을 전달할 수 있도록 최소 한개의 제어신호를 발생하는 것을 특징으로 하는 선택 가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  10. 제7항에 있어서, 상기 캐시 기억장치가 16 16kx4 정적 RAM으로 구성되며, 상기 어드레스 버스비트 필드는 18비트 태그 어드레스 필드, 9비트 세트어드레스 위치필드 및 3비트 라인선택 어드레스 필드로 구성되는 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  11. 7항에 있어서, 상기 캐시 기억장치가 16 4kx4 정적 RAM으로 구성되며, 상기 어드레스 버스비트 필드는 18비트 태그 어드레스 필드, 9비트 세트어드레스 위치필드 및 1버트 라인선택 어드레스 필드로 구성되는 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  12. 제11항에 있어서, 상기 캐시 기억장치 18비트 태그 어드레스 필드는 16태그 어드레스 비트 및 상기 세트 어드레스 2중 체크하기 위한 2세트 어드레스 비트로 구성되는 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  13. 제12항에 있어서, 상기 어드레스 래칭장치는 한쌍의 어드레스래치로 구성되며 상기 캐시 기억장치는 일련의 정적 RAM 칲으로 구성되며, 상기 캐시 서브 시스템은 상기 캐시 제어기를 장착하기 위한 제1그룹의 소켓, 어드레스 래치를 장착하기 위한 제2그룹의 소켓 및 일련의 정적 RAM칲을 장착하기 위한 제3그룹의 소켓을 가진 인쇄 회로판으로 구성되는 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  14. 제13항에 있어서, 상기 캐시 서브시스템은 일련의 점퍼 커넥터, 각각의 일련의 정적 RAM칩 중의 하나로 구성되며, 상기 제3그룹은 소켓은 상기 일련의 정적 RAM칩중의 각각의 1개에 대한 소켓들을 받아들이는 24핀으로 구성되며, 상기 캐시 기억장치가 16,22핀 4kx4정적 RAM, 상기 소켓들 중 하나에서 수납되도록 구성된 각각의 핀, 관련된 22핀 정적 RAM이 24핀 수납소켓에서 동작하도록 하는 각각의 점프 커넥터로 구성되는 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  15. 제7항에 있어서, 상기 캐시 기억장치는 일련의 정적 RAM칩, 및 상기 어드레스 래칭 장치에 연결된 일련의 입력을 가진 상기 RAM칩의 각각으로 구성되며, 상기 캐시 서브시스템은 어드레스 래칭 장치에 의해 발생된 어드레스 신호중 첫번째 것 또는 어드레스 래칭 장치에 의해 발생된 상기 어드레스 신호중 두번째것으로 일련의 정적 RAM칩의 각각에 대한 입력중 첫번째 것을 교대로 연결하기 위한 제 13-웨이점퍼 커넥터, 어드레스 래칭 장치에 의해 발생된 어드레스 신호중 세번째것 또는 어드레스 랭칭장치에 의해 발생된 어드레스 신호중 네번째것으로 상기 일련의 정적 RAM칩의 각각에 대한 입력중 두번째것을 교대로 연결하기 위한 제23-웨이 점퍼 커넥터로 구성된 것을 특징으로 하는 선택가능 캐시 서브 시스템을 가진 컴퓨터 시스템.
  16. 제7항에 있어, 스누프 어드레스 버스 비티 필드를 발생하기 위한 장치, 캐시 기억장치의 크기에 따라 스누프 어드레스 버스 비트 필드를 수정하기 위한 장치로 구성되는 것을 특징으로 하는 선택 가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  17. 제7항에 있어서, 상기 캐시 제어기가 상기 태크 어드레스 위치 필드 입력중이 한개로 연결된 어드레스 터미날의 제1시리즈, 어드레스 터미날의 제1시리즈, 어드레스 터미날의 제2시리즈, 어드레스 터미날의 제3시르즈 상기 어드레스 터니날의 3실리즈중의 첫번째것을 상기 라인 어드레스 필드 입력중 첫번째것 또는 접지로 교대로 연결하기위한 제2의 3-웨이 점퍼 커넥터, 상기 어드레스 터미날의 제3시리즈 중의 두번째것을 상기 라인 어드레스 필드 일벽중 두번째것 또는 접지로 교대로 연결하기 위한 제2의 3-웨이 점퍼 커넥터, 상기 라인 어드레스위치 필드 입력중의 하나개로 연결되는 어드레스 터미날의 제3시리즈 중의 나머지 한개로 구성되는 것을 특징을 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  18. 제17항에 있어서, 어드레스 터미날의 제2시리즈중의 두번째것을 상기 세트 어드레스 필드 입력의 첫번째것으로 또는 상기 세트 어드레스 필드 입력의 두번째 것으로 교대로 연결하기 위한 제3의 3-웨이 범퍼 커넥터, 어드레스 터미날의 제2시리즈중의 두번째것을 세트 어드레스 필드 입력의 세번째것 또는 세트 어드레스 필드 입력의 네번째것으로 교대로 연결하기 위한 제4의 3-웨이점퍼 커넥터로 구성되며 어드레스 터미날의 제2시리즈 중 나머지 한개는 어드레스 필드 입력중의 한개로 연결되는 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  19. 제18항에 있어서, 어드레스 터미날의 제2시리즈 중의 첫번째것은 세트 위치 필드 입력의 두번째 것으로 연결되며, 어드레스 터미날의 제2시리즈중의 두번째 것은 세트 위치 필드 입력의 네번째것으로 연결되며, 어드레스 터미날의 제1시리즈중의 두개는 세트 어드레스 필드 입력들중 두개와 연결되는 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  20. 제18항에 있어서, 캐시 기억장치는 어드레스 래칭장치와 연결된 일련의 입력을 가진 일련의 정적 RAM칩으로 구성되며, 캐시 서브시스템은 일련의 정적 RAM칩을 각각에 대한 입력중 첫번째것을 어드레스 래칭 장치에 의해 발생된 어드레스 신호중 첫번째것으로 또는 상기 어드레스 래칭장치에 의해 발생된 어드레스 신호중 두번째것으로 교대로 연결하기 위한 제5의 3-웨이 점퍼 커넥터, 일련의 정적 RAM칲들 각각에 대한 입력중 두번째 것을 어드레스 래칭장치에 의해 발생된 어드레스 신호중 세번째것으로 또는 어드레스 래칭 장치에 의해 발생된 어드레스 신호중 네번째것으로 교대로 연결하기 위한 제6의 3-웨이 점퍼 커넷터로 구성된 것을 특징으로 하는 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템.
  21. 인쇄회로판, 상기 인쇄회로판상에 첫번째 크기의 제1의 분리가능 캐시 기억장치를 설치하기 위한 장치, 상기 인쇄회로판상에 두번째 크기의 제2의 분리가능 캐시 기억장치를 설치하기 위한 장치, 상기 인쇄회로판상에 설치된 캐시 기억장치내에 어드레스에 상당하는 일련의 신호를 받아들이며, 일련의 받아들여진 어드레스 신호에 따라 상기 인쇄회로판상에 설치된 캐시 기억장치로 제어신호를 발생하기 위한 인쇄회로판상에 설치된 캐시제어기, 인쇄로판상에 설치된 캐시 기억장치의 크기에 따라 일련의 어드레스 신호를 어드레스 신호를 수정하기 위한 장치로 구성된 선택가능 캐시 기억장치를 가진 캐시 서브시스템.
  22. 제21항에 있어서, 첫번째 분리가능 캐시기억장치 또는 두번째 분리가능 캐시기억장치가 인쇄회로판상에 설치되며, 상기 어드레스 신호 수정장치는 설치된 캐시 기억장치의 크기에 따라 캐시제어기로 전달된 일련의 어드레스 신호의 숫자 및 명령을 조정하는 것을 특징으로 하는 선택가능 캐시 기억장치를 가진 캐시 서브시스템.
  23. 제22항에 있어서, 첫번째 분리가능 기억장치는 다수의 4kx4 정적 RAM칩으로 구성되며 두번째 분리가능 기억장치는 다수의 16kx4정적 RAM칩으로 구성된 것을 특징으로 하는 선택가능 캐시기억장치를 가진 캐시서브 시스템
  24. 제23항에 있어서, 상기 인쇄회로판은 일련의 소켓그룹으로 구성되며, 상기 소켓그룹의 각각은 제1캐시 기억장치의 정적 RAM중의 하나 또는 제2캐시 기억장치의 정적 RAM중의 하나를 수납하는 것을 특징으로 하는 선택가능 캐시기억장치를 가진 캐시 서브시스템.
  25. 제24항에 있어서, 상기 제1캐시 기억장치의 정적 RAM 은 첫번째의 다수 커넥터 핀을 가지고, 제2캐시 기억장치의 정적 RAM은 두번째의 다수 커넥터핀을 가지며, 상기 캐시 서브시스템은 상기 제1캐시 기어장치의 정적 RAM 및 제2캐시기억장치의 정적 RAM 이 더 많은수의 정적 RAM핀에 상당하는 소켓그룹에서 동작할 수 있도록 하는 점퍼 커넥터장치로 구성되는 것을 특징으로 하는 선택가능 캐시기억장치를 가진 캐시 서브시스템.
  26. 제23항에 있어서, 일련의 어드레스 신호는 제1,제2,제3필드, 태그 어드레스를 표시하는 제1필드, 세트어드레스를 표시하는 제2필드, 라인선택 어드레스를 표시하는 제3필드로 구성되며, 어드레스 신호 수정장치는 상기 두번째 분리가능 캐시 기억장치가 설치되면 3비트 라인선택 어드레스 필드를 발생하며, 제1분리가능 캐시 기억장치가 설치되면 1비트라일, 선택 어드레스 필드를 발생하는 것을 특징으로 하는 선택가능 캐시 기억장치를 가진 캐시 서브시스템.
  27. 제26항에 있어서, 상기 어드레스 신호 수정장치는 상기 첫번째 분리가능 캐시 기억장치가 설치되면 3비트라인 선택 어드레스 신호 비트중 2개를 접지하기 위한 장치로 구성된 것을 특징으로 하는 선택가능 캐시기억장치를 가진 캐시 서브시스템.
  28. 제23항에 있어서, 상기 일련의 어드레스 신호 제1, 제2 빛 제3필드로 구성되며, 제1필드는 태그 어드레스를 표시하고, 제2필드는 세트 어드레스 위치를 표시하고, 제3필드는 라인 선택 어드레스를 표시하며, 상기 어드레스 신호 수정장치는 상기 첫번째 캐시 기억장치가 설치되면 1비트 라인 선택 어드레스 필드, 9비트 세트 어드레스 필드 및 18비트 태그 어드레스 필드를 발생하고, 상기 어드레스 신호 수정장치는 첫번째 캐시 기억장치가 분리되고 두번째 캐시 기억장치가 설치되면 세트 어드레스 비트중 2개를 라인 선택 어드레스 필드로 절환하며, 태그 어드레스 비트중 2개를 세트 어드레스 필드로 복사하는 장치로 구성된 것을 특징으로 하는 선택 가능 캐시 기억장치를 가진 캐시 서브시스템.
  29. 28항에 있어서, 상기 캐시 제어기는 스누프 어드레스에 상당하는 제2의 일련의 신호를 수용하며, 상기 캐시 서브시스템은 인쇄회로판상에 설치된 캐시 기억장치의 크기에 따라 일련의 스누프 어드레스 신호를 수정하기 위한 장치로 구성된 것을 특징으로 하는 선택 가능 캐시 기억장치를 가진 캐시 서브시스템.
  30. 제29항에 있어서, 상기 일련의 스누프 어드레스 신호는 제1, 제2및 제3필드로 구성되며, 제1필드는 수누프 태그 어드레스를 표시하고, 제2필드는 수누프 세트 어드레스 위치를 표시하며, 제3필드는 스누프 라인 선택 어드레스를 표시하며, 상기 스누프 어드레스 신호 수정장치는 상기 첫번째 캐시 기억장치가 설치되면 1비트 스누프라인 선택 어드레스 필드, 9비트 스누프 어드레스 세트 어드레스 필드 및 18비트 스누프 태그 어드레시필드를 발생하며, 스누프 어드레스 신호수정장치는 첫번째 캐시 기억장치가 분리되고 두번째 캐시 기억장치가 설치되면 스누프 세트어드레스 비트중 2개를 스누프 라인 선택 어드레스 필드로 절환하며 스누프 태그 어드레스 비트중 2개를 스누프 세트 어드레스 필드로 복사하기 위치 구성되는 것을 특징으로 하는 선택가능 캐시 기억장치를 가진 캐시 서브 시스템.
  31. 제28항에 있어서, 세트 어드레스 필드 및 라인 선택 어드레스 필드에 상당하는 입력을 받아들이며, 어드레시 래치신호를 설치된 캐시 기억장치로 전달하기 위한 어드레스 래칭장치, 상기 어드레스 래칭장치에 연결된 일련의 입력을 가진 설치된 캐시 기억장치로 구성되는 정적 RAM칲, 상기 어드레스 래칭장치에 의해 발생된 어드레스 신호중 첫번째것 또는 두번째것으로 일련의 정적 RAM칲의 각각에 대한 상기 입력중 첫번째것을 연결하기 위한 장치, 어드레스 래칭장치에 의해 발생된 어드레스 신호중 세번째것 또는 네번째것으로 일련의 정적 RAM칲의 각각에 대한 상기 입력중 두번째것을 연결하기 위한 장치, 첫번째 캐시 기억장치가 설치되면 첫번째 정적 RAM입력이 첫번째 어드레스신호로 연결되며 두번째 정적 RAM입력이 세번째 어드레스 신호로 연결되며, 두번째 캐시 기억장치가 설치되면 첫번째 정적 RAM입력은 두번째 어드레스 신호로 연결되며 두번째 정적RAM입력은 4번째 어드레스 신호로 연결된다.
  32. 인쇄회로판, 32k바이트 캐시기억장치, 128k바이트 캐시 기억장치, 상기 인쇄 회로판상에 32k바이트 캐시 기억장치 또는 128k바이트 캐시기억장치를 선택적으로 설치하기 위한 장치, 설치된 캐시 기억장치내에서 어드레스에 상당하는 31비트 어드레스 신호를 받아들이며 받아들여진 어드레스 신호에 따라 제어신호를 설치된 캐시 기억장치로 발생하기 위해 구성되고 인쇄회로판상에 설치된 캐시 제어기, 32k바이트 비겅장치가 설치되면 18비트 태그 어드레스, 9비트 세트 어드레스 및 1비트 라인 선택 어드레스 신호로서 31비트 라인 선택 어드레스 신호로서 31비트 어드레스 신호를 발생하기 위한 장치로 구성된 선택가능 32k바이트 또는 128k바이트 캐시기억 장치를 가진 캐시 서브시스템.
  33. 제32항에 있어서, 128k바이트 캐시 기억장치가 설치되면 31비트 어드레스 신호를 발생하기 위한 장치는 16태그 어드레스 비트 및 2세트 어드레스 비트로 채워진 18비트 태그어드레스 필드와, 9비트 세트 비트로 채워진 9비트 세트 어드레스를 가진 어드레스 신호를 만들며, 상기 9세트 비트중 2개는 상기 어드레스 피리드내의 상기 2세트 베트 및 3라인 선택 어드레스 비트로 채워진 3비트 라인 선택 어드레스를 복합하는것을 특징으로 하는 캐시 제어기.
  34. 제33항엥 있어서, 32k바이트 캐시기억장치가 설치되면 18비트 태그 어드레스, 9비트 세트 어드레스 및 1비트 라인 선택 어드레스 신호로서 31트 스누프 어드레스 신호를 발생하며, 128k바이트 캐시 기억장치가 설치되면 18비트 태그 어드레스, 9비트 세트 어드레스 및 3비트 라인선택 어드레스 신호로서 31비트 스누프 어드레스 신호를 발생하는 장치로 구성되는 것을 특징으로 하는 캐시제어기.
  35. 제34항에 있어서, 128k바이트 캐시 기억장치가 설치되면 31비트 스누프 어드레스 신호를 발생하기 위한 장치는 16태그 어드레스 비트 및 2세트 어드레스 비트로 채워진 18비트 태그 어드레스, 9세트 위치비트로 채워진 9비트 세트 어드레스 필드를 가진 시누프 어드레스 신호를 만들며, 상기 9세트 위치 비트중 2개는 태그 어드레스필드내의 2세트 어드레스비트 및 3라인 선택비트로 채워진 3비트 라인 선택 어드레스 필드를 복하는 것을 특징으로 하는 캐시 제어기.
  36. 첫번째 캐시 기억장치내의 어드레스에 상당하는 일련의 신호를 받아들이기 위한 캐시제어기 및 첫번째 특정한 크기를 가진 첫번째 캐시 기억장치를 가진 캐시 서브 시스템의 크기를 수정하며, 일련의 받아들여진 어드레스 신호에 따라 첫번째 캐시 기억장치로 제어신호를 발생하는 방법에서, 첫째로 특정한 크기의 첫번째 캐시 기억장치를 둘째로 특정한 크기의 두번째 캐시 기억장치로 교체하는 단계, 상기 두번째 캐시 기억장치의 크기에 따라 상기 캐시 제어기에 의해 받아들여진 어드레스 신호중 일련의 어드레스 신호를 수정하는 단계, 상기 일련의수정된 어드레스 신호에 따라 캐시 기억장치로 일련의 제어 신호를 발생하는 단계로 구성된 캐시 서브시스템의 크기를 수정하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010212A 1990-06-19 1991-06-19 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템 KR920001345A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/541,103 1990-06-19
US07/541,103 US5276832A (en) 1990-06-19 1990-06-19 Computer system having a selectable cache subsystem

Publications (1)

Publication Number Publication Date
KR920001345A true KR920001345A (ko) 1992-01-30

Family

ID=24158184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010212A KR920001345A (ko) 1990-06-19 1991-06-19 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템

Country Status (5)

Country Link
US (1) US5276832A (ko)
EP (1) EP0463797B1 (ko)
JP (1) JPH04233049A (ko)
KR (1) KR920001345A (ko)
DE (1) DE69131674T2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586303A (en) * 1992-02-12 1996-12-17 Integrated Device Technology, Inc. Structure and method for providing a cache memory of selectable sizes
US5369651A (en) * 1992-06-30 1994-11-29 Intel Corporation Multiplexed byte enable bus for partial word writes to ECC protected memory
US5450565A (en) * 1993-03-23 1995-09-12 Intel Corporation Circuit and method for selecting a set in a set associative cache
US5483644A (en) * 1993-04-15 1996-01-09 Vlsi Technology, Inc. Method for increasing cacheable address space in a second level cache
US5778424A (en) * 1993-04-30 1998-07-07 Avsys Corporation Distributed placement, variable-size cache architecture
US5699544A (en) * 1993-06-24 1997-12-16 Discovision Associates Method and apparatus for using a fixed width word for addressing variable width data
US5861894A (en) 1993-06-24 1999-01-19 Discovision Associates Buffer manager
JP2665718B2 (ja) * 1993-11-10 1997-10-22 日本電気エンジニアリング株式会社 情報処理装置のキャッシュメモリテスト方法
CA2145361C (en) 1994-03-24 1999-09-07 Martin William Sotheran Buffer manager
US5829027A (en) * 1994-05-04 1998-10-27 Compaq Computer Corporation Removable processor board having first, second and third level cache system for use in a multiprocessor computer system
US5586300A (en) * 1994-07-20 1996-12-17 Emc Corporation Flexible addressing memory controller wherein multiple memory modules may be accessed according to comparison of configuration addresses
KR100391727B1 (ko) * 1994-11-09 2003-11-01 소니 일렉트로닉스 인코포레이티드 메모리시스템및메모리억세싱방법
US6119213A (en) * 1995-06-07 2000-09-12 Discovision Associates Method for addressing data having variable data width using a fixed number of bits for address and width defining fields
US5721874A (en) * 1995-06-16 1998-02-24 International Business Machines Corporation Configurable cache with variable, dynamically addressable line sizes
US5706467A (en) * 1995-09-05 1998-01-06 Emc Corporation Sequential cache management system utilizing the establishment of a microcache and managing the contents of such according to a threshold comparison
US5802074A (en) * 1996-09-19 1998-09-01 Intel Corporation Method and apparatus for the non-invasive testing of printed circuit board assemblies
US5796639A (en) * 1996-09-19 1998-08-18 Intel Corporation Method and apparatus for verifying the installation of strapping devices on a circuit board assembly
US5812418A (en) * 1996-10-31 1998-09-22 International Business Machines Corporation Cache sub-array method and apparatus for use in microprocessor integrated circuits
US5991819A (en) * 1996-12-03 1999-11-23 Intel Corporation Dual-ported memory controller which maintains cache coherency using a memory line status table
KR19980055665A (ko) * 1996-12-28 1998-09-25 구자홍 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러
US6115795A (en) 1997-08-06 2000-09-05 International Business Machines Corporation Method and apparatus for configurable multiple level cache with coherency in a multiprocessor system
US10973397B2 (en) 1999-03-01 2021-04-13 West View Research, Llc Computerized information collection and processing apparatus
US8636648B2 (en) * 1999-03-01 2014-01-28 West View Research, Llc Endoscopic smart probe
US6983350B1 (en) * 1999-08-31 2006-01-03 Intel Corporation SDRAM controller for parallel processor architecture
US6584560B1 (en) 2000-04-19 2003-06-24 Dell Usa, L.P. Method and system for booting a multiprocessor computer
US6487638B2 (en) * 2001-01-26 2002-11-26 Dell Products, L.P. System and method for time weighted access frequency based caching for memory controllers
US6507893B2 (en) 2001-01-26 2003-01-14 Dell Products, L.P. System and method for time window access frequency based caching for memory controllers
US20040238205A1 (en) * 2003-05-30 2004-12-02 Dell Products L.P. Printed circuit board with controlled solder shunts
US7653785B2 (en) * 2005-06-22 2010-01-26 Lexmark International, Inc. Reconfigurable cache controller utilizing multiple ASIC SRAMS
GB2433613B (en) * 2005-12-22 2010-10-20 Advanced Risc Mach Ltd Variable size cache memory support within an integrated circuit
US8108761B2 (en) * 2007-08-23 2012-01-31 Intel Corporation Optimizing the size of memory devices used for error correction code storage
US8239590B1 (en) * 2009-01-31 2012-08-07 Xilinx, Inc. Method and apparatus for transferring data between two different interfaces

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3820078A (en) * 1972-10-05 1974-06-25 Honeywell Inf Systems Multi-level storage system having a buffer store with variable mapping modes
US3917984A (en) * 1974-10-01 1975-11-04 Microsystems Int Ltd Printed circuit board for mounting and connecting a plurality of semiconductor devices
US4255852A (en) * 1977-12-01 1981-03-17 Honeywell Information Systems Inc. Method of constructing a number of different memory systems
US4190901A (en) * 1977-12-01 1980-02-26 Honeywell Information Systems Inc. Printed circuit board apparatus which facilitates fabrication of units comprising a data processing system
US4195342A (en) * 1977-12-22 1980-03-25 Honeywell Information Systems Inc. Multi-configurable cache store system
US4430712A (en) * 1981-11-27 1984-02-07 Storage Technology Corporation Adaptive domain partitioning of cache memory space
US4719568A (en) * 1982-12-30 1988-01-12 International Business Machines Corporation Hierarchical memory system including separate cache memories for storing data and instructions
US4566082A (en) * 1983-03-23 1986-01-21 Tektronix, Inc. Memory pack addressing system
US4545010A (en) * 1983-03-31 1985-10-01 Honeywell Information Systems Inc. Memory identification apparatus and method
US4675808A (en) * 1983-08-08 1987-06-23 American Telephone And Telegraph Company At&T Bell Laboratories Multiplexed-address interface for addressing memories of various sizes
GB8322473D0 (en) * 1983-08-20 1983-09-21 Int Computers Ltd Printed circuit boards
US4646233A (en) * 1984-06-20 1987-02-24 Weatherford James R Physical cache unit for computer
US4737909A (en) * 1985-04-01 1988-04-12 National Semiconductor Corp. Cache memory address apparatus
US4674007A (en) * 1985-06-07 1987-06-16 Microscience Corporation Method and apparatus for facilitating production of electronic circuit boards
JPH0673114B2 (ja) * 1987-03-31 1994-09-14 日本電気株式会社 キヤツシユ制御装置
US4908789A (en) * 1987-04-01 1990-03-13 International Business Machines Corporation Method and system for automatically assigning memory modules of different predetermined capacities to contiguous segments of a linear address range
US5091850A (en) * 1987-09-28 1992-02-25 Compaq Computer Corporation System for fast selection of non-cacheable address ranges using programmed array logic
US4859190A (en) * 1988-02-29 1989-08-22 Solid State Devices Dual connector printed circuit board assembly and method
JPH01233537A (ja) * 1988-03-15 1989-09-19 Toshiba Corp キャッシュメモリを備えた情報処理装置
US5133060A (en) * 1989-06-05 1992-07-21 Compuadd Corporation Disk controller includes cache memory and a local processor which limits data transfers from memory to cache in accordance with a maximum look ahead parameter
US5012408A (en) * 1990-03-15 1991-04-30 Digital Equipment Corporation Memory array addressing system for computer systems with multiple memory arrays

Also Published As

Publication number Publication date
DE69131674D1 (de) 1999-11-11
EP0463797A2 (en) 1992-01-02
JPH04233049A (ja) 1992-08-21
US5276832A (en) 1994-01-04
EP0463797A3 (en) 1993-06-16
DE69131674T2 (de) 2000-05-25
EP0463797B1 (en) 1999-10-06

Similar Documents

Publication Publication Date Title
KR920001345A (ko) 선택가능 캐시 서브시스템을 가진 컴퓨터 시스템
KR880002657B1 (ko) 데이타 처리 시스템에서 메모리 매핑(mapping)방법
US4744025A (en) Arrangement for expanding memory capacity
KR970701885A (ko) 고대역폭 컴퓨터를 위한 모듈 구조(modular architecture for high bandwidth computers)
EP0041406B1 (en) Component identification in computer system
US3872452A (en) Floating addressing system and method
US5421734A (en) Method and apparatus for evolving bus from five volt to three point three volt operation
US4231629A (en) Apparatus for connection of coaxial cables to a printed circuit mother board
US7433987B2 (en) Computer apparatus for interconnecting an industry standard computer to a proprietary backplane and its associated peripherals
EP0136416B1 (en) A computer system accommodating program cartridges
KR930004429B1 (ko) 메모리용량 확장회로
CN210776403U (zh) 一种兼容GPUDirect存储方式的服务器架构
US6014504A (en) VME fault insertion and test apparatus
CA1262492A (en) Computer memory apparatus
JP4866895B2 (ja) バックプレーンおよび通信装置
JPH0213985Y2 (ko)
KR100647189B1 (ko) 선택가능메모리모듈및그동작방법
CN214795758U (zh) 用于视频处理的加固计算机
DE3773741D1 (de) Einschaltungsvorrichtung zum unabhaengigen verbinden von zusatzspeichern mit einem datenverarbeitungssystem.
US20220330419A1 (en) Systems and methods for visually identifying equipment in a data center
KR900006547B1 (ko) 컴퓨터용 메모리 구성장치
JPH0374425B2 (ko)
US8050043B2 (en) Printed circuit board facilitating expansion of number of memory modules and memory system including the same
JP2023085942A (ja) 主制御基板およびライザーカード
CN115202460A (zh) 一种电子设备、电子设备供电控制方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application