KR19980055665A - 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러 - Google Patents

캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러 Download PDF

Info

Publication number
KR19980055665A
KR19980055665A KR1019960074899A KR19960074899A KR19980055665A KR 19980055665 A KR19980055665 A KR 19980055665A KR 1019960074899 A KR1019960074899 A KR 1019960074899A KR 19960074899 A KR19960074899 A KR 19960074899A KR 19980055665 A KR19980055665 A KR 19980055665A
Authority
KR
South Korea
Prior art keywords
memory
cache memory
memory controller
cache
adjusting
Prior art date
Application number
KR1019960074899A
Other languages
English (en)
Inventor
윤석민
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960074899A priority Critical patent/KR19980055665A/ko
Publication of KR19980055665A publication Critical patent/KR19980055665A/ko

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은, 메모리 컨트롤러의 내부에 비트 오퍼레이션이 가능한 레지스터 세트를 설치하여 상기한 레지스터 세트를 이용하여 하드웨어적으로 캐시 메모리 어드레스 영역을 조절 및 확장시킬 수 있는 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러에 관한 것이다.
본 발명의 구성은, 내부에 레지스터 세트가 설치되고, 상기한 레지스터 세트를 사용비트수를 이용하여 캐시 메모리 어드레스 영역의 시작점을 여러가지로 조절 및 확장시키는 것을 특징으로 한다.

Description

캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러
제 1 도는 종래의 메모리 컨트롤러의 어드레스 디코딩 부분의 구성을 개략적으로 도시한 블록도.
제 2 도는 본 발명의 실시예에 따른 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러의 구성 블록도.
*도면의 주요부분에 대한 부호의 설명*
10 : 중앙처리장치20 : 메모리 컨트롤러
30 : 캐시 메모리40 : 캐시 태그
50 : 메인 메모리
본 발명은 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러에 관한 것으로, 특히 메모리 컨트롤러의 내부에 비트 오퍼레이션이 가능한 레지스터 세트를 설치하여 상기한 레지스터 세트를 이용하여 하드웨어적으로 캐시 메모리 어드레스 영역을 조절 및 확장시킬 수 있는 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러에 관한 것이다.
일반적으로 프로그램을 해석해 보면, 많은 수의 프로그램이 주어진 시간동안에 어떤 영역에 국한해서 메모리를 억세스하는 것을 알 수가 있다. 이러한 현상은 컴퓨터 프로그램에서 자주 사용되는 프로그램 루프나 서브루틴콜이 연속라인 형태로 짜여져 있기 때문에 발생된다. 즉, 프로그램 루프가 실행되면 컴퓨터 중앙처리장치는 루프를 형성하고 있는 메모리의 인스트럭션 세트를 계속해서 반복적으로 억세스하게 되고, 서브루틴이 콜될 때마다 해당 서브루틴과 관련된 인스트럭션 세트만이 메모리로부터 반복적으로 페치된다. 따라서, 메모리에서 반복적으로 자주 억세스되거나 페치되는 부분을 부분 영역에 한정시킨 뒤에, 상기 한 부분 영역에 해당되는 메모리로서 소형의 고속 메모리를 사용한다면 프로그램의 처리속도를 현저하게 증가시킬 수가 있게 된다. 이와 같은 소형의 고속 메모리를 캐시 메모리라고 하며, 상기한 캐시 메모리는 중앙처리장치와 메인 메모리의 중간에 위치하게 된다.
중앙처리장치가 원하는 데이터가 캐시 메모리에 있는 경우에 이를 히트라고 하고, 중앙처리장치가 원하는 데이터가 캐시 메모리에 있지 않고 메인 메모리에 있는 경우에 이를 미스라고 하는데, 캐시 메모리의 성능은 이와 같은 히트율로서 측정되어진다.
상기 캐시 메모리를 지정하기 위한 어드레스 영역은 일반 메모리를 지정하기 위한 영역보다 실제적으로는 작게 설정되는데, 예를 들어 32비트의 일반 메모리 어드레스 라인을 갖는 시스템에서의 캐시 어드레스 필드는 제 1 도에 도시되어 있는 바와 같이 6비트의 바이트 어드레스와 14비트의 라인 어드레스와 8비트의 태그로 구성되며, 4비트는 미사용 비트로 남게 된다. 따라서, 실제적으로 캐시 메모리를 지정할 수 있는 어드레스 비트는 28비트이므로, 총 4GB(=232비트)의 어드레스 영역중에서 연속된 256MB(=232비트)의 영역만이 캐시 메모리를 지정하는데 사용될 수 있다.
그러나, 종래의 캐시 메모리는 소프트웨어적으로 캐시 어드레스 영역의 조절 및 확장이 가능하지만 하드웨어적으로는 캐시 어드레스 영역의 조절 및 확장이 불가능한 문제점이 있다.
본 발명은 이와 같은 종래의 문제점 및 단점을 해결하기 위한 것으로서, 메모리 컨트롤러의 내부에 비트 오퍼레이션이 가능한 레지스터 세트를 설치하여 캐시 관리 방법과 레지스터 세트의 크기에 따라 비트 정의를 변경함으로써 캐시 어드레스 영역을 하드웨어적으로 조절 및 확장하기 위한 것이다.
따라서, 본 발명의 목적은, 메모리 컨트롤러의 내부에 비트 오퍼레이션이 가능한 레지스터 세트를 구비하고, 상기한 레지스터 세트를 이용하여 캐시 메모리 어드레스 영역의 조절 및 확장시킬 수 있는 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러를 제공하는데 있다.
상술한 목적을 달성하기 이하여, 본 발명의 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러는, 내부에 레지스터 세트가 설치되고, 상기한 레지스터 세트를 사용비트수를 이용하여 캐시 메모리 어드레스 영역의 시작점을 여러가지로 조절 및 확장시키는 것을 특징으로 한다.
본 발명의 상기 목적 및 그밖의 목적 및 이점은 후술될 본 발명의 실시예에 대한 상세한 설명으로부터 보다 명확해질 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가잔자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명을 상세하게 설명하기 위하여 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.
제 2 도는 본 발명의 실시예에 따른 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러의 구성 블럭도이다. 제 2 도는 도시되어 있는 바와 같이 본 발명의 실시예에 따른 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러의 구성은, 중앙처리장치(10)의 출력단에 입력단이 연결되어 있는 메모리 컨트롤러(20)와, 상기한 메모리 컨트롤러(20)에 버스를 통하여 각각 연결되어 있는 캐시 메모리(30) 및 캐시 태그(40)와 메인 메모리(50)를 구비한다.
상기한 구성에 의한, 본 발명의 실시예에 따른 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러 동작 및 작용은 다음과 같이 이루어진다.
512KB의 직접-맵트방식(direct-mapped)에 의한 캐시 메모리(30)로서, 어드레스 라인이 32비트이고, 캐시 태그(40)가 8비트인 경우에, 메모리 컨트롤러(20)의 내부 레지스터 세트는 8비트로 설정된다. 이와 같이 메모리 컨트롤러(10)의 내부 레지스터가 8비트로 설정되면, 8비트중에서 사용비트수에 따라 캐시 메모리 어드레스 영역의 시작점을 여러가지 방법으로 시도할 수가 있게 된다.
그리고, 512KB 2-웨이 어소시에이티브 방식의 캐시인 경우에는, 내부 레지스터를 하나 더 추가하여 이전의 레지스터와 함께 각각 뱅크가 다른 영역의 어드레스를 캐시 메모리 영역으로서 지정할 수가 있게 된다. 이 경우에 라인 어드레스가 1비트 감소하여 캐시 메모리 영역의 시작점은 2배로 증가하게 된다.
이상 설명한 바와 같은 본 발명에 의하면, 메모리 컨트롤러의 내부에 비트 오퍼레이션이 가능한 레지스터 세트를 설치함으로써 상기한 레지스터 세트를 이용하여 하드웨어적으로 캐시 메모리 어드레스 영역을 조절 및 확장시킬 수 있는 효과를 가진 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러를 제공할 수가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.

Claims (3)

  1. 내부에 레지스터 세트가 설치되고, 상기한 레지스터 세트를 사용비트수를 이용하여 캐시 메모리 어드레스 영역의 시작점을 여러가지로 조절 및 확장시키는 것을 특징으로 하는 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러.
  2. 제1항에 있어서,
    상기한 캐시 메모리가 512KB의 직접-맵트방식을 사용하고, 어드레스 라인이 32비트이고, 캐시 태그가 8비트인 경우에, 메모리 컨트롤러의 내부 레지스터 세트는 8비트로 설정되는 것을 특징으로 하는 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러.
  3. 제1항에 있어서,
    상기한 캐시 메모리가 512KB 2-웨이 어소시에이티브 방식을 사용하는 경우에는, 내부 레지스터를 하나 더 추가하여 이전의 레지스터와 함께 각각 뱅크가 다른 영역의 어드레스를 캐시 메모리 영역으로서 지정하는 것을 특징으로 하는 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러.
KR1019960074899A 1996-12-28 1996-12-28 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러 KR19980055665A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960074899A KR19980055665A (ko) 1996-12-28 1996-12-28 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074899A KR19980055665A (ko) 1996-12-28 1996-12-28 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러

Publications (1)

Publication Number Publication Date
KR19980055665A true KR19980055665A (ko) 1998-09-25

Family

ID=66383235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074899A KR19980055665A (ko) 1996-12-28 1996-12-28 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러

Country Status (1)

Country Link
KR (1) KR19980055665A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546298B1 (ko) * 1999-09-15 2006-01-26 삼성전자주식회사 Ａｒｍ７ｔ 프로세서를 이용한 마이크로 프로세서에서 명령어 모드에 따른 캐쉬 메모리의 라인 사이즈 제어 방법 및 그 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233699A (en) * 1989-03-17 1993-08-03 Vitelic Corporation Expanded cache memory system
US5276832A (en) * 1990-06-19 1994-01-04 Dell U.S.A., L.P. Computer system having a selectable cache subsystem
JPH076085A (ja) * 1993-03-11 1995-01-10 Data General Corp メモリ・システム
KR0158487B1 (ko) * 1995-12-19 1998-12-15 김광호 반도체 메모리 캐쉬메모리 제어장치 및 그 방법
KR100188012B1 (ko) * 1996-01-12 1999-06-01 윤종용 캐시 메모리의 사용 모드 설정 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233699A (en) * 1989-03-17 1993-08-03 Vitelic Corporation Expanded cache memory system
US5276832A (en) * 1990-06-19 1994-01-04 Dell U.S.A., L.P. Computer system having a selectable cache subsystem
JPH076085A (ja) * 1993-03-11 1995-01-10 Data General Corp メモリ・システム
KR0158487B1 (ko) * 1995-12-19 1998-12-15 김광호 반도체 메모리 캐쉬메모리 제어장치 및 그 방법
KR100188012B1 (ko) * 1996-01-12 1999-06-01 윤종용 캐시 메모리의 사용 모드 설정 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546298B1 (ko) * 1999-09-15 2006-01-26 삼성전자주식회사 Ａｒｍ７ｔ 프로세서를 이용한 마이크로 프로세서에서 명령어 모드에 따른 캐쉬 메모리의 라인 사이즈 제어 방법 및 그 장치

Similar Documents

Publication Publication Date Title
US8140764B2 (en) System for reconfiguring cache memory having an access bit associated with a sector of a lower-level cache memory and a granularity bit associated with a sector of a higher-level cache memory
US5813031A (en) Caching tag for a large scale cache computer memory system
US6014732A (en) Cache memory with reduced access time
US5359723A (en) Cache memory hierarchy having a large write through first level that allocates for CPU read misses only and a small write back second level that allocates for CPU write misses only
US5581725A (en) Cache memory system having first and second direct-mapped cache memories organized in hierarchical structure
US5586283A (en) Method and apparatus for the reduction of tablewalk latencies in a translation look aside buffer
US6625714B1 (en) Parallel distributed function translation lookaside buffer
US5752272A (en) Memory access control device with prefetch and read out block length control functions
US20030196045A1 (en) Processing device which prefetches instruction having indicator bits specifying a quantity of operand data for prefetching
JPH0628256A (ja) データ処理システム
JP2001184263A (ja) 旧キャッシュラインを無効化および除去する装置
KR19990083209A (ko) 멀티-웨이 캐시 장치 및 방법
IL135044A (en) Cache memory operation
US6662173B1 (en) Access control of a resource shared between components
US5953747A (en) Apparatus and method for serialized set prediction
US7219197B2 (en) Cache memory, processor and cache control method
US6535961B2 (en) Spatial footprint prediction
JP2006079523A (ja) キャッシュ・メモリ・システムとその制御方法
US5813030A (en) Cache memory system with simultaneous access of cache and main memories
KR19980055665A (ko) 캐시 메모리 어드레스 영역의 조절 및 확장용 레지스터를 구비한 메모리 컨트롤러
US5749092A (en) Method and apparatus for using a direct memory access unit and a data cache unit in a microprocessor
JPH11143774A (ja) キャッシュ制御機構
US5412790A (en) High-throughput data processing system equipped with cache memory system for achieving high hit ratio
KR0158487B1 (ko) 반도체 메모리 캐쉬메모리 제어장치 및 그 방법
KR19990057856A (ko) 저전력 캐쉬 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application