KR910015987A - 버스트에러 정정회로 및 방법 - Google Patents
버스트에러 정정회로 및 방법 Download PDFInfo
- Publication number
- KR910015987A KR910015987A KR1019900002716A KR900002716A KR910015987A KR 910015987 A KR910015987 A KR 910015987A KR 1019900002716 A KR1019900002716 A KR 1019900002716A KR 900002716 A KR900002716 A KR 900002716A KR 910015987 A KR910015987 A KR 910015987A
- Authority
- KR
- South Korea
- Prior art keywords
- error
- shift register
- detector
- state
- error correction
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
Claims (2)
- 시스템 동작을 제어하는 마이컴(9)과, 데이타를 저장하는 래치(8)로서 구성한 버스트 에러 정정회로에 있어서, 기록매체에서 읽은 데이타를 (Xc+1)및 P(X)로 나누어 에러패턴을 검출하는 에러패턴 검출기(1)(1')와, 상기 에러패턴 검출기(1)(1')의 출력 신호를 쉬프트시키는 쉬프트레지스터(2)(2')와, 상기 쉬프트레지스터(2)(2')의 비트수값을 비교하는 비교기(3)와, 상기 비교기(3)의 일치점을 카운트 하는 카운터(4)와, 상기 쉬프트레지스터(2)의 상태를 체크하는 전영검출기(5)와, 그 전영검출기(5)의 출력이 ø인 시점을 감지하는 카운터(6)와, 상기 카운터(4)(6)의 출력을 입력으로 하여 에러위치를 계산하는 에러위치 계산부(7)로서 구성함을 특징으로 한 버스트 에러 정정회로.
- 기록매체에서 읽은 데이타(X)를 생성다항식으로 나누어 그 나머지인 에러패턴을 검출한 후 쉬프트레지스터(2)(2')로 쉬프트시키면서 비교기(3)로 두 패턴을 비교하고, 쉬프트값이 일치하는가를 체크하여 일치하는 시간에 따라서 에러의 위치를 판별하고, 이후 쉬프트레지스터(2)(2') c-1단의 상태가 ø인가를 체크하는 전영검출기 (5)의 상태를 체크하여 이값과 카운터(6)의 값으로 부터 에러위치를 계산하는 에러위치 계산무(7)에서 에러위치 i를 검출하고, 이후 최종적으로 마이컴(9)에서 에러위치 i와 쉬프트 레지스터(2)(2')를 이용하여 최대(1, c-1)쉬프트횟수내에 버스트에러를 정정함을 특징으로 하는 버스트 에러 정정방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900002716A KR0133521B1 (ko) | 1990-02-28 | 1990-02-28 | 버스트 에러 정정회로 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900002716A KR0133521B1 (ko) | 1990-02-28 | 1990-02-28 | 버스트 에러 정정회로 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910015987A true KR910015987A (ko) | 1991-09-30 |
KR0133521B1 KR0133521B1 (ko) | 1998-04-22 |
Family
ID=19296592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900002716A KR0133521B1 (ko) | 1990-02-28 | 1990-02-28 | 버스트 에러 정정회로 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0133521B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100824796B1 (ko) * | 2006-07-03 | 2008-04-24 | 삼성전자주식회사 | 데이터 오류 정정 회로 및 방법, 이를 포함하는 집적 회로 |
-
1990
- 1990-02-28 KR KR1019900002716A patent/KR0133521B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0133521B1 (ko) | 1998-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS55105900A (en) | Error correction/detection system | |
DE69827949D1 (de) | Gerät und verfahren um speicherfehler zu erkennen und zu berichten | |
US3421148A (en) | Data processing equipment | |
KR910015987A (ko) | 버스트에러 정정회로 및 방법 | |
US4683437A (en) | Frequency subtractor | |
US4669098A (en) | Increased resolution counting circuit | |
JP2003046393A (ja) | 誤り検出装置 | |
KR970000265B1 (ko) | 데이타전송율 자동검출회로 | |
JPS5570997A (en) | Error bit check system for read only memory | |
SU1662008A1 (ru) | Устройство дл последовательного обнаружени и исправлени ошибок | |
KR890013637A (ko) | 파이어코드를 이용한 버스트에러 정정회로 및 방법 | |
SU1550626A1 (ru) | Устройство дл коррекции кодов | |
SU1661840A1 (ru) | Запоминающее устройство с самоконтролем | |
SU708348A1 (ru) | Устройство дл вычислени разности двух чисел | |
JPS57162188A (en) | Error detecting system for storage device | |
JPS6462736A (en) | Error detecting circuit | |
SU1251153A1 (ru) | Устройство дл оценки достоверности принимаемой информации | |
JPS57164643A (en) | Start bit detecting circuit | |
GB1018762A (en) | Data transfer system | |
JPS6436138A (en) | Signal error detection system | |
JPS5617442A (en) | Parity error processing system | |
JPH0338752A (ja) | 記憶装置 | |
JPS6260331A (ja) | デイジタル同期語検出回路 | |
JPH0346429A (ja) | ユニークワード検出回路装置 | |
JPS55139699A (en) | Error detection system of memory unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19900228 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19941111 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19900228 Comment text: Patent Application |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19971203 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19971222 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19971222 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20011010 |