SU1662008A1 - Устройство дл последовательного обнаружени и исправлени ошибок - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и передаче данных, может быть использовано дл  последовательного обнаружени  и исправлени  ошибок. Цель изобретени  - расширение области применени  за счет обнаружени  и исправлени  ошибок типа смещени . Эта цель достигаетс  путем введени  первого, второго, третьего и четвертого триггеров 1.1 - 1.4, первого, второго, третьего, четвертого, п того и шестого элементов ИЛИ 2.1 - 2.6, первого, второго и третьего элементов 3.1 - 3.3 и элемента 4 запрета, счетчика 5 и соответствующих св зей. Устройство может быть использовано в промежуточных и оконечных усилительных станци х систем передачи данных. 1 табл., 1 ил.

Description

Изобретение относитс  к вычислительной технике и передаче данных, может быть использовано дл  обнаружени  и исправлени  ошибок.

Целью изобретени   вл етс  расширение области применени  за счет обнаружени  и исправлени  ошибок типа смещени .

На чертеже представлена схема устройства дл  последовательного обнаружени  и исправлени  ошибок.

Устройство содержит с первого 1.1 по четвертый 1.4 триггеры, с первого 2.1 по шестой 2.6 элементы ИЛИ, с первого 3.1 по третий 3.3 элементы И, элемент 4 запрета, счетчик 5, информационный вход 6 устройства , информационный выход 7 устройства, контрольный выход 8 устройства, вход 9 сброса устройства, вход 10 установки устройства и тактовый вход 11 устройства. С целью исправлени  части ошибок и обнаружени  всех ошибок типа смещени  предлагают исходную последовательность символов

а(0)а(1)а(2)...а(т-1), преобразовать в последовательность

Оа(0)0а(1)0а(2)0...0а(т-1)0, (1) где между кодовыми разр дами помещаютс  по защитному нулевому разр ду слева и справа.

Полученна  кодова  последовательность имеет длину n 2m+1. Если в качестве исходного кода используют классическую двоичную систему счислени  мощностью 2т, помехоустойчива  система счислени  формы (1) задаетс  многочленом

пт1(з-1)/2

А Ј a(S)-2 ;

S 0

(S-0/2 -1(К- О/ (Ь -4 0/2

1 при 2 SA- Ј а(К)

к

(s i)/2„-1Гк-О/г (Ы О/г

О при 2 А 2 а (К) 21г2

f.S+2

Сигналы Е и I(k), с помощью которых обнаруживаютс  и исправл ютс  ошибки смещени  точки пересечени  уровн  влево - вправо, формируютс  согласно соотношени м (при k 2S+1)

Е а(2) Va(4) V ... V а(п-5) V а(п-З);(2)

l(k) - a(k-2) & a(k-1) V a(k+1) &a (k+2). (3)

Триггеры 1 1-1.3 предназначены дл  прохождени  через них кодовой комбинации и ее обработки. Триггер 1.4 - дл  фиксации ошибки смещени  в запрещенный

(нулевой) разр д, если ошибка исправл етс , импульсом 1 она сбрасываетс  в нулевое состо ние через вход сброса.

Элементы ИЛИ 2.1-2.4 обеспечивают обьединение сигналов на входы и синхровходы триггеров 1.1 и 1.3. Элементы ИЛИ 2.5, И 3.1 и 3.2 реализуют функции исправлени  и обнаружени  ошибок по формулам (2) и (3). Элемент ИЛИ 2.6 объедин ет автоматический сброс сигнала ошибки на триггере 1.4

и сброс с входа 9 сброса.

Счетчик 5 и элементы И 3.3 и 4 запрета выполн ют функцию управлени  устройства , они задают режимы работы, представленные в таблице состо ни  выходов

счетчика 5.

5

0

5

0

5

Счетчик 5 устанавливаетс  в исходное состо ние импульсом на входе 10 устройства .

На вход 6 подаетс  кодова  комбинаци , а с выхода 7 снимаетс . Контрольный выход 8 предназначен дл  выдачи сигнала о наличии ошибки. Если сигнал сбрасываетс  автоматически, ошибка исправлена, в противном случае необходимо сбросить триггер 1.4 импульсом на входе 9 сброса, вход 11 используют дл  подачи синхроимпульсов , каждый второй из которых производит сдвиг кодовой комбинации (таблица).

Устройство работает следующим образом .

Пусть на вход 6 подаетс  кодова  комбинаци  согласно комбинации (1), одновременно на вход 11 поступают синхроимпульсы в два раза большей частоты , чем код на вход 6. После записи двух первых символов в триггеры 1.1 и 1.2 производитс  проверка наличи  О в триггере 1.2 - состо ние 11, открыты элементы И 3.3 и 3.1, если первый разр д кода в состо нии 1, т.е. произошел переход 1 из второго разр да по формуле (1), элемент И 3.1 выдает ошибку, а так как срабатывание

элемента И 3.2 не произойдет, то ошибка не исправлена.

Таким образом, при переходе 1 кода в любой соседний нулевой разр д происходит срабатывание элемента И 3.1, на второй вход которого подаетс  импульс элементом И 3.3 (таблица).

Исправление устройством кодовой комбинации производитс  в следующих ситуаци х:

Ситуаци А 1 0 1..,,.1 1 О

a(i) 0 a(i-1)a(i) 0 a()

Ситуаци  В 1...-..0 1 1

a(i) 0 a(i-i)a(i) 0 a(j-1)

Очевидно, что 1, перешедша  в охранный разр д, находитс  в соседнем нулевом разр де ситуаци  А - в a(i-1), ситуаци  В - в a(l). Такое исправление производит элемент И 3.2. Одновременно он сбрасывает охранный разр д в нулевое состо ние по единичным импульсам, подаваемым с триггера 1.2 и элемента И 3.3 (таблица).

Claims (1)

1. Формула изобретени  Устройство дл  последовательного обнаружени  и исправлени  ошибок, содержащее с первого по четвертый триггеры, с первого по шестой элементы ИЛИ, с первого по третий элементы И, причем выход первого триггера соединен с информационным входом второго триггера и первым входом п того элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом третьего элемента И, выход второго триггера соединен с первым входом первого элемента И, вход сброса устройства соединен с первым входом шестого элемента ИЛИ, выход которого соединен с входом установки в О четвертого триггера, выход которого  вл етс  контрольным выходом устройства, отличающеес  тем, что, с целью расширени  5 области применени  за счет обнаружени  и исправлени  ошибок типа смещени , оно содержит элемент запрета и счетчик, причем информационный вход устройства соединен с первым входом первого элемента

   0 ИЛИ, выход которого соединен с информационным входом первого триггера, вход разрешени  записи которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с вторыми входами пер5 вого и шестого элементов ИЛИ, с первыми входами третьего и четвертого элементов ИЛИ, входом установки в О второго триггера и выходом второго элемента И, третий вход которого соединен с вторым входом

   0 третьего элемента ИЛИ и выходом второго триггера, вход разрешени  записи которого соединен с вторыми входами второго и четвертого элементов ИЛИ и выходом элемента запрета, управл ющий вход которого

   5 соединен с первым входом третьего элемента И и выходом первого разр да счетчика, выход второго разр да которого соединен с вторым входом третьего элемента И, третий вход которого соединен с информационным

   0 входом элемента запрета, счетным входом счетчика и тактовым входом устройства, вход установки которого соединен с установочным входом счетчика, выходы третьего и четвертого элементов ИЛИ соединены соот5 ветственно с информационным входом разрешени  записи третьего триггера, выход которого соединен с вторым входом п того элемента ИЛИ и  вл етс  информационным выходом устройства, выход третьего эле0 мента И соединен с вторым выходом первого элемента И, выход которого соединен с информационным входом разрешени  записи четвертого триггера