KR910006484B1 - 수상관 구동용 수평출력 회로 - Google Patents

Abstract

내용 없음.

Description

수상관 구동용 수평출력 회로

제1도는 본 발명의 일 실시예에 대한 수상관 구동용 수평출력 회로를 도시하는 회로도.

제2도는 제1도의 회로 동작을 설명하는 설명도.

제3도 및 제4도는 각각 본 발명의 다른 실시예를 도시하는 회로도

제5도는 종래의 수상관 구동용 수평출력 회로를 도시하는 회로도

제6도 및 제7도는 제5도에 따른 종래 회로에 의하여 발생하는 화상 변형의 설명도.

제8도는 다른 종래의 예를 도시하는 회로도.

제9도는 제8도에 따른 종래 회로의 동작을 설명하는 설명도.

제10도는 제8도에 따른 종래 회로에 의하여 발생하는 변형의 설명도.

* 도면의 주요부분에 대한 부호의 설명

Tr : 수평출력 트랜지스터 Dd : 댐퍼다이오드

Cr : 공진 캐패시터 D₁₁: 다이오드

C₁₁: 캐패시터 Cs : S자 변형 보정 캐패시터

Ly : 수평편향코일 L₁₁: 쵸크코일

C₁₂: 캐패시터 T₁: 플라이백 트랜스

E : 직류전원 A : 변조전류원

본 발명은 수상관 구동용 수평출력 회로에 관한 것으로서 구체적으로 말하면 좌우 실패형 왜곡 보정 기능을 가진 수평출력 회로에 대하여 래스터 변형이 발생하지 않도록한 수상관 구동용 수평출력 회로에 관한 것이다.

통상의 컬러 텔레비젼 수상기에 있어서의 수상관(CRT)에서는 형광면의 곡률 중심과 전자 비임의 편향점이 일치되지 않는 원인으로 형광면상의 래지스터는 실패형상으로 왜곡된다.

좌우 방향의 실패형 왜곡 보정은 형광면상의 수직방향의 중앙으로 갈수록 래스터의 수평진폭을 증대시킴으로써 실시된다. 즉, 수평편향전류의 포락선을 수직주사 주기로 파라볼라상으로 진폭 변조하므로써 보정을 실시한다.

제5도는 종래의 좌우 실패형 왜곡 보정 기능을 가진 수평출력 회로의 한 예를 도시하는 것이다. 이 도면의 회로에서는 수평출력 트랜지스터 Tr의 베이스에 수평주사 주기의 드라이브펄스를 입력하고, 그 콜렉터·에미터간 전류로와 병렬로 댐퍼다이오드 D·공진 캐패시터 Cr를 접속하고, 또 수평편향코일 Ly와 S자 변형 보정 캐패시터(직류저지 캐패시터) Cs와 트랜지스터 T₂의 1차 코일 L_H의 직렬회로를 병렬로 접속하고, 트랜지스터 Tr의 콜렉터는 트랜지스터 T₁의 1차코일 Lo를 통하여 직류전원 E에 접속하고 있다. 상기 트랜스 T₂는 좌우 실패형 왜곡 보정트랜스이고, 그 드라이브권선, 즉 1차 코일 Lv에는 수직주사 주기의 파라볼라상의 포락선을 가지는 보정전류를 보내고 있다. 또 보정전류는 수직편향코일의 전압을 적분 회로로 적분하고 파형 정형하여 트랜스 T₂의 1차권선 Lv에 공급함으로써 얻어진다. 또 상기 트랜스 T은 플라이백 트랜스이고, 그 2차측 권선은 도시를 생략한 정류회로를 통하여 수상관의 애노드에 고압을 공급하고 있다.

제5도의 종래 회로에 있어서는, 상기 보정 트랜스 T₂의 1차 권선 Lv에 수직주사 주기의 파라볼라상 전류를 보내면 수평편향코일 Ly에 직렬로 접속한 보정 트랜스 T₂의 2차 코일 L_H의 인덕턴스는 파라볼라상으로 변화하여 수평편향전류의 포락선을 수직주사주기로 파라볼라상으로 진폭변조할 수가 있다.

그러나 , 제5도와 같이 보정 트랜스를 사용한 종래의 회로에서는 큰 보정량을 필요로 하는 경우 보정 트랜스 T₂의 2차코일 L_H의 인덕턴스의 변화를 크게 해야하고, 그러므로 플라이백 트랜스 T의 2차측의 고압 정류 회로에서 정류하여 얻어지는 고압의 리플이 증가되고, 이 리플이 원인이 되는 래스터 변형이 발생했다. 또 상기의 종래 회로에서는 수평편향전류에 의하여 보정 트랜스가 포화되어 수평래스터의 직선성을 악화시키고, 또 보정량이 수평방향에 의하여 불균일해지는 결점이 있었다.

또, 제5도에 도시하는 종래 회로에서는 벡레벨의 영상신호가 공급된 경우 플라이백 트랜스 T의 2차측 회로의 부하 전류가 증가되고, 1차 코일 Lo측에 대응하는 대전류 iL이 흐르고, 수평편향전류에 영향을 주기 때문에 재생화면에 있어서 예를들면 제6도에 도시하는 크로스패턴을 수신했을 때에 백색의 횡선을 재상한 후의 종선에는 좌우 방향의 곡선이 발생한다. 또 2차측 고압의 저하에 의하여 직사각형 화상을 수신했을때, 제7도의 도시와 같이 사다리꼴 변형이 발생한다.

한편, 좌우실패형 왜곡 보정기능을 가진 수평출력 회로의 다른 종래예로서 제8도의 도시와 같은 회로가 있다. 또 이 수평출력 회로는 일본 특공소 57-39102호 공보에 기재되고 있다. 제8도에 있어서, 수평출력 트랜지스터 Tr의 베이스에는 수평주사 주기의 펄스를 입력하고, 그 콜렉터·에미터간 전류로와 병렬로 제1 및 제2의 댐퍼다이오드 D₁·D₂의 직렬 회로를 접속한다. 각 다이오드 D₁·D₂와 병렬로 제1, 제2의 공진 캐패시터 Cr,Cr'를 접속하고 다시 제1다이오드 D, 제1공진캐패시터 Cr와 병렬로 수평편향코일 Ly 및 제1S 자상 변형 보정 캐패시터 Cs의 직렬 회로를 접속하고, 제2다이오드, 제2공진 캐패시터 Cr와 병렬로 코일 및 제2S자상 변형 보정 캐패시터 C₁의 직렬 회로를 접속하고 있다. 이와같이 구성된 회로에 직류전원 E로부터 전원을 트랜스 T₁의 1차 코일 Lo를 통해서 공급하고 있다.

상기 제2보정 캐패시터 C₁과 병렬로 변조전류원 A를 접속하고 있다. 변조전류원 A는 입력으로서 공급되는 수직주사 펄스를 구동단 Dr'를 통하여 트랜지스터 Tr'의 베이스에 공급하고, 트랜지스터 Tr'의 콜렉터·에미터간 전류로에 파라볼라상으로 변화하는 변조전류를 얻는다. 이 변조전류를 제2보정 캐패시터 C₁에 인가함으로써 수평편향코일 Ly에 흐르는 수평편향전류 iy에 대하여 좌우실패 변형 보정을 실시한다.

제8도에 도시되는 종래 회로의 동작은 다음과 같다. 즉 수평주사 기간의 개시시에 제1 및 제2 다이오드 D₁,D₂가 도통하고 댐퍼기간이 된다. 이 댐퍼기간에는 제1 및 제2의 S자 변형 보정 캐패시터 Cs,C₁의 각단자간 전압은 코일 Ly,L₁에 각각 공급되므로 각 코일 Ly,L₁을 지나 톱니파 전류가 흐른다. 코일 Ly에 흐르는 전류가 수평편향전류 iy이다. 수평주사 기간의 중간시점에 도달하기 전에 트랜지스터 Tr의 베이스에 제어 신호(온펄스)가 공급되어 이 트랜지스터 Tr이 도통한다. 수평주사 기간의 거의 중간 시점에 있어서, 코일 Ly를 흐르는 전류가 그 방향을 역전한다. 수평편향전류 iy가 코일 L₁을 흐르는 전류 i₁보다 클 경우에는 전류 iy는 트랜지스터 Tr를 지나서 흘러 그들의 차전류 iy-i₁이 제2다이오드 D₂를 지나서 흘러, 제1다이오드 D₁은 비도통이다. 전류 i₁-iy보다 커지는 경우는 전류 i₂에 상당하는 전류량이 트랜지스터 Tr를 지나서 흐르고, 그 차전류 i₁-iy 는 제1다이오드 D₁를 지나서 흘러 제2다이오드 D₂는 비도통이다. 수평주사 기간의 종료시에 트랜지스터 Tr 및 도통하고 있던 제1 또는 제2다이오드 D₁,D₂가 차단되어 귀선기간으로 들어간다. 이로인해 트랜지스터 Tr에 흐르고 있던 전류는 제1 및 제2공진 캐패시터 Cr,Cr '에 흘러들어가서 그들의 각 단자간에 거의 정현파상의 공진전압이 발생한다. 이들 공진전압이 재차 영이 되는 순간에 제1 및 제2 다이오드 D₁,D₂가 동시에 도통을 개시하여 다음의 수평주사 기간이 개시된다.

그런데, 제8도의 종래 회로에서는 플라이백 트랜스 T₁의 1차측을 흐르는 교류전류를 ip, 직류전류를 iin, 또 코일 L₁를 흐르는 교류전류를 i₁로 하면 전류 ip+i₁+iin는 제9a도의 도시와 같이 변동한다. 여기에서 CRT에 백레벨의 구형파 영상 신호가 공급되면 플라이백 트랜스 T₁의 2차측에 백피크전류가 흘러, 트랜스 T₁의 1차측을 흐르는 직류전류 iin이 증가하여 수평드라이브 트랜지스터 Tr의 베이스에 제9b도의 도시와 같은 온펄스가 들어가는 시간 t₂보다 이전의 소정시간 t₁에 댐퍼기간이 종료되고 제2 댐퍼다이오드 D₂에 흐르는 전류(상기에 설명한 ip+i₁+iin)가 영이 되었을 경우, 제2다이오드 D₂가 t₁-t₂의 기간에서 온되고 제2의 공진 캐패시터 Cr'의 양단 전압 VCr'에는 제9c도의 도시와 같이 불연속 펄스 e₁가 발생한다. 이때, 펄스 e₁은 수평주사 기간중, 제1의 S자 변형 보정 캐패시터 Cs의 단자간 전압 VCs의 평균치VCs를 내리는 방향으로 작용한다. 왜냐하면 VCs+VCr'=E이다. 따라서 CRT에 백레벨의 직사각형파 신호가 공급되면 어떤 신호 레벨 이상에서 평균전압 VCs는 수평출력 회로의 응답특성에 의하여 서서히 내려서 화면상에서는 제10도의 도시와 같이 역사다리꼴 변형을 발생시키는 문제가 있다. 또 제8도에 도시하는 종래 회로에서는 Ly,Cr,D₁의 병렬접속으로 이루어지는 제1의 회로망과, Ly,Cr',D₂의 병렬접속으로 이루어지는 제2의 회로망에 있어서 각각의 귀선기간이 동시에 종료하도록 Ly·Cr·L_1·Cr' 가 되도록 정수를 선정할 필요가 있으나, 이 관계와 화면의 직선성 보정량(실패형 왜곡 보정량)을 동시에 만족하도록 회로정수를 결정하는 것이 곤란했다.

상기와 같이 보정 트랜스를 사용한 제5도의 종래 회로에서는 큰 보정량의 경우 고압리플에 기인하는 래스트 변형이 발생되거나 보정 트랜스의 포화에 의하여 화면의 직선성이 악화되거나 백레벨 영상 신호 수신시에 화면상에 굴곡이나 사다리꼴 변형이 발생되는 문제가 있었다. 또 수평출력 트랜지스터에 대하여 제1, 제2의 회로망을 접속하고, 수직주기의 변조전류원 A를 보정 트랠스를 사용하지 않고 접속한 제8도의 종래 회로에서는 백레벨 영상 신호 수신시에 불연속현상이 발생하여 화면상에 역사다리꼴 변형이 발생하거나, 회로 정수의 선정이 어려운 문제가 있었다. 그러므로, 본 발명은 상기의 문제를 제거하기 위한 것으로 화상 변형의 발생이 없는 좌우 실패형 왜곡 보정 기능을 가진 수상과 구동용 수평출력 회로를 제공하는 것을 목적으로 한다.

본 발명은 수평출력 트랜지스터의 콜렉터·에미터간 전류로와 병렬로 수평편향코일과 S자 변형 보정 캐패시터의 직렬 회로를 접속하고, 콜렉터와 에미터간 또는 어스점간에 병렬로 댐퍼다이오드, 공진 캐패시터를 접속하고, 콜렉터를 쵸크코일을 통하여 직류전원에 접속한 수상관 구동용 수평출력 회로에 있어서, 상기 수평출력 트랜지스터의 에미터와 어스점간에 다이오드와 캐패시터의 병렬 회로를 접속하고, 그 다이오드는 상기 댐퍼다이오드와 역극성이 되도록 하고, 또 상기 병렬회로의 캐패시터와 병렬로 쵸크코일과 캐패시터로 구성되는 평활 회로를 접속하고, 또 이 평활 회로의 캐패시터 병렬에 수직출력단으로부터의 신호에 따라 보정용의 신호를 출력하는 변조전류원을 접속한 구성으로 하는 것이다.

본 발명에 있어서는 좌우실패형 왜곡 보정을 실시하는데 있어서 보정용 트랜스가 필요없고, 변조전류원에 의하여 상기 병렬 회로의 캐패시터의 단자간 전압의 방전전류를 파라볼라상으로 수직주사 주기로 변화시킴으로써 수평편향전류의 진폭을 수직주사 주기로 파라볼라상으로 변화시켜서 좌우실패형 왜곡의 보정을 실시한다. 이것에 의하여 불연속현상이 발생하지 않고, 화면상에 사다리꼴 변형등이 발생되는 일도 없다.

[실시예]

이하 도면에 표시한 실시예에 따라 본 발명을 설명한다. 제1도는 본 발명의 수평출력 회로의 한 실시예를 도시하는 회로도이다. 이 도면에 있어서, 우선 수평출력단 이외의 구성을 간단히 설명한다. 안테나(1)에서 수신한 텔레비전 신호는 튜너등의 고주파(RF)처리 회로(2)에서 동조 및 IF변환되고, 중간 주파(IF)처리된 회로(3)에서 증폭되어 영상검파 회로(4)를 지나서 컬러 신호를 재생하는 컬러디코더(5)에 공급되고 재생된 3원색 신호는 컬러수상관(6)의 캐소드에 공급된다. 한편 영상검파 회로(4)의 출력은 동기분리 회로(7)에 공급되고, 분리한 수직동기 신호 Sv는 수직 발진 회로(8)를 여진하고 그 발진출력으로 수직출력 회로(9)가 드라이브된다. 그리고, 수직출력 회로(9)는 수상관(6)의 수직편향코일(도시생략)에 수직편향전류를 공급한다. 또 동기분리 회로(7)에서 분리된 수평동기 신호 S_H는 수평드라이브 회로(10)를 여진하고, 수평드라이브 출력은 드라이브 트랜스 T₂의 1차측에 공급된다. 그리고 드라이브 트랜스 T₂의 2차측에 수평출력 회로가 접속된다. 다음에 수평출력 회로의 구성을 설명하면 수평드라이브 트랜지스터 Tr의 베이스에는 드라이브 트랜스 T2로부터의 수평주사 주기의 드라이브펄스가 입력되도록 구성되고, 드라이브 트랜지스터 Tr의 콜렉터·에미터간에 전류로와 병렬로 댐퍼다이오드 Dd, 공진 캐패시터 Cr를 접속하고, 다시 그들과 병렬로 수평편향코일 Ly 및 S자 변형 보정 캐피시터 Cs의 직렬 회로를 접속하고, 출력트랜지스터 Tr의 콜렉터에는 플라이백 트랜스 T₁의 1차권선(또는 쵸크코일)을 통하여 직류전원 E를 접속하고 있다. 그리고, 상기 출력트랜지스터 Tr의 에미터와 어스점(기준전위점)과의 사이에는 다이오드 D₁₁과 캐패시터 C₁₁의 병렬 회로를 접속하고 있다. 다이오드 D₁₁은 상기 댐퍼다이오드 Dd와 반대방향이 되도록 그 캐소드를 어스점에 접속하고 있다. 또 상기 캐패시터 C₁₁과 병렬로 코일 L₁₁및 캐패시터 C₁₂에 의한 직렬평활 회로를 접속하고, 또 평활용 캐패시터 C₁₂와 병렬로 변조전류원 A를 접속하고 있다. 이 변조전류원 A는 수직 출력단으로부터의 파라볼라파형 신호를 구동단 Dr'을 통해 트랜지스터 Tr' 의 베이스에 공급하도록 하고 트랜지스터 Tr'의 콜렉터를 상기 평활 회로의 상기 코일 L₁₁과 캐패시터 C₁₂의 접속점에 접속하고, 에미터를 어스점에 접속하는 구성을 취하고 있다. 또 직류전원 E와 병렬로 전원용 디커플링 캐패시터 C₁₃이 접속되고 또 플라이백 트랜스 T₁의 2차측은 정류다이오드(11)와 평활작용을 가지는 캐패시터(12)를 지나서 수상관(6)의 애노드에 접속하고 있다.

다음에 상기 실시예의 회로동작을 설명한다.

수평주사 기간의 개시후에 댐퍼다이오드 Dd가 도통하여 전원 E에서 S자 변형 보정 캐패시터 Cs에 충전되고 있는 전압을 수평편향코일 Ly에 공급하므로 댐퍼기간에는 코일 Ly 및 다이오드 Dd를 지나서 수평편향전류 iy가 흐른다. 다음에 댐퍼기간 이하에서 수평주사 기간의 중간 시점에 도달하기 전에 수평출력 트랜지스터 Tr의 베이스에 온 펄스가 공급되므로 출력트랜지스터 Tr를 통해서 전류 iy가 흐른다음 수평주사 기간의 중간시점에 있어서 전류 iy의 방향이 바뀌어 수평주사 기간이 종료되기까지는 그 바뀐 방향으로 흐른다. 그리고 수평주사 기간의 종료시에 출력 트랜지스터 Tr가 오프가 되면 수평출력 회로는 병렬공진 동작으로 들어가 전류 iy는 공진 캐패시터 Cr에 유입하여 충전한다. 그 충전완료후 방전하여 캐패시터 Cr로부터 코일 Ly에 대하여 역방향으로 전류가 유출하여 귀선기간을 형성한다. 귀선기간의 종료 후는 재차 댐퍼다이오드 Dd 가 도통하여 다음의 수평주사 시간을 개시한다.

그런데, 상기 회로에 있어서는 캐패시터 C₁₁과 다이오드 D₁₁의 병렬 회로에는 플라이백 트랜스 T₁의 1측에서 교류전류 ip와 직류유입 전류 iin을 가한 전류 ip+iin이 흐르고 있고, ip+iin이 정의 기간(제2도의 기간 T₂에 상당된다)에는 전류 ip+iin은 다이오드 D₁₁을 통해서 어스점에 흐르므로 캐패시터 C₁₁의 단자간 전압 Vc₁₁은 영이 된다. 또 전류 ip+iin이 부의 기간(제2도의 t₁기간에 상당된다)에는 다이오드 D₁₁은 오프에서 캐패시터 C₁₁의 단자간 전압은 부의 전압(-Vc₁₁)이 된다. 제2도에 수평주사 주기에 있어서의 캐패시터 C₁₁의 단자간 전압Vc₁₁의 변화를 표시하나, 이 -Vc₁₁의 평균치 -Vc₁1과 S자 변형 보정 캐패시터 Cs의 단자간 전압 (VCs)의 평균치 VCs와의 합은 전원전압과 같고, VCs+(-Vc₁₁)=E의 관계가 성립되고 있다.

여기에서 캐패시터 C₁₁의 단자간 전압 Vc₁₁를 평활용 쵸크 L₁₁및 평활 캐패시터 C₁₂와 변조전류원 A를 통해서 방전시키면 그 방전전류 iD에 의하여 전압-Vc₁₁은 제2도의 실선커브(방전전)에서 파선커브와 같이 작아진다. 그 결과로 평균전압 -Vc₁₁도 실선의 레벨에서 파선의 레벨로 상승하여 작아진다. 따라서 S자 변형 보정 캐패시터 Cs의 단자간 전압 VCs의 평균치 VCs는 VCs=E-(-Vc₁₁)이기 때문에 감소되고, 편향코일 Ly를 흐르는 수평편향전류 iy도 감소한다. 또 방전전류 iD를 작게하면 -Vc₁₁은 크고 VCs도 커지고, 수평편향전류 iy도 증가한다. 이상으로부터 변조전류원 A에 의하여 캐패시터 C₁₁의 방전전류 iD를 파라볼라상으로 수직주사 주기로 변화시킴으로써 수평편향전류 iy를 수직주사 주기로 파라볼라상으로 변화시키고 좌우실패형 왜곡 보정을 실시할 수 있다.

제1도에 도시하는 본 발명 수평출력 회로는 제5도의 종래 회로에서 사용되고 있던 보정 트랜지스터를 사용하지 않기 때문에 고압리플이나 트랜스의 포화에 의한 래스터 변형이 발생되는 일이 없고, 또 제8도의 종래 회로에서 볼수 있었던 불연속현상이나 역사다리꼴 변형이 발생되는 일도 없다. 이것은 플리아백 트랜스 T₁의 2차측 부하가 증가하여 1차측 유입전류 iin이 증가하면 캐패시터 C₁₁의 단자간 전압이 -Vc11은 이것에 비례하여 상승하게 되나 그 평균전압 -Vc11의 변동은 제6도, 제7도의 도시와 같은 종래 회로에서 발생하고 있던 래스터변형을 상쇄하는 방향으로 작동하고, 이들의 래스터 변형을 작게 할 수 있다. 예를들면 백레벨의 직사각형파 신호를 수신하면 고압저하에 의하여 화면상에 사다리꼴 변형이 발생되나, 이때 캐패시터 C₁₁의 단자간 전압 -V_C11은 작아지고, 그 결과 S자 변형 보정 캐패시터 Cs의 단자간 전압 VCs는 하강하고, 수평편향전류 iy는 감소하고 상기 사다리꼴 변형도 감소된다.

또, 제8도의 도시한 종래 회로에서는 제2의 회로망에 있어서의 코일 L₁은 제2의 공진 캐패시터 Cr'와 함께 공진 회로를 구성하도록 하고 있고, 그 공진시정수가 제1의 회로망의 공진시정수와 거의 동일해지도록 Ly·Cr=L₁·Cr' 로 할 필요가 있었으나, 제1도에 도시하는 본 발명의 실시예의 회로에서는 코일 L₁₁은 공진 회로에서 분리해서 설치되고 있고, 정수(인덕턴스)의 선정이 용이하다.

또, 본 발명은 상기 실시예에 한정되는 일없이 제3도의 도시와 같이 수평출력 트랜지스터 Tr의 콜렉터·에미터간 전류로와 병렬접속한 제1의 공진 캐패시터 Cr₁이외에 출력 트랜지스터 Tr의 콜렉터와 어스점간에 제2의 공진 캐패시터 Cr₂를 접속한 구성으로 할 수도 있다. 또, 제4도의 도시와 같이 공진 캐패시터 Cr 및 댐퍼다이오드 Dd의 병렬 회로를 수평출력 트랜지스터 Tr의 콜렉터와 어스점간에 접속하는 구성으로 해도 좋다.

이상의 설명과 같이 본 발명에 의하면 좌우실패형 왜곡 보정 기능을 가지고, 또 화면 변형이 발생하는 일이 없는 수상관 구동용 수평출력 회로를 제공할 수 있다.

Claims (3)

1. 베이스, 콜렉터 및 에미터를 구비하고, 베이스 수평주사 주기의 드라이브펄스가 공급되고, 콜렉터·에미터간 전류로의 병렬로 수평편향코일(Ly) 및 S자 변형 보정 캐패시터(Cs)의 직렬 회로가 접속되고, 콜렉터·에미터간 전류로의 병렬로 각각 댐퍼다이오드(Dd), 공진 캐패시터(Cr, Cr₁)가 접속되고, 콜렉터가 쵸크코일(T₁)를 통하여 직류전원(E)에 접속된 수평출력 트랜지스터(Tr)와, 제2의 쵸크코일(L₁₁) 및 제2의 캐패시터(C₁₂)로 구성되는 평활 회로를 통하여 상기 수평편향코일(Ly)에 수직주사 주기로 파라볼라상으로 된 특별화하는 보정전류를 공급하는 변조전류원(A)를 구비하고, 수상관 구동 패스머의 좌우실패형 왜곡 보정기능을 가지는 수상관 구동용 수평출력 회로에 있어서, 상기 수평 출력 트랜지스터(Tr)의 에미터와 기준전위점 간에 상기 댐퍼다이오드(Dd)와 역방향으로 접속된 제2의 다이오드(D₁₁)와 제2의 캐패시터(C₁₁)로 구성되는 병렬 회로를 설치하고, 또한 상기 변조전류원(A)으로부터 상기 평활회로를 통하여 부여되는 상기 보정전류를 상기 병렬회로의 상기 제2캐패시터(C₁₁)에 공급하도록 한 것을 특징으로 하는 수상관 구동용 수평출력 회로.
2. 제1항에 있어서, 상기 수평출력 트랜지스터(Tr)의 콜렉터와 기준전위점 간에 제2의 공진 캐패시터(Cr₁)를 접속한 것을 특징으로 하는 수상관 구동용 수평출력 회로.
3. 제1항에 있어서, 상기 댐퍼다이오드(Dd)와 상기 공진 캐패시터(Cr, Cr₁)로 구성되는 병렬 회로를 상기 수평출력 트랜지스터(Tr)의 콜렉터와 기준전위점 간에 접속한 것을 특징으로 하는 수상관 구동용 수평출력 회로.

Images