KR910003941A - 비트 필드 논리 동작 유니트 - Google Patents

비트 필드 논리 동작 유니트 Download PDF

Info

Publication number
KR910003941A
KR910003941A KR1019900010655A KR900010655A KR910003941A KR 910003941 A KR910003941 A KR 910003941A KR 1019900010655 A KR1019900010655 A KR 1019900010655A KR 900010655 A KR900010655 A KR 900010655A KR 910003941 A KR910003941 A KR 910003941A
Authority
KR
South Korea
Prior art keywords
bit
logic operation
logic
mask pattern
data
Prior art date
Application number
KR1019900010655A
Other languages
English (en)
Other versions
KR930009632B1 (ko
Inventor
요시야스 사또
다이조 사또
Original Assignee
야마모또 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모또 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모또 다꾸마
Publication of KR910003941A publication Critical patent/KR910003941A/ko
Application granted granted Critical
Publication of KR930009632B1 publication Critical patent/KR930009632B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/764—Masking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Image Processing (AREA)

Abstract

내용 없음.

Description

비트 필드 논리 동작 유니트
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 비트 필드 논리 동작 유니트를 포함하는 마이크로 프로세서의 구성예를 보여주는 블록도.
제2도는 제 1도의 도시된 비트 필드 논리 동작의 구성을 보여주는 블록도.

Claims (11)

  1. 논리 동작 결과(E)를 출력하기 위하여 소오스 데이터와 데스티네이션 데이터 (B)에 대하여 특정화된 논리 동작을 수행하기 위한 논리 동작수단(38), 논리 동작 수단(38)의 동작과 병행하여 마스크 정보(D, M)로부터 비트 마스크 패턴(MPG)을 동시에 발생하기 위한 마스크 패턴 발생수단(40), 마스크 된 논리 동작결과(S)를 출력하기 위하여 비트 마스크 패턴(MPG)에 따라 각 비트 위치에서 논리동작결과(E)나 데스티네이션. 데이터(B)를 선택하기 위한 비트 맴동작 수단(42)을 포함하는 비트 필드 논리 동작 유니트.
  2. 청구범위 제1항에 있어서, 논리 동작수단(38)과 마스크 패턴 발생수단(40)은 회로 노드의 전위를 프리셋하기 위한 프리셋 주기와 입력신호에 따라 처리된 데이터를 출력하기 위한 액티브 주기에서 그 과정을 수행하는 다이나믹 회로 구조로 구성된 비트 필드 논리 동작 유니트.
  3. 청구범위 제2항에 있어서, 논리동작 수단의 프리셋 주기와 마스크 패턴 발생 수단의 프리셋 주기가 동시에 수행되는 비트 필드 논리 동작 유니트.
  4. 청구범위 제 3항에 있어서, 비트 맴 동작 수단이 다이나믹 회로 구조에서 구성되는 비트 필드 논리 동작 유니트.
  5. 청구범위 제 4항에 있어서, 논리 동작 수단(38)과 마스크 패턴 발생수단(40)의 액티브 주기와 비트 맴 동작수단(42)의 프리셋 주기가 동시에 수행되는 비트 필드 논리 동작 유니트.
  6. 청구범위 제 5항에 있어서, 마스킹 모드를 특정화하기 위한 신호(U, L, N)이 비트 맴 동작수단(42')에 입력되고 비트맵 동작수단(42')의 동작 모드가 신호에 따라 변경되는 비트 필드 논리 동작 유니트.
  7. 명령을 수신하기 위한 명령 수신수단(10,16), 명령 수신수단(10,16)에서 전송된 명령에 따라 제어신호를 발생하기 위한 제어수단(18), 제어 신호에 응답하여 산술 논리 동작을 수행하기 위한 산술 논리 유니트(26), 제어수단(18)에 접속되고 비트 조졸 명령에 응답하여 다수의 비트를 포함하는 소오스 데이터(A)와 데스티네이션 데이터(B)부분의 비트 펼드에 대하여 논리 동작을 수행하기 위하여 접속되는 비트 펄드 논리 동작 유니트를 포함하고, 그 비트 필드 논리 동작 유니트(28)는 논리 동작 결과 (E)를 출력하기 위하여 소오스 데이터(A)와 데스티네이션 데이터(B)에 대하여 특정화된 논리 동작을 수행하기 위한 논리 동작 수단(38), 논리 동작 수단(38)의 동작과 병행하여 마스크 정보(D, M)로부터 비트 마스크 패턴(MPG)를 동시에 발생학 위한 마스크 패턴 발생수단(40), 마스크된 논리 동작 결과(S)를 출력하기 위하여 비트 마스크 패턴(MPG)에 따라 각 비트 위치에서 논리 동작결과나 데스티네이션 데이터를 선택하기 위한 비트 맵 동작 수단을 포함하는 모놀리식 마이크로 프로세서.
  8. 청구범위 제 7항에 있어서, 논리 동작 수단(38), 마스크 패턴 발생수단(40) 및 비트맵 동작수단(42)는 회로노드의 전위를 프리셋하기 위한 프리셋 주기와 입력신호에 따라 처리된 데이터를 출력하기 위한 액티브 주기에서 그 과정을 수행하는 다이나믹 회로 구조로 구성되고, 논리 동작 수단(38)의 프리셋 주기와 액티브 주기가 마스크 패턴 발생 수단(40)의 프리셋 주기와 액티브 주기를 오우버 램하고 논리 동작 수단(38)과 마스크 패턴 발생수단(40)의 액티브 주기가 비트 맵 동작 수단(42)의 프리셋 주기를 오우버 램하는 모놀리식 마이크로 프로세서.
  9. 청구범위 제 7항에 있어서, 마스크 패턴 발생수단(40)이 마스크 데이터(D)와 사이즈 데이터(M)을 수신하고 비트 조절 명령으로 특정된 가변-길이 비트 필드에 대한 비트 마스크 패턴(MPG)을 발생하는 모놀리식 마이크로 프로세서.
  10. 청구범위 제 7항에 있어서, 산술 논리 유니트(26)가 비트 조절 명령을 제외한 동작을 수행하는 모놀리식 마이크로 프로세서.
  11. 청구범위 제 7항에 있어서, 산술 논리 동작 유니트(28)과 산술 논리 유니트(26)에 접속되는 버스 수단을 포함하고, 소오스 데이터(A), 데스티네이션데이터(B) 및 마스크된 논리 동작 결과 (S)가 버스수단(32,34,36)을 통하여 전송되는 모놀리식 마이크로 프로세서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900010655A 1989-07-13 1990-07-13 비트 필드 논리동작 유니트 KR930009632B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17893089 1989-07-13
JP1-178930 1989-07-13

Publications (2)

Publication Number Publication Date
KR910003941A true KR910003941A (ko) 1991-02-28
KR930009632B1 KR930009632B1 (ko) 1993-10-08

Family

ID=16057128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010655A KR930009632B1 (ko) 1989-07-13 1990-07-13 비트 필드 논리동작 유니트

Country Status (5)

Country Link
US (1) US5457803A (ko)
EP (1) EP0408464B1 (ko)
JP (1) JP2567134B2 (ko)
KR (1) KR930009632B1 (ko)
DE (1) DE69028583D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102075260B1 (ko) 2018-08-07 2020-02-07 김윤식 마늘 분쇄기

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1247640B (it) * 1990-04-26 1994-12-28 St Microelectronics Srl Operazioni booleane tra due qualsiasi bit di due qualsiasi registri
JP3433588B2 (ja) * 1995-10-19 2003-08-04 株式会社デンソー マスクデータ生成回路及びビットフィールド操作回路
JP3560596B2 (ja) 2002-08-22 2004-09-02 沖電気工業株式会社 演算装置及びデータの読出方法
WO2013095642A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Systems, apparatuses, and methods for setting an output mask in a destination writemask register from a source write mask register using an input writemask and immediate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400794A (en) * 1981-11-17 1983-08-23 Burroughs Corporation Memory mapping unit
US4785393A (en) * 1984-07-09 1988-11-15 Advanced Micro Devices, Inc. 32-Bit extended function arithmetic-logic unit on a single chip
JPS61262923A (ja) * 1985-05-17 1986-11-20 Sharp Corp パイプライン方式デ−タ処理回路の先まわり制御回路
JP2583525B2 (ja) * 1987-09-30 1997-02-19 健 坂村 データ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102075260B1 (ko) 2018-08-07 2020-02-07 김윤식 마늘 분쇄기

Also Published As

Publication number Publication date
JP2567134B2 (ja) 1996-12-25
EP0408464A3 (en) 1992-08-19
EP0408464B1 (en) 1996-09-18
KR930009632B1 (ko) 1993-10-08
JPH03129425A (ja) 1991-06-03
EP0408464A2 (en) 1991-01-16
DE69028583D1 (de) 1996-10-24
US5457803A (en) 1995-10-10

Similar Documents

Publication Publication Date Title
KR940704099A (ko) 전송하기 위하여 데이터를 포맷화하기 위한 방법 및 장치(method and apparatus for the formatting of data for transmission)
KR940010083A (ko) 동기식 반도체메모리장치의 데이타출력버퍼
KR930022198A (ko) 데이타 처리 장치
KR870010444A (ko) 데이터 프로세서
KR910003941A (ko) 비트 필드 논리 동작 유니트
KR850008567A (ko) 반도체 집적회로
KR900013715A (ko) 클록신호 변환회로
KR960003103A (ko) 연합 헤테로젠니우스 필드 프로그래머블 게이트 어레이 논리 모듈 및 그 형성방법
KR930013999A (ko) 그래픽 콘트롤러의 블록별 레지스터 제어회로
KR860001643A (ko) 위상변경회로
KR950020125A (ko) 명령어 비트를 통해 레지스터의 내용을 수정하는 방법 및 장치
KR840007195A (ko) 문자패턴의 발생방법
KR940004464A (ko) 의사-난수 발생 장치 및 방법
KR970063942A (ko) 카운터 디바이스
KR860009421A (ko) 논리기능을 가진 기억회로
KR840004847A (ko) 정보신호 제어장치
KR970008883A (ko) 인버터에서의 데드(Dead) 타임 발생회로
SU398988A1 (ru) Устройство для управления печатающим механизмом
SU417786A1 (ko)
KR930001068A (ko) Rom 영역 확장 시스팀
SU1633488A1 (ru) Пороговое логическое устройство
JPS5617454A (en) Information processor
KR970055200A (ko) 디지탈 로직을 사용한 sbldc 모터의 재기동 제어회로
KR19990028701U (ko) 제어기기의 다점 디지털 입력회로
KR890012450A (ko) 논리회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060925

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee