KR910003499B1 - 교환망에서 광대역접속을 이룩하는 장치 - Google Patents

Abstract

내용 없음.

Description

[발명의 명칭]

교환망에서 광대역접속을 이룩하는 장치

[도면의 간단한 설명]

본 발명의 중요한 특징을 가지며 여기에 제안된 장치를 이제 첨부한 도면을 참조로하여 아래에 구체적으로 설명하겠다.

제 1 도는 다수의 연속적인 프레임안의 채널/시간폭의 내용을 마크하는 원리를 도시하는 설명도.

제 2 도는 교환망/그룹선택기의 입력측에 부착된 채널 및 프레임의 마크를 나타낸 도표(패턴).

제 2a 도는 교환망/그룹선택기의 출력측에 부착된 채널과 프레임의 마크를 나타낸 도표(패턴).

제 3 도는 교환망(그룹선택기)의 입력에 배치된 마크작업을 수행하는 장치를 표시하는 원리 개략도.

제 4 도는 마크들과 채널의 지연을 검출하는 검출장치의 개략도.

[발명의 상세한 설명]

[기술분야 ]

본 발명은 펄스부호변조 및 시분할다중화를 하는 전기통신설비의 교환망에서 2개 또는 그 이상의 채널로 구성되는 광대역접속을 이룩하는 장치에 관한 것이다.

[배경기술]

본 발명은 전기통신 설비에서 일정한 비트수에 쓰이는 많은 채널 예를 들면 AXE형 통신설비에 사용하는 64킬로비트채널들로 흘려들어가는 비트를 분할하는 데 사용하기 위해 고안되었다. 그러한 설비에서는 영상신호 전송에 쓰이는 접속같은 고도의 접속 능력이 필요하다. 이것은 특히 표본화율이 기본설비에 적용되는 것보다 높은 비율로 적용되어야 하는 것을 의미한다.

이 문제는 2개 또는 그 이상의 채널을 결합하는 것 즉, 소위광대역 접속을 이룩함으로써 해결된다. 광대역접속을 형성하는 그러한 채널에 대해서는 교환망에서 통신이 이루어질 때 감시하여 전송되는 정보에서 지연으로 인한 왜곡이 생기지 않도록 각각의 내용/표본사이에 지연이 생기지 않게하여야 한다.

이 문제를 해결하기 위하여, 각각의 국/교환국의 그룹선택기(교환망)를 수정할 수 있고 여기에서 그의 수정은 내부시간폭(time slot)의 선택이 광대역접속을 위하여 제어되어야 하는 것을 의미한다.

그때에 시간폭의 선택은, 접속에 포함된 채널의 음성기억장치에 대한 기록/판독이 정보를 함께 유지하면서 수행되도록 되어야 한다. 그러한 수정은 소프트웨어에서 전적으로 수행될 수 있다.

[발명의 개시]

그러나 상기에서 제안된 해결책은, 내부시간폭이 자유로이 처리될 수 없으므로, 폭주의 가능성을 증가시키는 큰 결점을 포함한다. 또한 폭주의 가능성은 들어오고 나가는 시간폭의 상호관계에 의존한다. 따라서 폭주가능성이 커짐에 따라 평균접속 시간이 길어진다.

상기 문제를 해결하는 다른 방법은 국부 또는 통과노드(node)들이 직통접속될 때, 외부와 내부 시간폭들 사이로 이동함으로 인한 상호지연을 발생하도록 허용하고 직통연결이 교환망에서 완료된 후 채널의 내용사이의 지연을 평준화 하도록 허용하는 것이다.

본 발명은 이 문제의 복잡성을 해결하기 위하여 생겼고, 다음 사항을 제시한다.

접속의 설정단계중에 교환망의 입력에는 채널내용 각각의 위상위치에 관한 특수한 정보가 공급되고, 교환망의 출력에서, 이러한 특수한 정보가 검출되고, 지연은 채널내용을 평준화하는 수단에서 조정된다.

본 새장치의 구체적 특징은 마크장치(marking means)가 교환망의 입력에 배치되어서 접속이 이루어지는 동안 그 장치가 접속채널에 의해 사용되는 시간폭들의 각 내용의 다수의 연속적인 프레임에 마크를 가하는 것과 주사장치가 스위칭 회로망의 출력에 배치되어서 상기한 마크들로 형성된 패턴을 검출하고 또한 그 패턴을 이용해서 교환망안에서의 직통접속 과정때문에 발생할 수 있는 지연을 결정한다는 것이다.

다른 특징적인 사항은 주사장치가 채널에 있는 지연평준화장치를 제어하여 지연평준화 장치는 접속이 이룩된 후에 채널/시간폭의 내용이 상호지연에 관계없이 상호 동기화된 위치를 되찾을 수 있도록 한다는 것이다.

구체적으로 설명하면, 제 1프레임의 영향받은 각 시간폭의 내용에는 제 1마크가 지정되고 제2프레임의 영향받은 각 시간폭의 내용에는 제2마크가 지정되는 식이다.

따라서, 마크된 프레임의 갯수는 교환망에서 시간전환의 최대차이에 대응하는 프레임의 수에 동일하도록 선택되고, 이수는 프레임수 더하기 상수 2로서 간주된다.

상기 갯수의 프레임을 가진 그룹을 대응하는 프레임의 그룹이 뒤따르게 되고 거기서 상이한 시간폭의 내용에 대한 마크작업이 상응하는 방법으로 수행된다.

상술된 장치는 각각의 프레임에 마크하는 작업을 수행하는 장치를 포함하고, 그 비교에 따라서 평준화장치에 포함된 기억장치에 명령을 공급하도록 조정된다. 평준화장치는 교환망으로부터 나오는 비트전송을 위하여 2개 또는 그 이상의 병렬의 통로를 포함할 수 있다.

상기 통로중의 제 1통로는 지연이 없고, 제2통로는 비트흐름을 하나의 프레임길이로 지연하고, 제3통로는 비트흐름을 2개의 프레임길이로 지연하는 식이다. 평준화장치는 비교장치로부터 얻어진 명령에 응답하여 여러통로로 채널의 내용을 안내한다.

본 발명장치의 덕택으로 요구되는 접속을 위해 각 그릇선택기/교환망을 수정할 필요없이 광대역접속이 가능하게 되었다. 마크작업, 마크의 검출 및 접속의 수행을 위하여 필요한 설비가 광대역접속 장치에 부과될 수 있으며 이는 통신설비내의 반송파를 결정하는 데 유리하게 된다.

[발명의 최선실시형태]

본 발명은 시분할 다중화 및 펄스부화 변조를 수행하는 전기통신설비와 관련된 그룹선택기 또는 대응하는 장치에 포함된 광대역접속의 직통접속에 사용하고저 고안되었다.

전기 통신설비는 256-비트 프레임에서 8비트씩 8000표본화/초의 표본화 빈도수로 비트흐름을 64K 비트채널로 분할하는 AXE형의 것일수도 있다.

제 1 도는 도면에 도시되지 않은 그룹선택기 또는 대응장치에 접속되는 순차적인 프레임(0-5)을 차례로 도시한다.

본 발명에 따라, 광대역접속의 채널로서 사용되는 시간폭의 내용은 그룹선택기의 입력측에 마크된다.

그 실시예에서, 3개의 채널의 광대역접속에 포함되어 있다고 가정하였다. 이들 3개의 채널에 이용되는 3개의 시간폭이 프레임의 제 1그룹(A)에서 a, b 및 c로 표시되고, 제2그룹(B)에서 a', b' 및 c'로 마크되었다.

각각의 프레임(0-5)에서 3개의 시간폭이 서로 인접하게 놓여져 도시되었지만, 그 시간폭은 각각의 프레임내에서 확장될 수 있다. 프레임(0)의 시간폭들(a)은 동일하게 마크되고 그 마크는 현재의 경우에서 간결을 위하여 제 1 도에서 수치 0으로 표시된 2진수값으로 구성된다.

프레임(1)의 시간폭들(b)은 대응하는 방법으로 2진수값 1로 마크되고 프레임(2)의 시간축들(c)은 2진수값 2로 마크된다. 프레임(3)의 시간폭들(a')은 프레임(0)의 시간폭들(a)과 같이 마크된다. 프레임(4)의 시간폭(b')은 프레임(1)의 시간폭(b)과 같이 마크되고, 프레임(5)의 시간폭(c')은 프레임(2)의 시간폭(c)과 같이 마크된다. 개개의 마크의 수, 즉 각각의 그룹(A), (B)내의 프레임의 수는 그룹 선택기(교환망)에서 일어날 수 있는 시간변위의 최대차이에 의존하며 프레임의 수라고 간주된다.

따라서, 개개의 마크의 수는 최대변위 더하기 상기 2와 동일하다. AXE형 설비의 3개 채널의 내용물은 기껏해야 한 개의 프레임만큼 밖에 상호지연되지 않으므로, 개개의 마크들이 다수 생겨나고 본 경우에는 세개가 된다.

그룹(A),(B)의 수는 상호의 차이를 결정하는 데 얼마의 시간이 걸리는 가에 의존된다.

제 1 도의 그룹(B)에 뒤따르는 프레임의 그룹은 그 그룹(A) 및 (B)에 대응하는 구조와 마크를 가진다.

제 2 도는 제 1 도에 다른 마크/패턴을 표의 형태로 도시한 것이고, 즉, 마크가 그룹선택기의 입력측에 어떻게 나타나는 가를 표시한다. 표에서 프레임은 제 1 도의 프레임에 대응하는 표시를 가진다.

a, b, c등의 시간폭을 이용하는 채널이 표에서 표시 0', 1', 2'로 부여되었다.

제 2a 도는 채널(1')의 내용의 채널(0') 및 (2')의 내용에 관련하여 어떻게 지연되는 가를 표시한다. 여기서 지연은 그룹선택기의 직통접속에 관련한 외부 및 내부시간축간의 접합에 의존된다.

이것은 채널(0') 및 (2')의 내용은, 비트흐름이 출력선로에 보내지기에 앞서한 프레임 길이만큼 지연되어야 하는 것을 의미한다.

제 3 도에 따르면, 비트흐름은 선로(L)로부터 온다. 각각의 채널/기간폭의 내용의 마크작업은 제어장치(S)의 도움으로 제어될 수 있는 선택기(V1) 및 패틴발생기(M)의 도움으로 수행된다. 선택기(V1)는 서로 (L')를 경유하여 그룹선택기(G)에 선로(L)를 접속하고, 제어장치로부터의 명령에 응답하여 영향받은 각각의 시간폭의 내용을 마크하기 위하여 패턴발생기에 일시적으로 접속하기도 한다. 제어장치(s)는 기억장치(m)를 포함하고, 그 기억장치안에 도시되지 않은 상위의 장치가 제어장치의 동작방식을 결정하는 사전요구사항을 기억시킨다.

기억시키는 작업은 도선(ℓ1)을 통하여 수행되고 상이한 기억쎌들(cells)의 주소지정작업은 도선(ℓ2)를 통하여 제어되는 선택장치(V2)에 의해 수행된다. 2개의 제어명령이 있고, 명령 1는 "선로로부터 선택하라"이고 명령 2는 "패턴을 선택하라"이다.

기억장치(m)에 기억된 제어명령은 채널카운터(counter)(k)에 의해서 읽어지고 채널타운터(k)는 0-31까지 카운트할 수 있으며 도선(ℓ3)를 통해서 256KHz의 신호로 제어되고 도선(ℓ4)를 통하여 8KHz의 동기 신호로 제어된다.

기억장치(m)에서 실제로 읽어내는 것은 선택장치(V3)에 의해 행해진다. 패턴발생기(M)는 레지스터(R1), (R2) 및 (R3)을 포함하며, 그 레지스터들의 출력은 OR게이트(OR)에 접속되고 OR게이트의 출력은 선택장치(V1)의 위치(Ⅱ)에 연결된다. 각각의 레지스터는 2진 형식의 마크(0), (1) 및 (2)를 발생한다. 각각의 레지스터는 2개의 제어입력(st1) 및 (st2)을 가진다.

제 1의 입력은 카운터(CNT)에 의해 제어되며 카운터(CNT)는 st 3를 통하여 들어오는 프레임 동기신호 8KHz에 응답하여 각각의 레지스터들을 동작시킨다.

제어입력(st2)은 전기통신설비의 클록펄스발생원으로부터 256KHz의 클록펄스를 얻고, 제어입력(ST2')은 같은 발생원으로부터 2048KHz의 클록펄스를 얻는다.

제 4 도는 상기 마크들에 의하여 형성된 패턴을 검출하는 판독장치(A0)를 도시하며, 그 패턴의 도움으로 채널의 내용간의 가능한 지연을 결정한다.

판독장치(A0)는 제어부분(SD), 검출부분(DE), 선택장치(V4) 및 상위장치로부터의 명령이 기억된 기억장치(m1)를 포함하고, 이들 명령은 선택장치(V4)에 가해진다. 선택장치(V4)는 2개의 명령위치를 가진다. 즉, 위치(Ⅲ)는 정상의 위치이고, 위치(Ⅳ)는 지연된 시간폭(채널)을 분석하기 위한 위치이다.

기억장치(m1)로 기억시키는 작업은 선로(ℓ6)를 통하여 일어나고, 선로(ℓ7)를 통하여 기억쎌(0-31)에 주소지정된다. 시간폭제어는 상기한 상위위치로부터 얻어진다.

기억장치(m1)의 기억정보를 꺼내 읽는 작업은 기억장치(m)가 채널 카운터(K)에 의해 제어되는 것과 같은 방식으로 도선(ℓ3') 및 (ℓ4')를 통하여 채널 카운터(k1)에 의해 제어된다.

선택장치(V4)를 제어하는 기억장치(m1)로부터 기억정보를 꺼내 읽는 작업은 선택기장치(V4') 및 선로 (ℓ8)를 통하여 수행된다.

검출부분(DE)은 사용된 패턴의 수에 대응하는 갯수를 가지며 같은 용도에 쓰이는 부분(1), 부분(2), 부분(3)으로 구성된다.

그 각각의 부분은 비교기(K0)를 포함한다. 각각의 비교기의 출력은 AND게이트(OG)에 연결되고, AND 게이트의 다른 입력은 AND게이트의 출력으로부터 루프접속된 반전장치(Ⅰ)에 연결된다.

레지스터(REG)가 추가로 포함되고, 레지스터의 출력은 각각의 기억장치(S0, S1, S2)에 접속된다. AND 게이트(OG)의 각각의 출력은 레지스터(REG) 및 플립플롭(V)에 접속된다. 각각의 레지스터(REG)의 한 입력은 또한 채널카운터(K1)의 출력에 접속된다.

상기한 같은 용도의 부분들 각각은 그 개개의 마크에 따라 반응하도록 조정되어 있다. 따라서 부분(1)은 마크(0)에 대하여 반응하고 부분(2)는 마크(1)에 대하여 반응하며 부분(3)은 마크(2)에 대하여 반응한다.

부분(1) 및 (2)의 각각의 플립플롭(V)으로부터의 출력은 AND게이트(＆0)에 연결되고 부분(2) 및 부분(3)의 각각은 플립플롭(V)으로부터의 출력은 AND게이트(＆1)에 연결되며, 부분(3) 및 부분(1)의 각각의 플립플롭의 출력은 AND게이트(＆2)에 접속된다.

제 2a 도에 따르면 주사된 프레임에서 패턴 0, 2, 0이 얻어진다. 부분(1)의 비교기(K0)는 시간폭(0)의 마크(0)에 대하여 반응하고, 결과로서 부분(1)의 플립플롭(V)이 set되며, 요구되는 시간폭을 위한 채널주소가 기억장치(S0)내에 기억된다.

부분(3)의 비교기는 시간폭(1)의 마크(2)에 대하여 반응하고, 결과로서 플립플롭(V)은 부분(3)안에서 세트되고 요구되는 시간폭을 위한 채널주소는 기억장치(S2)에 기억된다 이제까지 설명한 것은 AND게이트(＆2)가 그 출력을 1로 세트한다는 것을 의미한다.

부분(1)의 비교기는 시간폭(2)의 마크(0)에 대하여 반응하고, 이 시간폭에 대한 채널주소가 역시 기억장치(S0)에 기억된다. 따라서, 제1의 명령 또는 지시가 AND게이트(＆0), (＆1) 및 (＆2)의 출력으로부터 전달된다.

AND게이트출력들의 다른 1세팅은 상이한 출력명령등을 초래한다. 또한 제 4 도는 영향받은 채널들의 지연들을 평준화하는 장치(U0)를 표시한다.

장치(U0)는 장치(A0)로부터의 지시를 받는 기억장치(M1)를 포함한다. 기억장치(M1)의 지시는 채널카운터(K2)에 의해 제어되는 선택장치(V5)에 의해 판독되고 이러한 방식은 도선(ℓ3") 및 (ℓ4")를 통하여 채널 카운터(k)에 의해 제어되는 것과 같은 방식이다.

장치(U0)는 명령위치(D) 및 (D)를 가진 선택장치(V6)을 포함한다. 그룹선택기로부터 오는 선로는 도면에서 L₁으로 도시하였다. 선택장치(V4)는 통상적으로 비트흐름을 선로(L₂)로 향하게 하지만 마크된 채널이 선로(L₃)쪽으로 가야한다고 확인되었을 경우에는 비트흐름을 판독장치(A0)로 향하게 한다.

선로(L2)는 선로(L2') 및 (L2")로 분기된다. 알려진 종류의 256비트 레지스터를 가진 레지스터(RE)가 선로부분(L2')에 연결된다. 선택장치(V6)은 장치(U0)에 의하여 결정성 통로(L2') 및 (L2")의 하나에 선로(L3)를 연결한다.

판독장치(A0)에 형성된 출력(A01)으로부터의 지시는 알려진 방법으로 즉, 알려진 제어시스템의 도움으로 기억장치(M1)(그의 입력 U01)에 전송된다.

상기한 것과 같이, 출력(A01)(AND게이트의 출력 ＆0-＆2)에서 무엇이 획득되었는가에 따라서 아래에 설명하는 지시를 기억장치(M1)에 기억시킨다.

만약 모든 AND게이트(＆0-＆2)가 0으로 세트되면, 명령(D) (즉, 지연이 없음)이 모든 영향받은 채널에 대하여 기억장치(M1)에 기억되고, 그 채널들의 주소는 (S0), (S1) 또는 (S2)에 저장된다. 게이트(＆0)가 1로 세트되면 명령(D)이 기억장치(S1)에 기록된 주소를 가진 모든 채널을 위하여 기억장치(M1)에 기억된다. 또한, 명령(D)가 기억장치(S0)에 기록된 주소를 가진 모든 채널을 위하여 기록장치 (M1)에 기억된다.

게이트(＆1)가 1로 세트되면 명령(D)이 기억장치(S2)에 기억된 주소를 가진 모든 채널을 위하여 기억장치(M1)에 기억되고 또한 명령(D)이 기억장치(S1)에 기억된 주소를 가진 모든채널을 위하여 기억장치(M1)에 기억된다.

마지막으로 게이트(＆2)만이 1로 세트될 때에는 명령(D)이 기억장치(S0)에 기억된 주소를 가진 모든 채널을 위하여 기억장치(M1)에 기억되고 명령(D)이 기억장치(S2)에 기억된 주소를 가진 모든 채널을 위하여 기억장치(M1)에 기억된다.

상기에서 알 수 있는 것은 지연되는 것은 단지 광대역 접속에 포함된 각 채널의 내용이라는 것이다. 왜냐하면 각 프레임에 포함된 나머지 시간폭의 내용은 명령위치(D)에 의해서 묵살되기 때문이다.

기억장치(M1)에 대한 지시의 발행 후, 광대역접속이 이루어지고, 후속의 프레임들이 기억장치(M1)에 의하여 결정된 선로에서 지연레지스터(RE)를 지나거나 그것을 통해 안내되고 이 때 지연레지스터(RE)는 선로(L2')를 통하여 제어되는 비트흐름을 하나의 프레임 길이만큼 지연시킨다. 상술된 설비는 그룹선택회로망과 관련하여 단말기설비에 적절하게 포함된다. 단말기설비는 2방향통로가 교환망을 통하여 설정되는 경우에 2중으로 된다.

본 발명은 실시예에 의하여 예시되고 상술된 것에 한정되지 않으며, 본 발명의 개념과 다음 청구범위내에서 수정될 수도 있다.

Claims (8)

1. 펄수부호변조와 시분할 다중화의 기능을 가지고 동작하는 전기통신장치의 교환망(G)에서 2개이상의 채널로 된 광대역접속을 이룩하는 장치에 있어서, 마크수단(M)이 교환망 입력에 배치되어있어 접속설정단계중에, 접속채널들에 의해 이용되는 시간폭들의 각 내용들의 다수의 연속프레임에 마크작업을 하여 상기 연속프레임들에 상이한 마크들이 나타나게 하고, 상기 마크수단(M)에는 제1, 제2 및 제 3 마크발생레지스터(R1, R2, R3)가 있으며 이들 각각은 카운터(CNT)의 대응출력들에 연결된 제어신호입력들과 클록신호발생원에 연결된 다른 제어신호입력들을 가지며, 각 레지스터의 출력은 OR회로(OR)의 해당입력들에 연결되고, OR회로(OR)의 출력은 바로 상기 마크수단(M)의 출력이며 제1선택장치(V1)의 입력에 연결되고 제1선택장치(V1)의 다른 입력은 제 1 선로(L)에 연결되고 그 출력은 제 2선로(L')를 통해 상기 교환망(G)의 입력에 연결되고, 상기 제1선택장치(V1)의 제3입력은 제1명령기억장치(m)를 포함하는 제어수단(s)의 출력에 연결되고, 제1명령기억장치(m)의 입력들은 상기 기억장치에서의 기억을 위해 제2선택장치(V2)의 출력에 연결되고 그 출력은 상기 기억장치에서의 판독을 위해 제3선택장치(V3)에 연결되며 이 제3선택장치의 입력은 제1채널카운터(K)의 출력에 연결되고, 교환망의 출력에는 주사수단(A0)이 배치되어 있어 이 주사수단이 상기 마크들에 의해 형성된 패턴을 검출하고 상기 패턴에 의해서 교환망에서의 직통접속과정으로 인하여 채널들의 각 내용들사이에 있을 수 있는 지연을 확인하고, 상기 주사수단(A0)에는 제 3선로(L1)를 통해 교환망(G)의 출력에 연결된 제4선택장치(V4)의 검출입력들과 제어부(SD)와 검출부(DE)가 포함되고, 상기 제어부에는 제5선택장치(V4')를 통해 제4선택장치(V4)의 입력에 연결된 제어출력들을 가진 제2명령기억장치(m1)와 제5선택장치(V4')의 입력들에 연결된 제어출력들을 가진 제2채널카운터(K1)가 있고, 상기 제어부(SD)의 제 1출력(Ⅲ)은 상기 주사수단(A0)에 의해 제어되는 평준화수단(U0)의 입력에 연결되고, 상기 평준화수단은 채널들에서의 지연들을 평준화시켜 접속설정단계 후에 채널/시간폭들의 내용들이 가능성 있는 상호지연에도 불구하고 그들의 상호동기위치를 되찾도록 하고, 상기 제어부(SD)의 제2 출력(Ⅳ)은 상기 검출부(DE)의 검출입력들에 연결되고 여기서 각 입력은 비교기(K0)를 각기 포함하는 부분(0-2)에 해당하고 비교기(K0)의 출력은 해당 AND회로(OG)의 입력에 연결되고 AND회로(OG)의 출력은 레지스터(REG)의 입력과 해당 플립플롭(V)의 입력에 연결되고, 각 레지스터의 다른 입력은 상기 제2채널카운터(K1)의 출력에 연결되고 상기 각 레지스터의 출력은 해당기억장치(S0-S2)의 입력에 연결되고, 상기 플립플롭들(V)의 첫번째와 두번째것의 출력들이 제1AND게이트(＆0)의 입력들에 연결되고, 상기 플립플롭들(V)의 두번째와 세번째것의 출력들이 제2AND게이트(＆1)의 입력들에 연결되고, 상기 제3 및 제 1플립플롭(V)의 출력들이 제3AND게이트(＆2)의 입력들에 연결되고, 상기 AND게이트들(＆0-＆2)의 출력들이 출력들(A01)에 이어 상기 평준화수단(U0)의 입력들(U01)에 연결되고 상기 평준화수단은 제6선택장치(V5)를 제어하는 제3채널카운터(L2)를 포함하고 제6선택장치(V5)는 제3기억장치(M1)의 출력들에 연결되고 제3기억장치의 입력들은 상기 주사수단(A0)의 출력들에 연결되고, 상기 제6선택장치(V5)는 제7선택장치(V6)의 입력에도 연결되고 제7선택장치의 제2입력은 지연레지스터(RE)를 통해 상기 제어부(SD)의 출력에 연결되고 제3입력은 상기 제어부(SD)의 출력에 직접 연결된 것을 특징으로 하는 장치.
2. 제 1 항에 있어서, 마크수단(M)이 제 1프레임에 있는 각각의 영향받은 시간폭의 내용에 제 1마크를 할당하고, 제2프레임에 있는 각각의 영향받은 시간폭의 내용에 제2마크를 할당하는 식으로 이러한 연속프레임들의 수가 교환망의 최대시간이동과 같게될때까지 할당하되 상기 이동이 프레임의 수 더하기 상수인 것을 특징으로 하는 장치.
3. 제 2 항에 있어서, 교환망의 최대이동더하기 상기 상수와 같은 프레임수가 제1그룹(A)의 프레임들을 형성하고 이 그룹의 뒤에는 대응하는 제 2그룹(B)의 프레임들이 따라오는 식으로 되는 것을 특징으로 하는 장치.
4. 제 3 항에 있어서, 마크수단(M)이 영향받은 시간폭들의 내용들에 상이한 그룹의 프레임들에 있는 동일한 마크들을 할당하는 것을 특징으로 하는 장치.
5. 제 1 항에 있어서, 주사수단(A0)이 각 프레임들에 있는 마크들을 비교하는 비교수단(K0)을 포함하고, 상기 비교수단(K0)은 그 비교에 응답하여 평준화수단(U0)에 포함된 기억장치(M1)에 명령들을 공급하도록 된 것을 특징으로 하는 장치.
6. 제 5 항에 있어서, 평준화수단(U0)이 비트흐름을 위한 2개이상의 병렬선로(L2', L2")를 포함하고, 상기 선로들증 제1선로(L2")는 지연이 없고 제2선로(L2')는 비트흐름을 1프레임길이만큼 지연시키는 식으로 되는 것과, 평준화수단(U0)이 상기 명령들에 응답하여 상기 채널들을 상이한 선로들(L2', L2")로 안내하도록 배치된 것을 특징으로 하는 장치.
7. 제 1 항에 있어서, 주사수단(A0)이 부분들 [부분(1), 부분(2), 부분(3)]을 포함하고 이 부분들에는 각기 개별적인 마크가 할당되는 것과, 이부분들이 게이트회로망(＆0-＆2)을 제어하는 것과, 상기 평준화수단(U0)에 대한 명령들이 게이트회로망의 출력들에서 발생되는 것을 특징으로 하는 장치.
8. 제 7 항에 있어서, 게이트회로망의 출력들에 있는 명령들이 채널주소들과 함께 평준화수단(U0)내의 기억장치(M1)로 종래의 방식대로 전달될 수 있고, 상기 채널어드레스들은 검출되었을 때 각 부분[부분(1), 부분(2), 부분(3)]에 포함된 기억장치들(S0, S1, S2)에 기억될 수 있는 것을 특징으로 하는 장치.

Images