Przedmiotem wynalazku jest komutator czasowy, polaczony z dwoma multipleksami o podziale cza¬ sowym, sluzacy do przesylania informacji cyfrowej lub analogowej, a który jest stosowany, zwlaszcza przy realizacji sieci telekomunikacyjnych, zdalnego sterowania zdalnej sygnalizacji.Komutator czasowy jest to uklad polaczony z dwoma multipleksami o podziale czasowym. Na multipleks wyjsciowy o okreslonej pojemnosci ka¬ nalów w rzedzie podaje on informacje, które wy¬ stepuja w multipleksie wejsciowym o okreslonej pojemnosci kanalów w rzedzie. Informacja wyste¬ pujaca w i-tym kanale multipleksu wejsciowego jest kierowana do j-tego kanalu multipleksu wyj¬ sciowego. Rozdzial informacji jest sterowany zgod¬ nie z zapamietanym programem, opisujacym sto¬ sunki miedzy numerami rzedu kanalów w ramkach multipleksu wejsciowego i wyjsciowego. Wspo¬ mniane numery rzedu kanalów sa wyrazane przy pomocy cechy charakterystycznej w kazdej ramce przez slowo blokujace ramki lub synchronizacji ramki. Ramki multipleksu wejsciowego i wyjscio¬ wego moga miec ten sam okres, ale ten przypadek nie wystepuje zawsze. Nie jest konieczne, by po¬ czatki ramek byly w fazie, a pojemnosci multi¬ pleksów sa dowolne, równe lub nie.Ogólnie rzecz ujmujac, komutator czasowy jest utworzony z ukladu sterowania i ukladu polaczen czasowych. Obwód sterowania pamieta badz staly program, badz program okreslany w sposób przy- padkowy przez uklady bedace poza komutatorem i steruje na podstawie tego programu ukladom po¬ laczenia czasowego. Uklad polaczen czasowych ste¬ rowany przez uklad sterowania kieruje do odpo¬ wiednich punktów w odpowiednich chwilach in¬ formacje wystepujace w multipleksie wejsciowym.Znane komutatory czasowe sa przedstawione w opisach patentowych USA nr 3 461 242 i 3 622 705.W tych opisach patentowych róznica miedzy ka¬ nalami wejscia i wyjscia nie zmienia sie z ramki na ramke. Multipleks wejsciowy i wyjsciowy pra¬ cuja synchronicznie, a ramki sa w fazie.Celem wynalazku jest opracowanie komutatora czasowego, który podaje informacje wystepujace w multipleksie wejsciowym z podzialem czasowym do multipleksu wyjsciowego z podzialem czasowym.Multipleksy wejsciowy i wyjsciowy maja jedna faze zmiennej ramki i nie musza dzialac synchro¬ nicznie.Komutator czasowy, polaczony z dwoma multi¬ pleksami o podziale czasowym, podajacy na multi¬ pleks wyjsciowy informacje wystepujace na multi¬ pleksie wejsciowym przez laczenie kanalu wejscio¬ wego z kanalem wyjsciowym, przy czym multi¬ pleksy maja zmienna faze ramki, lecz sa w fazie z kanalami, a kanaly maja ten sam czas trwania i sa zsynchronizowane, a ramki maja korzystnie ten sam okres lub ich okresy sa bardzo zblizone, skladajacy sie z ukladu polaczen czasowych i ukla¬ du sterowania, wedlmg wynalazku charakteryzuje 99 78399 783 sie tym, ze uklad polaczen zawiera obwód dostepu na wejsciu, srodki prepagacji utworzone z równo¬ leglych linii opózniajacych o róznych dlugosciach i wielokrotnosciach czasu trwania jednego kanalu i obwód dostepu na wyjsciu. Obwód dostepu na wejsciu jest polaczony z multipleksem wejsciowym, a obwód dostepu na wyjsciu jest polaczony z multi¬ pleksem wyjsciowym.Uklad sterowania zawiera pamiec polaczen, ge¬ nerator numerów porzadkowych kanalów wejscio¬ wych, generator numerów porzadkowych kanalów wyjsciowych, uklad obliczen i pamiec wyjsciowa sterowania. Pamiec polaczen jest polaczona z urza¬ dzeniami zewnetrznymi poprzez pierwsze wejscie numerów porzadkowych multipleksu wejsciowego i poprzez drugie wejscie numerów porzadkowych multipleksu wyjsciowego. Pamiec polaczen jest równiez .polaczona poprzez trzecie wejscie z gene¬ ratorem numerów porzadkowych kanalów multi¬ pleksu wejsciowego, a wyjscie pamieci polaczen jest polaczone z wejsciem obwodu obliczen, którego inne wejscie jest polaczone z generatorem nume¬ rów porzadkowych kanalów wyjsciowych. Wyjscie cbwTodu obliczen jest polaczone z wejsciem stero¬ wania obwodu dostepu na wejsciu. Pamiec stero¬ wania wyjsciem ma pierwsze wejscie polaczone z wyjsciem obwodu obliczen, drugie wejscie pola¬ czone z wyjsciem pamieci polaczen, trzecie wejscie polaczone z generatorem numerów porzadkowych kanalów wyjsciowych, a wyjscie polaczone z wej¬ sciem sterowania obwodu dostepu na wyjsciu.Komutator czasowy w odmiennym wykonaniu, wedlug wynalazku charakteryzuje sie tym, ze uklad polaczen zawiera srodki polaczen utworzone przez szeregowe linie opózniajace o tej samej dlugosci równej czasowi trwania jednego kanalu, obwód dostepu na wyjsciu, multipleks wejsciowy pola¬ czony z wejsciem obwodu dostepu na wyjsciu i z pierwsza linia opózniajaca, a wyjscia linii opóz¬ niajacych sa odpowiednio polaczone z wejsciem obwodu dostepu na wyjsciu, którego wyjscie jest polaczone z multipleksem wyjsciowym. Uklad ste¬ rowania zawiera pamiec polaczen, generator nume¬ rów porzadkowych kanalów wejsciowych, generator numerów porzadkowych kanalów wyjsciowych i obwód obliczen. Pamiec polaczen jest polaczona z zewnetrznymi urzadzeniami poprzez pierwsze wejscie numerów porzadkowych multipleksu wej¬ sciowego i przez drugie wejscie numerów porzad¬ kowych multipleksu wyjsciowego. Pamiec polaczen jest polaczona przez trzecie wejscie z generatorem numerów porzadkowych kanalów wyjsciowych, a wyjscie pamieci polaczen jest polaczone z wej¬ sciem obwodu obliczen, którego drugie wejscie jest polaczone z generatorem numerów porzadkowych kanalów wejsciowych, a wyjscie obwodu obliczen jest polaczone z wejsciem sterowania obwodu do¬ stepu na wyjsciu.Komutator wedlug wynalazku jest zwlaszcza ko- ' rzystny w przypadku multipleksu z podzialem cza¬ sowym i niecyfrowej modulacji. Przy kodowej mo¬ dulacji cyfrowej pozwala równiez na wykonanie sieci polaczen o niewielkiej czestotliwosci dzialania, jak równiez na realizacje sieci o niewielkiej liczbie poziomów, dzialajacych z duzymi czestotliwosciami, jak to jest w przypadku sieci polaczen telefonicz¬ nych.Multipleks wejsciowy o okreslonej pojemnosci slów lub kanalów, jest utworzony przez polaczenie wielu multipleksów podstawowych. Te podstawowe multipleksy maja, lub nie te sama faze ramki.Zestaw numerów rzedu kanalów wejsciowych jest utworzony przez odpowiednie zestawienie numerów rzedu kanalów zgenerowanych przez generatory numerów rzedu kanalów, zwiazanych z kazdym z multipleksów podstawowych. Multipleks wyjsciowy o okreslonej pojemnosci slów lub kanalów moze byc rozlozony na liczne multipleksy podstawowe. Rozklad jest równiez sto- sowany do numerów rzedu kanalów generowanych przez generator numerów rzedu kanalów wyjscio¬ wych, tak by utworzyc numery rzedu kanalów zwiazanych z kazdym z multipleksów podstawo¬ wych.Generatory numerów rzedu kanalów wejsciowych i wyjsciowych tworza ogólnie integralna czesc ukladu sterowania. Jesli wspomniane generatory numerów rzedu kanalów znajduja sie poza komu¬ tatorem, ten ostatni zawiera odbiorniki polaczone do wspomnianych generatorów numerów rzedu ka¬ nalów.Linie opózniajace sa liniami o propagacji ciaglej jak kable, wlókna optyczne, falowody, lub sa linia- ,smio propagacji nieciaglej, np. rejestry przesuwne. 3^' Memcnty wejscia lub wyjscia linii opózniajacych sa elementami o wybieraniu analogowym, gdy in¬ formacje przesylane maja charakter analogowy.Przesylanie próbek w ukladzie polaczen jest sze¬ regowe lub równalegle, gdy informacja przesylana stanowi kod cyfrowy o wielu sygnalach.Elementy wejscia lub wyjscia linii opózniajacych sa typu szeregowego lub równoleglego, w zaleznosci od tego czy sam uklad polaczen jest typu szerego¬ wego czy równoleglego. 40 Multipleksy wejsciowe i wyjsciowe oraz uklad polaczen nie róznia sie i sa niezaleznie jeden od drugiego, typ transmisji tych ukladów szeregowy lub równolegly, obwody wejscia lub wyjscia linii opózniajacych zapewniaja przeksztalcenie infor- macji. 45 Pamiec sterowania polaczeniami jest typu „tylko odczyt" lub typu „zapis — odczyt" o adresowaniu bezposrednim lub posrednim, matrycowa lub cy¬ kliczna. Danymi polaczen sa adresy, a jeden z tych 50 adresów sluzy do wybrania slowa pamieci stero¬ wania polaczeniami, w którym to slowie jest za¬ pamietany inny adres.Famiec sterowania wyjsciem jest typu adreso¬ walnego lub jest pamiecia cykliczna o dostepie bez- 55 posrednim.Przedmiot wynalazku jest blizej objasniony w przykladach wykonania na rysunku, na którym fig. 1 przedstawia schemat komutatora o dwóch pamieciach sterowania, w którym obliczenie nu¬ merów rzedu linii opózniajacych odbywa sie przed wyslaniem informacji na linie opózniajaca, fig. 2 — schemat komutatora dzialajacego na tej samej za¬ sadzie jak przedstawiony na fig. 1, ale bez pamieci sterowania wyjsciem, fig. 3 — schemat komutatora, 65 w którym obliczenie numerów rzedu linii ojpóznia-5 tf jacyeh odbywa sie w momencie tworzenia kanalu wyjsciowego multipleksu, przy czym informacja przechodzi przez wszystkie linie opózniajace, a fig. 4 przedstawia schemat komutatora dzialajacego na zasadzie takiej jak komutator z fig. 3, ale przy zastosowaniu ukladu polaczen utworzonego z po¬ jedynczej linii z odczepami.Fig. 1 przedstawia komutator czasowy, w którym zastosowano linie opózniajace, adresowalne pamieci sterowania i obwód obliczen. Komutator zawiera uklad polaczen czasowych 1 i uklad sterowania 2.Uklad polaczen 1 zawiera obwód 3 dostepu na wejsciu,' linie opózniajace LI, L2..XD oraz obwód dostepu 6 na wyjsciu. Obwód 3 dostepu na wejsciu jest zasadniczo utworzony z demultipleksu o jednym wejsciu i posiada D- wyjsc. Wejscie jego jest pola¬ czone z multipleksem wejsciowym e, a wyjscia polaczone sa z wejsciami linii opózniajacych LI, L2,...L(D-1), LD. Wspomniany obwód 3 dostepu na wejsciu posiada równiez wejscie sterowania 4. polaczone z wyjsciem obwodu obliczen 7. Linie opózniajace LI, L2,... L(D-l) LD o dlugosci odpowied¬ nio e, d, 2d,... (D-2)d, (D-l)d, gdzie d jest równe cza¬ sowi pracy kanalu multipleksu maja swe wejscie polaczone do wyjsc obwodu 3 dostepu na wejsciu, a wyjscia ich sa polaczone do wejsc obwodu 6.Obwód 6 dostepu na wyjsciu jest zasadniczo utwo¬ rzony z multipleksu, o D wejsciach i wyjsciu.Wejscia jego sa polaczone z wyjsciami linii opóz¬ niajacych LI, L2 ... LD, a wyjscie z multipleksem wyjsciowym. Wspomniany obwód 6 posiada rów¬ niez wejscie sterowania 5 polaczone z wyjsciem obwodu wyjsciowego 8 pamieci wyjsciowej stero¬ wania MCS.Uklad sterowania 2 zawiera generator 9 numerów rzedu kanalów wejscia E, pamiec polaczen MCX, generator 16 numerów rzedu kanalów wyjscia S, obwód obliczen 7, pamiec wyjsciowa sterowania MCS. Generator 9 numerów rzedu kanalów wejscio¬ wych jest synchronizowany przez zegar hc i przez slowo blokujace Te multipleksu wejsciowego, a wyjscie jego jest dolaczone do obwodu adreso¬ wania odczytu 10 pamieci polaczen MCX.Pamiec polaczen MCX jest utworzona z matry¬ cowej adresowalnej pamieci 11 o pojemnosci eo slów, w zalozeniu log2So elementów binarnych, gdzie SQ okresla pojemnosc kanalów w rzedzie multipleksu wyjsciowego, w którym adresy stero¬ wania zapisane sa dwójkowo, z obwodu adresowa¬ nia zapisu 12, z obwodu wejsciowego 13, z obwodu adresowania odczytu 10 i z obwodu wyjsciowego 14.Wejscia obwodów 12 i 13 sa polaczone do elementów sterujacych, znajdujacych sie poza komutatorem.Poprzez te obwody wspomniane elementy wpisuja do pamieci polaczen MCX dane do polaczen. Wyj¬ scie obwodu wyjsciowego 14 pamieci polaczen jest polaczone z obwodem obliczen 7 i z obwodem adre¬ sowania zapisu 15 pamieci sterowania wyjsciem pamieci MCS.Generator 16 numerów rzedu kanalów wyjscia jest synchronizowany przez zegar hs i slowo blo¬ kujace ramki Ts multipleksu wyjsciowego, wyjscie jego jest polaczone z obwodem obliczen 7 i z ob¬ wodem adresowania odczytu 17 pamieci wyjsciowej sterowani? MCS.Wejscia obwodu obliczen 7 sa polaczone- z wyj¬ sciami: generatora 16 numerów rzedu kanalów wyjscia i obwodu wyjsciowego 14 pamieci pola¬ czen MCX, a jego wyjscie jest polaczone z obwo- dem zapisu 18 pamieci wyjsciowej sterowania MCS i z wejsciem 4 obwodu 3 dostepu na wej¬ sciu. Pamiec wyjsciowa sterowania MCS jest utworzona z obwodu adresowania zapisu 15, obwodu adresowania odczytu 17, obwodu zapisu 18, obwodu wyjsciowego 8 i pamieci adresowalnej 19 o pojem¬ nosci s0 slów i elementów binarnych równych logj D, gdzie D stanowi liczbe linii opózniajacych.Wspomniane zewnetrzne urzadzenia sterowania sa to kalkulatory zarzadzajace zadaniami polaczen, wysylanymi przez elementy wyposazenia multi¬ pleksów podlaczonych do systemu, którego czesc tworzy komutator.Dla kazdego zadania polaczenia miedzy kanalem El i kanalem Sj kalkulatory wpisuja do obwodu pamieciowego 11 pamieci polaczen MCX i pcwl adre¬ sem Ei adres Si kanalu, który ma byc polaczony.Odbywa sie to za posrednictwem obwodów adreso¬ wania zapisu i obwodów wyjsciowych 12 i 13 i sta¬ nowi operacje wybierania komutatora.Gdy zapis zostanie dokonany, dalsze ^zralanie odbywa sie automatycznie. Badana jest zawartosc pamieci 11 przez generator 9 numerów rzedu kana¬ lów wejsciowych. Odbywa sie to za posrednictwem obwodu adresowania odczytu 10 i w fazie z wysta¬ pieniem na multipleksie wejsciowym informacji przesylanej kanalem o numerze rzedu Ei* Pamiec poprzez swój obwód wyjsciowy 14 podaje adres Sj kanalu wyjsciowego, który ma byc polaczony.Adres Sj jest podawany do obwodu obltezen 7, na który podawany jest równiez adres numeru Sk z generatora 16 numerów rzedu kanalów wyjscia, zwlaszcza wtedy, gdy pojawiarsie Sj na wyjsciu obwodu wyjsciowego 14.Obwód obliczen wylicza z tych danych numer rzedu linii opózniajacej Dii odpowiadajacsj. pola¬ czeniu Ei Sg analizujac przy tym róznice R po¬ miedzy numerami rzedu Sj i Sk kanalów wyjscia, gdzie R = Sj. — Sk. dla SiR ^ 0 Dij = Sj — Sk SiR < 0 Dij = so + Sj —Sk Na wyjsciu obwodu obliczen 7 wystepnie wiec numer rzedu Dij linii dp&zniajacej, który jest za¬ pamietywany pod adresem Sj w pamieci 19 za po¬ srednictwem obwodu atlresowanda zapisu 16 r ob¬ wodu zapisu 18 i ustawiony jest obwód 3 dostepu na wejsciu na linie opózniajaca o numerze rzedu Dij. Laczony jest w ten sposób multipleks wej¬ sciowy z linia opózniajaca* której dlugosc odpowiada opóznieniu d.Dij, które powinno- byc zas^asowane dla próbki zawartosci w kanale werjsekwyrm o mxr merze rzedu Ei tak, by przejsc na m^ltrpljks wyj¬ sciowy w kanale wyjsciowym o numerze rzedu Sj.Przy przejscia numeru rzedu Sj kanalu wyjscio¬ wego pamiec 19, której zawartosc bad$ generator 16 numerów rzedu kanalów wyjsciowych za posred¬ nictwem obwodu adresowania odczytu }7 podaje na swój obwód wyjsciowy 8 numer rzedu ©ii linii opózniajacej, który powoduje polaczenie odbwodu 6 40 45 50 55 607 99 783 8 dostepu na wyjsciu ukladu polaczen z linia opóz¬ niajaca o numerze rzedu Dij, na której wyjsciu w tej wlasnie chwili jest próbka pochodzaca z ka¬ nalu Ei i, która jest kierowana przez obwód 6 do¬ stepu na wyjsciu na wyjscie multipleksu S.Mozna zauwazyc, ze wzgledna faza ramek multi¬ pleksu wejsciowego i wyjsciowego jest dowolna i ze ta faza moze zmieniac sie w czasie. Obliczenie numeru rzedu linii opózniajacej jest dokonywane przy kazdym przejsciu próbki Ei.W momencie przerwania polaczenia kalkulatory sterujace kasuja slowo Ei z obwodu pamieci 11 przez wpisanie tam zera. Przy * przejsciu numeru rzedu Ei kanalu wejsciowego obwód wyjsciowy 14 pamieci polaczen MCX daje numer rzedu kanalu wyjsciowego S równy 0. Wykrycie tego stanu w ob¬ wodzie obliczen 7 powoduje zatrzymanie akcji obli¬ czenia. Obwód obliczen 7 na swym wyjsciu nie daje wiec zadnego adresu i obwód obliczen pozostaje w spoczynku.Fig. 2 przedstawia drugi przyklad realizacji ko¬ mutatora dzialajacego na tej samej zasadzie jak komutator z fig. 1 z ta rózniaca jednak, ze nie ma pamieci wyjsciowej sterowania MCS. W rzeczywi- stosciy fw wiekszosci przypadków obwód 6 na wyj¬ sciu ukladu polaczen moze byc prosta bramka LUB laczaca wejscia linii opózniajacych do multipleksu wyjsciowego. W tym przypadku pamiec sterowania jest niepotrzebna i nie wystepuje.- Uklad sterowania 20 z fig. 2 sklada sie wiec z tych samych elementów co obwód sterowania 2 z fig. 1, z tym wyjatkiem, ze nie ma tu pamieci wyjsciowej sterowania MCS.Dzialanie tego ukladu jest analogiczne do dzia¬ lania okreslonego dla komutatora z fig. 1 z tym wyjatkiem, ze próbki przekazywane sa ciagle na multipleks wyjsciowy, polaczony ze wszystkimi liniami opózniajacymi. Jest to mozliwe, poniewaz z tych linii w danej chwili, odpowiadajacej kana¬ lowi Sj, wychodzi tylko jedna próbka. Uklad pola¬ czen czasowych 21 z fig. 2 jest analogiczny do od¬ powiedniego z fig. 1, z tym wyjatkiem, ze nie wystepuje obwód 6 dostepu na wyjsciu.Fig. 3 przedstawia kolejny przyklad wykonania komutatora o dzialaniu oznaczonym, zgodnie z wy¬ nalazkiem. Tu komutator sklada sie z ukladu po¬ laczen czasowych 22 i pamieci sterujacej 23.Uklad polaczen 22 zawiera D linii opózniajacych LI, L2, ... LD i obwód 6 dostepu na wyjsciu. Linie opózniajace LI, L2 ... LD o dlugosci odpowiednio c, d, (D-2)d (D-l)d, gdzie d jest czasem pracy jednego kanalu multipleksu wejsciowego, maja swe wejscia bezposrednio polaczone z multipleksem wejsciowym e, a wyjscia polaczone z wejsciami obwodu 6 dostepu na wyjsciu.Obwód 6 jest zasadniczo utworzony z multipleksu posiadajacego D wejsc, wyjscie oraz wejscie ste¬ rujace 5. Wejscia wspomnianego obwodu 6 sa po¬ laczone z wyjsciami linii opózniajacych LI, L2,... LD, wyjscie z multipleksem wyjsciowym S, wejscie sterujace z obwodem obliczen 7.Uklad sterowania 23 zawiera generator 9 nume¬ rów rzedu kanalów wejsciowych E, generator 16 numerów rzedu kanalów wyjsciowych S, obwód obliczen 7 i pamiec polaczen MCX. Generator 16 numerów rzedu kanalów wyjsciowych S jest syn¬ chronizowany przez zegar hs i slowo blokujace ramki Ts multipleksu wyjsciowego. Wyjecie jego jest polaczone z obwodem adresowania odczytu 18 pamieci polaczen MCX.Pamiec polaczen MCX jest utworzona tak jak na fig. 1 z adresowalnej pamieci matrycowej 11 o po¬ jemnosci s0 slów, w zalozeniu log^eo elementów binarnych, w której numery rzedów kanalów ste- rowania sa zapisane w postaci dwójkowej, z obwo¬ du adresowania zapisu 12, z obwodu wejsciowego 13, obwodu adresowania odczytu 10 i obwodu wyj¬ sciowego 14. Wejscia obwodu adresowania zapisu 12 i obwodu wejsciowego 30 sa polaczone z zewnetrz- nymi kalkulatorami sterujacymi, które za posred¬ nictwem wspomnianych obwodów wpisuja do adre¬ sowalnej pamieci 28 dane o polaczeniach. Wyjscie obwodu wyjsciowego 14 pamieci polaczen MCX jest polaczone z obwodem obliczen 7.Generator 9 numerów rzedu kanalów wejsciowych jest synchronizowany przez zegar he i slowo bloku¬ jace ramki Te multipleksu wejsciowego e. Wyjscie generatora jest polaczone z obwodem obliczen 7.Wejscia obwodu obliczen 7 sa odpowiednio pola¬ czone z generatorem 9 numerów rzedu kanalów wejsciowych i z obwodem WTJsciowym 14 pamieci polaczen MCX, wyjscie natomiast jest polaczone z wejsciem 5 obwodu 6 dostepu na wyjsciu ukladu polaczen 22.W momencie osiagniecia polaczenia EiSj kalkula¬ tory sterujace za posrednictwem obwodu adreso¬ wania zapisu 12 i obwodu wejsciowego 13 wpisuja na adres Sj adresowalnej pamieci 11 odpowiednia dana Ei.Ta zapamietana informacja . jest odczytywana automatycznie przy pojawieniu sie numeru rzedu Sij kanalu wyjsciowego na wyjsciu generatora 16 i pojawia sie na wyjsciu obwodu wyjsciowego 14 40 pamieci polaczen MCX. Wystepuje ona równiez na wejsciu obwodu obliczen 7, który otrzymuje równo¬ czesnie numer rzedu Ek kanalu wejsciowego z ge¬ neratorem 9 numerów rzedu kanalów wejsciowych.Obwód obliczen 7 okresla wiec czas róznicy R, 45 który uplynal od przejscia na multipleks wejsciowy informacji Ei, czyli R = Ek — Ei oraz okresla numer rzedu Dij linii opózniajacej po przeanalizo¬ waniu znaku róznicy R. 50 Jesli R ^ 0 Dij = R = Ek — Ei R < 0 Dij = eo + Ek — Ei Numer rzedu Dij linii opózniajacej, który poja¬ wia sie na wyjsciu obwodu obliczen 7 decyduje 55 o polaczeniu obwodu 6 dostepu na wyjsciu ukladu polaczen 22 z linia opózniajaca, wprowadzajaca opóznienie d.Dij, na wyjsciu której znajduje sie teraz informacja Ei i tak zapewnia jej przejscie do kanalu Sj multipleksu wyjsciowego. 60 Nalezy podkreslic, ze jesli miedzy multipleksem wejsciowym a linia opózniajaca wstawi sie system synchronizacji multipleksu tempo ponownej syn¬ chronizacji powinno byc narzucone przez polacze- « nie, nie przedstawione na rysunku, z obwodem 7,9 99 783 który dokonuje niezbednych korekcji wartosci róz¬ nicy R w funkcji otrzymywanych informacji.Rozlaczenie lub przerwanie polaczen odbywa sie, przez skasowanie zawartosci slowa Sj w pamieci polaczen MCX.Fig. 4 przedstawia uklad polaczen 38 sterowany przez obwód obliczen 7. Uklad ten jest utworzony z d-1 linii opózniajacych o opóznieniach U, 12, 13, l(d-l), o tej samej dlugosci d i z jednej linii o opóznieniu zerowym, utworzonej z polaczenia miedzy multipleksem wejsciowym a linia o opóz¬ nieniu 11, polaczonych szeregowo i tworzacych po¬ jedyncza linie opózniajaca o D wyjsciach, polaczo¬ nych z wejsciami obwodu 6, dostepu na wyjsciu, którego wyjscie jest polaczone z multipleksem wyj¬ sciowym S, a którego wejscie 5 jest polaczone z obwodem obliczen 7.Mozna stosowac taki uklad oolaczen 38 zamiast ukladu polaczen 22 z fig. 3 :: ta sama pamiecia sterowania 7. Uklad polaczen 38 jest wiec pola¬ czony z obwodem obliczen 25 tej pamieci stero¬ wania 23. Dzialanie jest scisle takie same jak dzia¬ lanie komutatora przedstawionego na fig. 3. PL