KR900010564A - 가변길이 명령코우드를 일정한 단어길이만큼 공급하는 캐시장치 및 명령판독장치 - Google Patents
가변길이 명령코우드를 일정한 단어길이만큼 공급하는 캐시장치 및 명령판독장치 Download PDFInfo
- Publication number
- KR900010564A KR900010564A KR1019890018008A KR890018008A KR900010564A KR 900010564 A KR900010564 A KR 900010564A KR 1019890018008 A KR1019890018008 A KR 1019890018008A KR 890018008 A KR890018008 A KR 890018008A KR 900010564 A KR900010564 A KR 900010564A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- stored
- entry
- entries
- read
- Prior art date
Links
- 238000004321 preservation Methods 0.000 claims 3
- 239000000284 extract Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
- G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 있어서의 가변길이 명령코우드를 일정한 단어길이만큼 공급하는 캐시장치와 명령판독장치의 구성도, 제2도는 동실시예의 명령케세의 상세구성도, 제7도는 본 발명의 제2실시예의 가변길이 명령코우드를 일정한 단어길이만큼 공급하는 캐시장치와 명령 판독장치에 있어서의 명령캐시의 상세구성도.
Claims (7)
- 어드레스에 따라 식별하는 적어도 1단어 이상의 기억단위로 되는 주기억장치의 일부와 동어드레스 또는 어드레스의 일부를 쌍으로 하여, 격납하는 여러개의 엔트리로 되는 기억장치와 기억장치에 대한 판독조작에 있어서 판독어드레스가 여러개의 엔트리에 격납된 어드레스 또는 어드레스의 일부에 일치하는 엔트리중의 특정한 엔트리 및 엔트리에 격납된 기억내용에 연속하는 기억내용을 보전하고 있는 적어도 하나 이상의 전술한 엔트리를 기억장치로부터 선택하는 검색수단과 검색수단에 의하여 선택된 적어도 1이상의 엔트리에 격납되어 있는 기억내용을 목적으로 하는 판독어드레스에 대응하여 선택된 엔트리에 격납되어 있는 기억단위마다에 선택하여 목적으로 하는 단어길이의 기억내용을 추출하는 기억내용 선택수단 등을 구비하여, 적어도 1이상의 엔트리으로 목적으로 하는 단어길이의 기억내용을 판독하는 것을 특징으로 한 가변길이 명령코우드를 일정한 단어 길이를 공급하는 캐시장치.
- 명령의 최소단위로 분할되고 또한 일정한 단어수로된 명령렬과 동명령렬의 격납되어 있는 주기억상의 어드레스의 상위와를 쌍으로 하여 어드레스의 하위에서 결정되는 엔트리에 격납하는 여러개의 앤드리로된 기억 장치와, 명령렬의 판독조작에 있어서 판독어드레스의 하위를 코우드 해석함과 동시에 코우드해석 결과로 결정하는 엔트리와 동엔트리에 후속하는 1 이상의 엔트리에 격납된 어드레스의 상위가 판독 어드레스의 상위에 일치하는 엔트리를 기억장치로부터 선택하는 검색수단과, 동검색수단에 의하여 선택된 적어도 1 이상의 엔트리에 격납되어 있는 어드레스가 연속하는 일련의 명령렬을 목적으로 하는 판독어드레스에 따라서 명령의 최소단위마다에 선택하여 추출하는 기억내용 선택수단 등을 구비하여, 적어도 1 이상의 엔트리으로부터 목적으로 하는 단어길이의 명령렬을 판독하는 것을 특징으로 하는 가변길이 명령 코우드를 일정한 단어길이로 공급하는 캐시장치.
- 명령의 최소단위로 분할되고 또한 일정한 단어수로된 명령렬과 동명령렬이 격납되어 있는 주기억상의 어드레스 및 어드레스에서 일정치를 감산한 값을 쌍으로 하여 격납하는 여러개의 엔트리로된 기억장치와, 명령렬의 판독조작에 있어서 판독어드레스가 격납된 어드레스 또는 어드레스로부터 일정치를 감산한 값에 일치하는 여러개의 엔트리 중의 특정한 엔트리를 기억장치로부터 선택하는 검색수단과 검색수단에 의하여 선택된 적어도 1이상의 엔트리에 격납되어 있는 어드레스가 연속하는 일련의 명령렬을 목적으로 하는 판독어드레스에 따라서 명령의 회소단위마다에 선택하여 추출하는 기억내용 선택수단 등을 구비하여, 적어도 1이상의 엔트리로부터 목적으로 하는 단어길이의 명령렬을 판독하는 것을 특징으로 한 가별길이 명령코우트를 일정한 단어길이를 공급하는 캐시장치.
- 기억내용과 동 기억내용을 식별하는 식별정보 등을 쌍으로 하여 격납하는 여러개의 엔트리로된 기억장치와 동기억 장치에 대한 판독조작의 대상이 되는 기억내용을 식별하는 식별정보가 여러개의 엔트리레 격납된식별정보에 일치하는 엔트리 중의 특정한 엔트리 및 동 식별정보로부터 결정하는 일정한 범위에 포함되는 적어도 1이상의 엔트리를 기억장치로부터 선택하는 검색수단과, 동 검색수단에 의하여 선택된 적어도 1 이상의 엔트리중 판독조작대상에 되는 기억내용을 식별하는 식별정보와 선택된 엔트리에 격납되어 있는 식별정보의 차이가 가장 작아지는 엔트리를 선택하여, 동엔트리에 격납되어 있는 기억내용을 출력하는 기억내용 선택수단등을 구비하여 적어도 1이상의 엔트리으로부터 판독조작의 대상이 되는 기억내용을 식별하는 식별정보에 가장 가깝게 또한 미리 정한 범위내의 식별정보를 쌍으로 하는 기억내용을 판독하는 것을 특징으로 한 가변길이 명령코우드를 일정한 단어길이를 공급하는 캐시장치.
- 분기명령의 분기선어드레스와 동 분기명령이 격납되어 있는 주기억상의 어드레스 및 어드레스로부터 일정치를 감산한 값을 쌍으로 하여 격납하는 여러개의 엔트리로 된 기억장치와, 명령렬의 판독조작에 있어서 판독 어드레스가 격납된 어드레스에 일치하는 여러개의 엔트리 중의 특정한 엔트리를 기억장치로부터 선택하는 제1검색수단과, 제1검색수단에 의하여 선택된 엔트리중 격납된 분기명령의 어드레스로부터 명령의 판독어드레스를 감산한 차가 영 그렇지 않으면 양수이고 가장 작아지는 엔트리를 선택하여 동 엔트리에 격납되어 있는 분기선 어드레스를 출력하는 제1기억 내용선택수단과, 명령렬의 판독조작에 있어서 판독어드레스가 격납된 어드레스로부터 일정치를 감산한 값에 일치하는 여러개의 엔트리 중의 특정한 엔트리를 기억장치로부터 선택하는 제2의 검색수단과 제1의 기억내용 선택수단이 아무것도 출력하지 않을 때에 제2의 검색수단에 의하여 선택된 엔트리 중에서 격납된 분기명령의 어드레스로부터 일정치를 감산한 값으로부터 명령의 판독어드레스를 가산한 차가 음수이고 그 절대치가 가장 작아지는 엔트리를 선택하여 동엔트리에 격납되어 있는 분기선어드레스를 출력하는 제2기억내용 선택 등을 구비하여, 적어도 1 이상의 엔트리로부터 명령의 판독어드레스에 가장 가깝고 또한 미리정한 범위내에 있는 분기 명령의 분기선어드레스를 판독하는 것을 특징으로 한 가변길이 명령코우드를 일정한 단어길이를 공급하는 캐시장치.
- 판독대상이 되는 명령렬을 격납하고 있는 주기억상의 어드레스를 보전하는 판독어드레스 보전수단과 어드레스에 따라 식별되는 적어도 1 단어 이상의 기억단위로된 주기억장치의 일부와 동어드레스 또는 어드레스의 일부를 쌍으로 하여 격납하는 여러개의 엔트리로 된 기억장치와, 기억장치에 대한 판독조작에 있어서 판독어드레스가 여러개의 엔트리에 격납된 어드레스 또는 어드레스의 일부에 일치하는 전술한 엔트리 중의 특정한 엔트리 및 동엔트리에 격납된 기억내용에 연속하는 기억내용을 보전하고 있는 적어도 1 이상의 엔트리를 기억장치로부터 선택하는 검색수단과 검색수단에 의하여 선택된 적어도 1 이상의 엔트리에 격납되어 있는 기억내용을 목적으로 하는 판독어드레스에 대응하여 선택된 엔트리에 격납되어 있는 기억단위마다에 선택하여 목적으로 하는 단어길이의 기억내용을 추출하는 기억내용 선택수단으로 된 명령격납수단과, 기억내용과 동기억 내용을 식별하는 식별정보를 쌍으로 하여 격납하는 여러개의 엔트리로된 기억장치와, 기억장치에 대한 판독조작의 대상이 되는 기억내용을 식별하는 식별정보가 여러개의 엔트리에 격납된 식별정보에 일치하는 전술한 엔트리중의 특정한 엔트리 및 동식별정보로부터 결정하는 일정한 범위에 포함되는 적어도 1 이상의 상기 엔트리를 기억장치로부터 선택하는 검색수단과, 동검색수단에 의하여 선택된 적어도 1 이상의 엔트리중 판독조작의 대상이 되는 기억내용을 식별하는 식별정보와 선택된 엔트리에 격납되어 있는 식별정보의 차이가 가장 작아지는 엔트리를 선택하여 동 엔트리에 격납되어 있는 기억내용을 출력하는 기억내용 선택수단으로된 분기예측수단과, 동 분기예측수단이 분기선어드레스를 출력하지 않을 때는 판독어드레스 보전수단의 값을 명령수단으로부터 판독되는 명령렬의 단어수로 결정하는 일정한 값만 증가시키는 어드레스 중분수단 등을 구비하여, 명령격납수단으로부터 항상 미리 정한 단어수의 명령렬을 판독함과 동시에 판독된 명령렬 중에서 분기명령이 어느 위치에 있어도 또 여러개의 분기명령이 포함되어 있어도 최소에 실행하게될 분기명령의 분기의 예측만을 하는 것을 특징으로 한 명령판독장치.
- 판독대상으로 되는 명령렬을 격납하고 있는 주기억상의 어드레스를 보전하는 판독어드레스 보전수단과, 명령의 최소 단위로 분할되고, 또한 일정한 단어수로 된 명령렬과 동명령렬이 격납되어 있는 주기억상의 어드레스의 상위를 쌍으로 하여 어드레스의 하위에서 결정되는 엔트리에 격납하는 여러개의 엔트리로 된 기억장치와, 명령렬의 판독조작에 있어서 판독어드레스의 하위를 코우드 해석함과 동시에 코우드 해석의 결과로 결정되는 엔트리와 동엔트리에 후속하는 1 이상의 엔트리에 격납된 어드레스의 상위가 판독어드레스의 상위에 일치하는 엔트리를 기억장치로부터 선택하는 검색수단과, 검색수단에 의하여 선택된 적어도 1이상의 엔트리에 격납되어 있는 어드레스가 연속하는 일련의 명령렬을 목적으로 하는 판독어드레스에 기초하여 명령의 최소단위마다에 선택하여 추출하는 기억내용 선택수단으로 된 명령격납수단 그렇지 않으면, 명령의 최소단위로 분할되고 또한 일정한 단어길이로 된 명령렬과 동명령렬이 격납되어 있는 주기억상의 어드레스 및 어드레스로부터 일정치로 감산한 값을 쌍으로 하여 격납하는 여러개의 엔트리로된 기억장치와, 명령렬의 판독조작에 있어서 판독어드레스가 격납된 어드레스 또는 어드레스에서 일정치를 감산한 값에 일치하는 여러개의 엔트리 중의 특정한 엔트리를 기억장치로부터 선택하는 검색수단과, 검색수단에 의하여 선택된 적어도 1 이상의 엔트리에 격납되어 있는 어드레스가 연속하는 일련의 명령렬을 목적으로 하는 판독어드레스에 따라서 명령의 최소단위마다에 선택하여 추출하는 기억내용 선택수단으로 된 명령격납수단의 어느것과, 분기명령의 분기선어드레스와 동 분기명령이 격납되어 있는 주기억상의 어드레스 및 어드레스에서 일정치를 감산한 값을 쌍으로 하여 격납하는 여러개의 엔트리로 된 기억장치와, 명령렬의 판독조작에서 판독어드레스가 격납된 어드레스에 일치하는 여러개의 엔트리중의 특정한 엔트리를 기억장치로부터 선택하는 제1검색수단과, 제1검색수단에 의하여 선택된 엔트리 중에서 격납된 분기명령의 어드레스로부터 명령의 판독어드레스를 감산한 차가 영 그렇지 않으면 양수이고 가장 작아지는 엔트리를 선택하여 동 엔트리에 격납되어 있는 분기선어드레스를 출력하는 제1기억내용 선택수단과, 명령렬의 판독조작에서 판독어드레스가 격납된 어드레스에서 일정치를 감산한 값에 일치하는 여러개의 엔트리 중의 특정한 엔트리를 기억장치로부터 선택하는 제2검색수단돠, 제1기억내용 선택수단이 아무것도 출력하지 않을 때에 제2검색수단에 의하여 선택된 엔트리 중에서 격납된 분기명령의 어드레스에서 일정치를 감산한 값으로부터 명령의 판독어드레스를 감산한 차가 음수이고 그 절대치가 가장 작아지는 엔트리를 선택하여 동 엔트리에 격납되어 있는 분기선어드레스를 출력하는 제2기억내용 선택수단으로 된 분기예측수단과, 분기예측수단이 분기선어드레스를 출력하지 않을 때에는 판독어드레스 보전수단의 값을 명령격납 수단으로부터 판독되는 명령렬의 단어길이로 결정되는 일정한 값만 증가시키는 어드레스 증분수단 등을 구비하여 명령격납수단으로부터 항상 미리 정한 단어 수의 명령렬을 판독함과 동시에 판독된 명령렬 중에 분기명령이 어느 위치에 있어도 또 여러개의 분기명령이 포함되어 있어도 최소에 실행하여야 할 분기명령의 분기의 예측만을 하는 것을 특징으로 한 명령판독장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP88-307362 | 1988-12-05 | ||
JP63307362A JPH0778735B2 (ja) | 1988-12-05 | 1988-12-05 | キャッシュ装置と命令読出し装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900010564A true KR900010564A (ko) | 1990-07-07 |
KR930002745B1 KR930002745B1 (ko) | 1993-04-09 |
Family
ID=17968174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890018008A KR930002745B1 (ko) | 1988-12-05 | 1989-12-05 | 가변길이 명령코우드를 일정한 단어길이만큼 공급하는 캐시장치 및 명령판독장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5301289A (ko) |
EP (1) | EP0372865B1 (ko) |
JP (1) | JPH0778735B2 (ko) |
KR (1) | KR930002745B1 (ko) |
DE (1) | DE68928727T2 (ko) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5276882A (en) * | 1990-07-27 | 1994-01-04 | International Business Machines Corp. | Subroutine return through branch history table |
JPH04321130A (ja) * | 1991-04-22 | 1992-11-11 | Toshiba Corp | 分岐予測装置 |
US5754814A (en) * | 1992-02-28 | 1998-05-19 | Oki Electric Industry Co., Ltd. | Cache memory apparatus for reading data corresponding to input address information |
JP3211423B2 (ja) * | 1992-10-13 | 2001-09-25 | ソニー株式会社 | 分岐命令実行方法および分岐命令実行装置 |
EP0649084A1 (en) * | 1993-10-18 | 1995-04-19 | Cyrix Corporation | Microprocessor branch processing |
US5604909A (en) | 1993-12-15 | 1997-02-18 | Silicon Graphics Computer Systems, Inc. | Apparatus for processing instructions in a computing system |
GB9521980D0 (en) * | 1995-10-26 | 1996-01-03 | Sgs Thomson Microelectronics | Branch target buffer |
GB9521955D0 (en) * | 1995-10-26 | 1996-01-03 | Sgs Thomson Microelectronics | Cache memory |
US6230260B1 (en) | 1998-09-01 | 2001-05-08 | International Business Machines Corporation | Circuit arrangement and method of speculative instruction execution utilizing instruction history caching |
US6247097B1 (en) * | 1999-01-22 | 2001-06-12 | International Business Machines Corporation | Aligned instruction cache handling of instruction fetches across multiple predicted branch instructions |
GB2409059B (en) * | 2003-12-09 | 2006-09-27 | Advanced Risc Mach Ltd | A data processing apparatus and method for moving data between registers and memory |
GB2409065B (en) * | 2003-12-09 | 2006-10-25 | Advanced Risc Mach Ltd | Multiplexing operations in SIMD processing |
GB2409067B (en) * | 2003-12-09 | 2006-12-13 | Advanced Risc Mach Ltd | Endianess compensation within a SIMD data processing system |
GB2409062C (en) * | 2003-12-09 | 2007-12-11 | Advanced Risc Mach Ltd | Aliasing data processing registers |
GB2409060B (en) * | 2003-12-09 | 2006-08-09 | Advanced Risc Mach Ltd | Moving data between registers of different register data stores |
GB2411976B (en) | 2003-12-09 | 2006-07-19 | Advanced Risc Mach Ltd | A data processing apparatus and method for moving data between registers and memory |
GB2411974C (en) * | 2003-12-09 | 2009-09-23 | Advanced Risc Mach Ltd | Data shift operations |
GB2409064B (en) * | 2003-12-09 | 2006-09-13 | Advanced Risc Mach Ltd | A data processing apparatus and method for performing in parallel a data processing operation on data elements |
GB2409068A (en) * | 2003-12-09 | 2005-06-15 | Advanced Risc Mach Ltd | Data element size control within parallel lanes of processing |
GB2409063B (en) * | 2003-12-09 | 2006-07-12 | Advanced Risc Mach Ltd | Vector by scalar operations |
GB2409061B (en) * | 2003-12-09 | 2006-09-13 | Advanced Risc Mach Ltd | Table lookup operation within a data processing system |
GB2409066B (en) * | 2003-12-09 | 2006-09-27 | Advanced Risc Mach Ltd | A data processing apparatus and method for moving data between registers and memory |
GB2411973B (en) * | 2003-12-09 | 2006-09-27 | Advanced Risc Mach Ltd | Constant generation in SMD processing |
GB2411975B (en) * | 2003-12-09 | 2006-10-04 | Advanced Risc Mach Ltd | Data processing apparatus and method for performing arithmetic operations in SIMD data processing |
GB2410097B (en) | 2004-01-13 | 2006-11-01 | Advanced Risc Mach Ltd | A data processing apparatus and method for performing data processing operations on floating point data elements |
GB2411978B (en) * | 2004-03-10 | 2007-04-04 | Advanced Risc Mach Ltd | Inserting bits within a data word |
US9557994B2 (en) | 2004-07-13 | 2017-01-31 | Arm Limited | Data processing apparatus and method for performing N-way interleaving and de-interleaving operations where N is an odd plural number |
US7716460B2 (en) * | 2006-09-29 | 2010-05-11 | Qualcomm Incorporated | Effective use of a BHT in processor having variable length instruction set execution modes |
US8725948B2 (en) * | 2010-10-06 | 2014-05-13 | Red Hat Israel, Ltd. | Opcode length caching |
JP5863855B2 (ja) * | 2014-02-26 | 2016-02-17 | ファナック株式会社 | 分岐命令を高速に処理するためのインストラクションキャッシュを有するプログラマブルコントローラ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5991551A (ja) * | 1982-11-17 | 1984-05-26 | Nec Corp | 分岐先アドレス予測を行なう命令先取り装置 |
EP0109655B1 (en) * | 1982-11-17 | 1991-07-24 | Nec Corporation | Instruction prefetching device with prediction of a branch destination address |
US4764861A (en) * | 1984-02-08 | 1988-08-16 | Nec Corporation | Instruction fpefetching device with prediction of a branch destination for each branch count instruction |
US4691277A (en) * | 1984-10-24 | 1987-09-01 | International Business Machines Corp. | Small instruction cache using branch target table to effect instruction prefetch |
JPS6272042A (ja) * | 1985-09-26 | 1987-04-02 | Mitsubishi Electric Corp | キヤツシユメモリ |
US4853840A (en) * | 1986-01-07 | 1989-08-01 | Nec Corporation | Instruction prefetching device including a circuit for checking prediction of a branch instruction before the instruction is executed |
JPS6356731A (ja) * | 1986-08-27 | 1988-03-11 | Mitsubishi Electric Corp | デ−タ処理装置 |
JPS6393038A (ja) * | 1986-10-07 | 1988-04-23 | Mitsubishi Electric Corp | 計算機 |
US4894770A (en) * | 1987-06-01 | 1990-01-16 | Massachusetts Institute Of Technology | Set associative memory |
US4894772A (en) * | 1987-07-31 | 1990-01-16 | Prime Computer, Inc. | Method and apparatus for qualifying branch cache entries |
US4943908A (en) * | 1987-12-02 | 1990-07-24 | International Business Machines Corporation | Multiple branch analyzer for prefetching cache lines |
-
1988
- 1988-12-05 JP JP63307362A patent/JPH0778735B2/ja not_active Expired - Lifetime
-
1989
- 1989-12-01 EP EP89312582A patent/EP0372865B1/en not_active Expired - Lifetime
- 1989-12-01 DE DE68928727T patent/DE68928727T2/de not_active Expired - Lifetime
- 1989-12-05 KR KR1019890018008A patent/KR930002745B1/ko not_active IP Right Cessation
-
1993
- 1993-06-21 US US08/080,048 patent/US5301289A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0778735B2 (ja) | 1995-08-23 |
DE68928727T2 (de) | 1998-12-10 |
US5301289A (en) | 1994-04-05 |
KR930002745B1 (ko) | 1993-04-09 |
EP0372865A2 (en) | 1990-06-13 |
EP0372865B1 (en) | 1998-07-08 |
JPH02153428A (ja) | 1990-06-13 |
EP0372865A3 (en) | 1991-04-17 |
DE68928727D1 (de) | 1998-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900010564A (ko) | 가변길이 명령코우드를 일정한 단어길이만큼 공급하는 캐시장치 및 명령판독장치 | |
KR920013131A (ko) | 내용 주소화 메모리용 우선 변환 참조 버퍼의 공간 절약을 위한 장치 및 방법 | |
KR950034265A (ko) | 연상메모리 | |
KR840005917A (ko) | 패턴 식별 장치 및 방법 | |
KR970066887A (ko) | 다중 레벨 다이나믹 세트 예측 방법 및 장치 | |
KR940024591A (ko) | 컴퓨터 장치 | |
KR850006087A (ko) | 데이터 처리 장치 | |
KR860004369A (ko) | 워드 프로세서 | |
KR870004366A (ko) | 데이터 처리 시스템 | |
KR840005234A (ko) | 어드레스 변환 제어방식 | |
CA2323098A1 (en) | Method and access means for determining the storage address of a data value in a memory device | |
KR840008849A (ko) | 버퍼 기억장치 제어 시스템 | |
KR960705279A (ko) | 데이타 베이스 관리 방법과 관리 장치 및 데이타 검색 방법과 검색 장치(Method and device for managing data base, and method and device for retrieving data from data base) | |
KR900002170A (ko) | 가변길이 데이타 처리장치 | |
KR880011700A (ko) | 데이터 기억방식 | |
KR950012260A (ko) | 데이타 항목의 특정한 서브세트 액세스 방법 및 장치 | |
KR880006600A (ko) | 캐시 메모리를 갖는 마이크로 프로세서 | |
KR890015154A (ko) | 데이터열 검색장치 | |
ATE91815T1 (de) | Kontextadressierbarer umlaufspeicher. | |
US4456976A (en) | Associative memory system | |
KR940022305A (ko) | 번역장치 | |
EP0057755A3 (en) | Microcomputer system for rapidly finding blocks of signs | |
KR890000977A (ko) | 어드레스 변환 장치 | |
KR950012474A (ko) | 연상 메모리 | |
KR890017711A (ko) | 정보 기억 제어 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090326 Year of fee payment: 17 |
|
EXPY | Expiration of term |