KR900008499Y1

KR900008499Y1 - 모니터의 고압 안정화 회로

Info

Publication number: KR900008499Y1
Application number: KR2019860013543U
Authority: KR
Inventors: 김진식; 이윤기
Original assignee: 주식회사 금성사; 구자학
Priority date: 1986-09-03
Filing date: 1986-09-03
Publication date: 1990-09-22
Also published as: KR880007143U

Abstract

내용 없음.

Description

모니터의 고압 안정화 회로

제 1 도는 종래의 고압 안정화 회로.

제 2 도는 본 고안에 따른 고압 안정화 회로.

* 도면의 주요부분에 대한 부호의 설명

1,12 : 수평동기 신호 출력단 2,2' : 수평 구동 회로부

3,3' : 수평 편향 회로부 4,4' : 수평 편향 코일

5,5' : 정류 회로부 6,6' : SMPS구동 회로부

7,7' : ABL회로부 8,8' : 고압 출력단

9,9' : 포커스단 10,10' : 스크린단

11 : 주파수 감지 회로부 T₁~T₄: 트랜스

Q₁~Q₁₀: 트랜지스터 D₁~D₉: 다이오우드

R₁~R₂: 저항 VR₁~VR₄: 가변저항

C₁~C₁₃: 콘덴서 IC₁: 증폭기

본 고안은 자동 모드 절환 신호를 이용한 고압 안정화 회로에 관한 것으로 특히 듀얼(Dual)모드 모니터 및 트리플(Triple) 모드 모니터에 적당하도록한 고압 안정화 회로에 관한 것이다.

종래의 듀얼 모드 모니터의 경우 높은 수평 주파수 모드인 모드2에서 낮은 수평 주파수 모드인 모드1로 절환할시 고압을 감지하여 플라이백 트랜스의 전원 공급용 레귤레이터 트랜지스터에 피이드백(Feed Back)시킴으로써 플라이백 트랜스의 전원을 110[V]에서 10[V]로 다운시켜 고압을 안정화 시킴으로서 레귤레이터 트랜지스터에서 막대한 전력 손실이 발생되어 많은 열로 인해 상기 레귤레이터 트랜지스터에 대단히 큰 방열판을 부착해야하는 결함이 있었다.

이에 본 고안은 상기한 결함을 개선시키고자 수평 동기신호 펄스폭을 감지하여 모드에 따라 전원 전압을 달리하여 레귤레이터 트랜지스터에 인가시키므로 상기 레귤레이터 트랜지스터를 온/오프시켜 소비 전력을 극소화하는데 그 목적이 있다.

종래 회로의 구성을 제 1 도에 도시한 바에 따라 설명하면, 수평동기 신호 출력단(1)은 수평 구동 회로부(2)를 통해 트랜지스터(Q₁)(Q₂)의 베이스단에 각각 접속되고 상기 트랜지스터(Q₁)(Q₂)의 베이스단에 각각 접속되고 상기 트래지스터(Q₁)의 콜렉터단에는 수평 편향 회로부(3)와 수평 편향 코일(4)을 직렬 연결시키며 트랜지스터(Q₂)의 콜렉터단은 플라이백 트랜스(T₁)의 1차측 단자(a)에 접속되며 상기의 콜렉터단에 다이오우드(D₁), 콘덴서(C₁)(C₂)를 각각 연결시켜 접지 접속시키고, 전원단(Vcc)과 연결된 정류 회로부(5)의 출력단은 SMPS 구동회로부(6)와 연결되며 또한 트랜스(T₂)의 1차측 일단과 연결되고, 상기 SMPS구동회로부(6)의 출력단은 트랜지스터(Q₅)의 베이스단에 접속되며 그의 콜렉터단은 트랜스(T₂)의 1차측 일단과 연결되고 트랜스(T₂)의 2차측 일단은 다이오우드(D₂)와 콘덴서(C₄)를 통해 접지 접속되고 상기 다이오우드(D₂), 콘덴서(C₁)의 접속점은 트랜지스터(Q₃)의 콜렉터단에 접속되며 또한 저항(R₂)을 통해 그의 베이스단에 연결되고, 상기 트랜지스터(Q₃)의 베이스단은 저항(R₃)을 거쳐 트랜지스터(Q₄)의 콜렉터단에 접속되고 그이 에미터단은 콘덴서(C₅)을 통해 접지접속되며 또한 플라이백 트랜스(T₁)의 1차측 일단과 연결되고, 트랜지스터(Q₄)의 에미터단은 저항(R₄)을 통해 접지접속되며 그의 베이스단은 콘덴서(C₆)를 통해 접지접속되며 또한 저항(R₅)을 거쳐 증폭기(IC₁)의 출력단에 연결되고, 상기 증폭기(IC₁)의 출력단은 증폭기(IC₁)의 마이너스(-) 입력단에 접속되며 그의 플러스(+) 입력단은 저항(R₁)을 통해 접지접속되며 또한 저항(R₆), 가변저항(VR₁)(VR₂) 저항(R₇)의 직렬 연결을 거쳐 고압 출력단(8)에 연결되며 또한 다이오우드(D₃)의 캐소우드단에 접속되고, 상기 다이오우드(D₃)의 에노우드단은 플라이백 트랜스(T₁)의 2차측 일단에 연결되며 그의 2차측 다른 일단은 ABL 회로부(7)에 접속되고 다이오우드(D₃)의 캐소우드단에는 콘덴서(C₃)를 연결시켜 저항(R₁)(R₆)의 접속점에 연결시키며 상기 가변저항(VR₁)(VR₂)에 스크린단자(10)와 포커스단자(9)를 각각 연결시킨 구성이다.

상기한 회로 구성의 동작을 설명을 제 1 도에 도시한 바에 따라 설명하면 다음과 같다.

전원(Vcc)의 AC전압은 정류회로부(5)에 인가되고 상기 정류 회로부(5)의 출력단에 발생된 DC전압은 트랜스(T₂)와 트랜지스터(Q₅)의 콜렉터단에 인가되며 또한 정류회로부(5)를 통한 DC 전원은 SMPS구동 회로부(6)를 구동시켜 트랜지스터(Q₅)를 스위칭 시키게 된다.

상기에 따라 트랜스(T₂)의 2차측에서는 1차측에 유기된 스위칭 펄스를 받아 정류 소지인 다이오우드(D₂)와 콘덴서(C₁)를 거쳐 레귤레이터 트랜지스터(Q₃)의 콜렉터단에 인가하는 동시에 바이어스 저항(R₂)을 통해 트랜지스터(Q₃)의 베이스단에 인가하여 트랜지스터(Q₃)를 구동시키게 되므로, 트랜지스터(Q₃)의 에미터단을 통해 플라이백 트랜스(T₁)의 1차측 단자(a)에 연결된 트랜지스터(Q₂)의 콜렉터단에 전원(Vcc)이 가해지고 이때 수평돌기 신호출력(1)에서 출력된 수평동기 신호는 수평구동 회로부(2)를 통해 트랜지스터(Q₂)의 베이스단에 인가되어 트랜지스터(Q₂)를 구동시키므로 플라이백 트랜스(T₁)가 동작하게 되어 고압이 발생한다.

상기에 따라 발생한 플라이백 트랜스(T₁)의 2차측 고압을 단자(d)에서 저항(R₁)으로 분압 감지하여 증폭기(IC₁)의 플러스단에 인가시키면 증폭기 출력단에서 증폭된 신호가 트랜지스터(Q₁)의 베이스단에 인가되어 트랜지스터(Q₄)를 구동시키게 되고, 고압 변동에 따라 트랜지스터(Q₄)의 베이스 바이어스가 변함으로 트랜지스터(Q₃)의 베이스 전류를 제어하여 플라이백 트랜스(T₁)의 1차측 단자(b)로 유입되는 전원(Vcc)의 전압을 제어하게 된다.

일반적으로 플라이백 트랜스(T₁)로 공급되는 전원(Vcc)의 전압이 높으면 고압이 상승하고 낮으면 고압이 떨어지게되어 모드1(수평 주파수 15.75KHZ)일때는 트랜지스터(Q₃)의 콜렉터를 통해 에미터로 공급되는 전압이 DC 120[V]정도이므로 플라이백 트랜스(T₁)이 고압이 상승하여 그의 단자(d)의 전압이 상승하므로 증폭기(IC₁)를 통한 트랜지스터(Q₁)의 베이스 전류가 증가하게 된다.

상기에 따라 트랜지스터(Q₃)의 베이스 전류가 감소하여 플라이백 트랜스(T₁)의 단자(b)로 공급되는 전원(Vcc)의 전압이 떨어져 고압은 안정되나 이때 트랜지스터(Q₃)에서 막대한 전력손실이 발생되며 많은 열이 발생되어 상기 트랜지스터(Q₃)에 큰 방열판을 부착시켜야 하는 결점이 있었다.

이에 상기한 결함을 개선시킨 본 고안의 회로 구성을 제 2 도에 도시한 바에 따라 설명하면 다음과 같다.

전원단(Vcc)은 정류 회로부(5')를 통해 트랜스(T₄)의 1차측 일단에 접속되며 또한 SMPS구동 회로부(6')에 접속되고, 상기 SMPS구동 회로부(6')의 출력단은 에미터가 접지된 스위칭 트랜지스터(Q₁₀)의 베이스단에 연결되며 스위칭 트랜지스터(Q₁₀)의 콜렉터단은 트랜스(T₄)의 1차측 일단에 접속되고 트랜스(T₄)의 2차측 일단은 다이오우드(D₅)와 콘덴서(C₉)를 통해 접지접속되며 상기 다이오우드(D₅) 콘덴서(C₉)의 접속점은 레귤레이터 트랜지스터(Q₈)의 콜렉터단에 접속되며 또한 저항(R₈)(R₉)의 직렬 연결을 통해 트랜지스터(Q₉)의 콜렉터단에 연결되고, 상기 트랜스(T₄)의 단자(f) 에는 다이오우드(D₆)와 콘덴서(C₁₀)를 연결시켜 접지접속시키고 다이오우드(D₆) 콘덴서(C₁₀)의 접속점은 다이오드(D₈)를 통해 레귤레이터 트랜지스터(Q₈)의 에미터단에 접속되고, 트랜스(T₄)의 단자(g)에는 다이오우드(D₇) 콘덴서(C₁₁)를 연결시켜 접지 접속시키며 상기 다이오우드(D₇) 콘덴서(C₁₁)의 접속점은 수평 구동 회로부(2')에 접속되고, 트랜지스터(Q₈)의 베이스단은 저항(R₈)(R₉)의 접속점에 연결되는 동시에 제거용 콘덴서(C₁₂)를 거쳐 접지접속되고, 에미터 접지된 트랜지스터(Q₉)의 베이스는 저항(R₁₀)을 통해 주파수 감지회로부(11)와 접속되며 상기 주파수 감지 회로부(11)에는 수평동기 신호 출력부(12)를 연결시키고 또 수평 동기 신호 출력단(12)은 수평 구동 회로부(2')에 접속되고, 상기 수평 구동 회로부(2')의 출력단은 에미터가 접지된 트랜지스터(Q₆)(Q₇)의 각 베이스단에 연결되고 트랜지스터(Q₆)의 콜렉터단에는 수평 편향 회로부(3')와 수평 편향 코일(4')을 직렬 접속시키며 트랜지스터(Q₇)의 콜렉터단에는 다이오우드(D₄)와 콘덴서(C₇)(C₈)를 각각 연결시키며 접지 접속시키며 또한 플라이백 트랜스(T₃)의 1차측 단자(a')에 접속되고, 또 플라이백 트랜스(T₃)의 다른 1차측 단자(b')는 트랜지스터(Q8)의 에미터단에 연결되며 플라이백 트랜스(T₃)의 2차측 단자(c')는 다이오우드(D₉)를 통해 고압 출력단(8')과 접속되며 또 다이오우드(D₉)의 캐소우드단은 저항(R₁₁), 가변저항(VR₃)(VR₄), 저항(R₂)의 직렬 연결을 통해 접지접속되는 동시에 콘덴서(C₁₃)를 통해 접지접속되는 구성이다.

상기 본 고안에 따른 회로 구성의 동작설명을 제 2 도에 도시한 바에 따라 설명하면 다음과 같다.

AC전원(Vcc)이 인가된 정류 회로부(5')의 출력단에는 AC전원(Vcc)이 DC전원(Vcc)으로 변환되어 트랜스(T₄)와 트랜지스터(Q₁₀)의 콜렉터단에 인가되며 조정류회로부(5')의 출력 DC전원은 SMPS구동회로부(6')를 구동시켜 트랜지스터(Q₁₀)를 스위칭 시키게 된다.

상기에 따라 트랜스(T₄)의 2차측에서는 1차측에 유기된 스위칭 펄스를 받아 정류 소자인 다이오우드(D₅)와 콘덴서(C₉)를 통해 레귤레이터 트랜지스터(Q₈)의 콜렉터에 가해지며 또한 바이어스 저항(R₈)을 통해 트랜지스터(Q₈)의 베이스단에 인가되어 트랜지스터(Q₈)를 구동시키게 되므로 트랜지스터(Q₈)의 에미터단에 연결된 플라이백 트랜스(T₃)를 통해 트랜지스터(Q₇)의 콜렉터단에 전원(Vcc)이 가해지고 이때 수평 동기 신호 출력단(12)에서 출력된 수평 동기 신호가 수평 구동 회로부(2')를 거쳐 트랜지스터(Q₇)의 베이스단에 인가되어 트랜지스터(Q₇)를 구동시키므로 플라이백 트랜스(T₃)가 동작하여 고압 출력단(8')으로 고압이 발생되게 된다.

이때 주파수 감지 회로부(11)는 내부에 통상적으로 사용되는 단안정 멀티 바이브레이터를 사용하여 입력된 수평 동기 신호의 펄스 폭이 넓을때 즉 모드 1일때에는 출력이 하이상태가 되며, 입력된 수평 동기 신호의 펄스 폭이 짧을때 즉 모드 2일때에는 출력이 로우 상태가 되는 회로이다. 그러므로 상기 수평 동기 신호 출력단(12)에서 출력된 수평 동기 신호가 모드 1일때(수평 동기 신호의 펄스폭이 넓을때)는 주파수 감지회로부(11)의 출력이 하이 상태가 되어 트랜지스터(Q₉)의 베이스에 연결되므로 바이어스가 걸려 트랜지스터(Q₉)를 구동시키게 된다.

따라서 레귤레이터 트랜지스터(Q₈)의 베이스 전류를 감소되어 트랜지스터(Q₈)는 오프되고 이때 플라이백 트랜스(T₃)의 1차측 단자(b')로 공급되는 전원(Vcc)은 트랜스(T₄)의 단자(f)에 연결된 정류소자 다이오우드(D₆), (D₁₀)와 다이오우드(D₈)를 통해 플라이백 트랜스(T₃)의 1차측 단자(b')에 공급되고, 수평 동기 신호 출력단(12)에서 출력된 수평 동기 신호가 모드 2일때에는 (수평 동기 신호의 펄스폭이 좁을때) 주파수 감지 회로부(11)의 출력이 로우 상태가 되어 트랜지스터(Q₉)를 오프시키므로 상기와는 반대로 트랜지스터(Q₈)가 구동하여 정류 소자인 다이오우드(D₅)와 콘덴서(C₉)를 통해 플라이백 트랜스(T₃)의 1차측 단자(b')에 전원(Vcc)을 공급하게 된다.

즉 상기 정류 소자인 다이오우드(D₅)와 콘덴서(C₉)에서 발생된 전원(Vcc) 전압은 다이오우드(D₆)와 콘덴서(C₁₀)에서 발생된 전원(Vcc) 전압보다 높으며 모드1일때에는 트랜지스터(Q₈)가 '오프'되므로 다이오드(D₈)를 통해 다이오드(D₆)과 콘덴서(C₁₀)에서 발생된 낮은 전원이 공급되고 모드2일때에는 트랜지스터(Q₈)가 '온'되므로 트랜지스터(Q₈)를 통해 다이오드(D₅)와 콘덴서(C₉)에서 발생된 높은 전원이 공급되므로 모드 절환이 되어도 플라이백 트랜스(T₃)의 2차측에 연결된 고압 출력단(8')의 고압이 자동으로 조절안정화 된다.

따라서 본 고안은 수평동기 신호 펄스폭을 감지하여 레귤레이터 트랜지스터(Q₈)를 온/오프시켜 모드에 따라 전원의 전압을 플라이백 트랜스(T₃)에 인가시켜 상기 레귤레이터 트랜지스터(Q₈)의 소비전력을 극소화 시키며 고압을 안정화시키는 장점을 제공해 준다.

Claims

정류회로(5')에 의해 정류된 신호가 트랜스(T₄)와 플라이백 트랜스(T₃)를 거쳐 고압 출력단(8')에 출력되도록 구성한 공지의 고압안정화 회로에 있어서, 주파수 감지회로부(11)가 수평동기 신호출력단(12)으로 부터 인가되는 수평동기 신호의 펄스폭을 감지하여 스위칭 트랜지스터(Q₉)를 통해 레귤레이터(Q₈)의 동작을 제어하여 수평동기 신호의 펄스폭이 넓을때는 다이오드(D₈)를 통해 트랜스(T₄)의 2차측에서의 다이오드(D₆) 콘덴서(C₁₀)에 의해 검출되는 낮은 전원을 플라이백 트랜스(T₃)로 인가하고, 수평동기 신호의 펄스폭이 짧을때는 레귤레이터 트랜지스터(Q₈)를 통해 트랜스(T₄)의 2차측에서의 다이오드(D₅) 콘덴서(C₉)에 의해 검출되는 높은 전원을 플라이백 트랜스(T₃)로 인가하여 플라이백 트랜스(T₃)의 2차측 고압을 안정화시키도록 구성된 것을 특징으로 하는 모니터의 고압 안정화 회로.