KR900005437A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR900005437A KR900005437A KR1019890012110A KR890012110A KR900005437A KR 900005437 A KR900005437 A KR 900005437A KR 1019890012110 A KR1019890012110 A KR 1019890012110A KR 890012110 A KR890012110 A KR 890012110A KR 900005437 A KR900005437 A KR 900005437A
- Authority
- KR
- South Korea
- Prior art keywords
- counter
- data
- value
- bit cell
- lead
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/10—Indexing scheme relating to groups G06F5/10 - G06F5/14
- G06F2205/106—Details of pointers, i.e. structure of the address generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 A는 본 발명에 관한 FIFO 메모리를 포함한 통신제어장치의 수신측의 1실시예의 블럭도.
제1도 B는 본 발명에 관한 FIFO 메모리를 포함한 통신제어장치의 송신측의 1실시예의 블럭도.
제2도는 수신 FIFO 메모리의 단위기억 영역선택을 위한 상세한 예를 도시한 블럭도.
제3도는 송신 FIFO 메모리의 단위기억 영역선택을 위한 상세한 예를 도시한 블럭도.
Claims (11)
- 여러개의 비트셀을 매트릭스형상으로 배치한 비트셀어레이에 데이타를 선입선출형식으로 축적하는 반도체기억장치에 있어서, 상기 비트셀어레이에 대한 데이타의 라이트위치를 지시하는 라이트카운터와 상기 비트셀어레이에 라이트된 데이타의 리드위치를 지시하는 리드카운터를 포함하고, 상기 비트셀어레이는 비트셀에 접속된 데이타의 입력신호선과 출력신호선을 갖고, 상기 출력신호선을 거치는 데이타의 병렬리드비트수와 상기 입력신호선을 거치는 데이타의 병렬라이트 비트수는 서로 2이상의 정수배의 관계를 갖는 반도체 기억장치.
- 특허청구의 범위 제1항에 있어서, 또 상기 데이타의 병렬리드 비트수와 병렬라이트비트수의 관계를 동일 또는 2이상의 정수배로 선택제어하는 제어회로를 포함하는 반도체 기억장치.
- 여러개의 단위기억영역을 갖는 비트셀어레이를 선입선출형식으로 축적하는 반도체 기억장치에 있어서, 상기 비트셀어레이에 대한 데이타의 라이트위치를 지시하는 라이트카운터, 상기 비트셀어레이에 라이트된 데이타의 리드위치를 지시하는 리드카운터, 상기 라이트카운터의 값과 리드카운터의 값의 대소를 비교하는 비교수단 및 상기 비교수단에 의한 비교결과에 따라서 상기 라이트카운터의 값, 리드카운터의 값 및 단위기억영역의 총수를 사용해서 축적데이타를 연산하는 연산수단을 포함하는 반도체 기억장치.
- 특허청구의 범위 제3항에 있어서, 상기 라이트카운터 및 리드카운터의 각각은 계수값이 소정의 값으로 되돌려질 때마다 반전하는 스테이터스를 포함하고, 상기 비교수단은 상기 양쪽 카운터의 스테이터스의 일치/불일치 상태에 따라서 양쪽의 상기 카운터의 계수값의 대소를 판별하는 반도체 기억장치.
- 특허청구의 범위 제4항에 있어서, 상기 연산수단은 상기 비교수단에 의한 스테이터스의 상태비교결과가 일치하고 있을때에는 라이트카운터의 값에서 리드카운터의 값을 감산해서 축적데이타수를 취득하는 스텝과, 상기 상태비교결과가 불일치일 때에는 라이트카운터의 값에 단위기억영역의 총수를 가산한 값에서 리드카운터의 값을 감산해서 축적데이타수를 취득하는 스텝은 포함하는 반도체 기억장치.
- 여러개의 단위기억영역을 갖는 비트셀어레이에 데이타를 선입선출형식으로 축적하는 반도체 기억장치에 있어서, 상기 비트셀어레이에 대한 데이타의 라이트위치를 지시하는 라이트카운터, 상기 비트셀어레이에 라이트된 데이타의 리드위치를 지시하는 리드카운터,상기 비트셀어레이의 각 단위기억영역에 1대 1대응하는 플래그, 상기 라이트카운터가 지시하는 위치에 대응하는 플래그를 세트상태로 함과 동시에 리드카운터가 지시하는 위치에 따른 플래그를 리세트 상태로 제어하는 제어수단 및 상기 각 플래그의 상태에서 비트셀어레이의 축적데이타수를 취득하기 위한 논리게이트어레이를 포함하는 반도체 기억장치.
- 특허청구의 범위 제4항, 제5항 또는 제6항에 있어서, 또 외부로 데이타전송을 지시하기 위한 전송준비신호의 어서트조건을 설정할 수 있는 레지스터와 상기 레지스터에 설정된 어서트조건과 상기 연산수단에 의해 산출된 축적데이타수의 비교결과에 따라서 어서트타이밍을 결정하도록 전송준비신호를 생성하는 전송 준비 신호 생성수단을 포함하는 반도체 기억장치.
- 특허청구의 범위 제4항, 제5항 또는 제6항에 있어서, 또 외부로 데이타전송을 지시하기 위한 전송준비신호의 어서트조건을 설정할 수 있는 레지스터와 전송준비신호의 니게이트조건을 설정할 수 있는 레지스터 및 상기 레지스터에 설정된 어서트조건과 상기 연산수단에 의해 산출된 축적데이타수의 비교결과에 따라서 어서트타이밍을 결정함과 동시에 상기 레지스터에 설정된 전송준비신호의 니게이트조건과 상기 연산수단에 의해 산출된 축적데이타수의 비교결과에 따라서 일단 어서트된 전송준비신호의 니게이트타이밍을 결정하도록 전송준비신호를 생성하는 전송준비신호 생성수단을 포함하는 반도체 기억장치.
- 어드레스카운터를 내장한 반도체 기억장치에 있어서, 메모리셀을 어드레싱하기 위한 어드레스신호로서 상기 어드레스카운터의 출력어드레스신호 또는 외부에서 공급되는 어드레스신호를 외부에서의 지시에 따라서 선택하는 선택수단과 상기 선택수단에 의한 어드레스신호의 선택제어를 실행함과 동시에 외부에서 공급되는 어드레스신호에 의한 액세스동작의 지시에 따라서 상기 어드레스카운터의 갱신동작을 억제하는 제어수단을 포함하는 반도체 기억장치.
- 특허청구의 범위 제9항에 있어서, 상기 어드레스카운터는 프리세트 기능을 갖고, 외부에서 공급되는 프리세트 값을 어드레스카운터에 전달함과 동시에 어드레스카운터의 계수값을 외부로 전달하기 위한 내부 데이타버스를 갖는 반도체 기억장치.
- 특허청구의 범위 제10항에 있어서, 상기 어드레스카운터는 데이타를 리드해야 할 메모리셀의 위치를 지시하는 리드어드레스카운터와 데이타를 라이트해야 할 메모리셀의 위치를 지시하는 라이트어드레스카운터를 포함하는 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940020631A KR0182778B1 (ko) | 1988-09-08 | 1994-08-22 | 반도체기억장치 |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-224931 | 1988-09-08 | ||
| JP63224931A JP2818418B2 (ja) | 1988-09-08 | 1988-09-08 | 半導体記憶装置 |
| JP24400288 | 1988-09-30 | ||
| JP63-244002 | 1988-09-30 | ||
| JP1-149241 | 1989-06-12 | ||
| JP1149241A JP2849115B2 (ja) | 1988-09-30 | 1989-06-12 | 半導体メモリデバイス，通信制御ｌｓｉ及び通信制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900005437A true KR900005437A (ko) | 1990-04-14 |
| KR0168832B1 KR0168832B1 (ko) | 1999-02-01 |
Family
ID=67739560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890012110A KR0168832B1 (ko) | 1988-09-08 | 1989-08-25 | 반도체기억장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0168832B1 (ko) |
-
1989
- 1989-08-25 KR KR1019890012110A patent/KR0168832B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0168832B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835675A (en) | Memory unit for data tracing | |
| KR950033856A (ko) | 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템 | |
| KR910017300A (ko) | 데이타 통신 인터페이스 및 이의 통신 방법 | |
| US4604682A (en) | Buffer system for interfacing an intermittently accessing data processor to an independently clocked communications system | |
| KR960700479A (ko) | 호스트 인터럽트 및 지시운용을 가지는 네트워크 어댑터(network adapter with host interrupt and indication management) | |
| US5243561A (en) | Data erasing and re-writing circuit for use in microcomputer integrated circuit device | |
| KR900006871A (ko) | 파이프라인 패키트 버스에 요구 및 응답을 구하기 위한 장치 | |
| JPH06188850A (ja) | データ転送方式及びデータ転送装置 | |
| GB1454810A (en) | Data processing apparatus | |
| KR900015008A (ko) | 데이터 프로세서 | |
| US4479178A (en) | Quadruply time-multiplex information bus | |
| US5146572A (en) | Multiple data format interface | |
| KR860000594A (ko) | 버퍼기억장치용 태그 제어회로 | |
| JPS58105366A (ja) | デバツグ機能を持つマイクロコンピユ−タ | |
| KR900005437A (ko) | 반도체 기억장치 | |
| KR101334111B1 (ko) | 쿼드 데이터 레이트(ｑｄｒ) 제어기 및 그의 실현방법 | |
| US4764895A (en) | Data processor for changing the sequential format of inputted records | |
| US20170126232A1 (en) | Method and device for accelerated access to signals of a programmable logic device | |
| KR100664009B1 (ko) | 메모리 억세스 제어기 | |
| JPH09311812A (ja) | マイクロコンピュータ | |
| RU1837303C (ru) | Устройство дл сопр жени ЭВМ с периферийными устройствами | |
| SU1571593A1 (ru) | Устройство дл контрол цифровых узлов | |
| SU913361A1 (ru) | Устройство ввода-вывода цвм1 | |
| SU1564635A1 (ru) | Устройство дл сопр жени N абонентов с М ЭВМ | |
| SU651413A1 (ru) | Устройство дл управлени замещением информации |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20060925 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |