KR900004190Y1 - 모니터용 모드 판별 장치 - Google Patents
모니터용 모드 판별 장치 Download PDFInfo
- Publication number
- KR900004190Y1 KR900004190Y1 KR2019860021755U KR860021755U KR900004190Y1 KR 900004190 Y1 KR900004190 Y1 KR 900004190Y1 KR 2019860021755 U KR2019860021755 U KR 2019860021755U KR 860021755 U KR860021755 U KR 860021755U KR 900004190 Y1 KR900004190 Y1 KR 900004190Y1
- Authority
- KR
- South Korea
- Prior art keywords
- stable multivibrator
- input
- time
- mode
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/05—Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안 장치의 회로도.
제2a-d도는 본 고안 장치의 각 부분에서의 파형도.
제3a-d도는 종래 모드 판별 장치를 설명하기 위한 도면.
본 고안은 모니터용 모드 판별 장치에 관한 것으로 특히, 2중 모드 모니터를 수직 동기 신호의 극성으로 모드를 손쉽게 판별할 수 있는 모드 판별 장치에 관한 것이다.
종래에는 제3a도에 도시된 바와 같이 수평동기 신호를 제1단안정 멀티 바이브레이터(31)를 통하여 제2단안정 멀티 바이브레이터(32)에 인가하여 제2단안정 멀티 바이브레이터(32)의 출력을 수평 유지 전압 및 수직동기 안정화 신호 그리고 2중 모드 스위치의 제어신호로 사용하였고, 이러한 종래 구성은 제3b도의 파형에서 모드 1의 수평 주파수가 인가되면 제 1단안정 멀티 바이브레이터(31)는 입력신호의 상승에지(Edge) 검출하여 제3c도의 파형에서와 같이 소정시간(TW3)만큼 지연하여 출력단자(Q)로 출력하고, 모드를 2의 수평 주파수가 입력되면 시간(TW2)은 시간(TW1)보다 주기가 짧은(즉 주파수가 높은)것으로 시간(TW3)이 시간(TW2)보다 주기폭이 커서 시간(TW3)에서의 파형이 로우로 하강되기 전에 시간(TW2)의 상승 에지에 의해 트리거되어 계속 하이가 출력된다.
이때의 출력파형은 제3c도와 같다.
이에 따라서 제2단안정 멀티 바이브레이터(32)도 역시 제3c도의 파형중 상승 에지를 검출하여 제3b도와 같이 일정시간(TW4)만큼 지연하여 출력하나 모드 1에서는 시간(TW3)은 시간(TW4)보다 작으므로 제2단안정 멀티 바이브레이터(32)의 출력파형은 제3d도와 같이 하이 레벨의 전압이 출력되고, 모드 2에서는 트리거되는 상승 에지가 없으므로 로우로 출력되어 수평 유지 스위치 회로, 수직동기 안정화 회로에 공급되어 소요작동을 하며, 2중 모드 스위치로 공급되어 수평 주파수의 변화에 다른 각종 오차를 보정 하도록 되어 있으나 실제로는 콘덴서(C1, C2)의 오차와 시간(TW1, TW2)의 펄스폭 차이가 너무 좁게되어 있어 시정수를 조정하는 가변저항(VR)의 조정이 어려우므로 제품의 양산성과 신뢰성이 저하되는 단점이 있었다.
본 고안은 이러한 종래의 단점을 해결하기 위하여 수직동기 신호의 극성으로 모드를 보다 용이하게 판별하도록 하므로서 제품의 신뢰성 및 양산성을 향상시킬 수 있는 모니터용 모드 판별 장치를 제공하는 것을 목적으로하는 것으로, 이하 첨부된 도면을 참조하면서 본 고안의 구성 및 작용효과를 설명하면 다음과 같다.
제1도를 참조하면 본 고안 장치는, 수직동기 주파수 입력(1)을 제1단안정 멀티 바이브레이터(2)이 입력(IN)에 연결함과 동시에 다이오드(D2)를 통하여 제2단안정 멀티 바이브레이터(3)의 입력(IN)에 연결하고, 제1단안정 멀티 바이브레이터(2)의 출력(Q1)을 다이오드(D1)를 통하여 제2단안정 멀티 바이브레이터(3)의 입력(IN)에 연결하되, 제2단안정 멀티 바이브레이터(3)의 출력(1)을 수평 유지 스위치 회로(4), 수직 동기 안정화 회로(5) 및 2중 모드 스위치(6)의 제어 입력에 연결하며, 제1 및 제2단안정 멀티 바이브레이터(2,3)에는 전원(B+)을 시정수 회로(7,8)를 통하여 연결하여된 구성으로서 이러한 본 고안 장치의 작용 효과는 제2a-d도를 참조하여 설명하면, 수직동기 주파수 입력(1)에 제2a도와 같은 파형중 제1모드의 정(+)극성 수직 동기 신호가 입력되면 제1단안정 멀티 바이브레이터(2)는 입력신호의 하강 에지를 검출하여 일정시간(T1)만큼 지연하여 제2b도와 같은 파형을 출력한다.
그런데 다이오드(D1, D2)가 OR 게이트와 같은 구성이므로 제2단안정 멀티 바이브레이터(3)의 입력단자(IN)에는 제2a,b도의 파형이 합친것과 같은 제2c도의 파형이 인가된다.
이에 따라 제2단안정 멀티 바이브레이터(3)는 제2c도의 파형에서 상승 에지를 검출하여 소정시간(T2)만큼 지연하여 출력하는데 시간(T5)은 시간(T2) 보다 작으므로 제2단안정 멀티 바이브레이터(3)의 출력(Q)는 제2d도의 파형에서와 같이 하이 레벨이 출력된다.
이에 따라 수평 유지회로(4), 수평동기 안정화 회로(5) 및 모드스위치(6)의 제어단자에 인가되므로 수평 주파수의 변화에 다른 재생 화면의 수평 쿠션, 수직 크기 등을 보정한다.
이때 제1단안정 멀티 바이브레이터(2)의 입력(IN)에 제2모드의 신호인 시간(TW5)의 부(-)극성 수직동기 신호가 공급되면 제1단안정 멀티 바이브레이터(2)에서는 제2a도 파형의 하강 에지를 검출하여 시간(T1) 만큼 지연시켜 출력(Q1)으로 제2b도와 같은 파형을 출력하나 OR회로를 구성하는 다이(D1, D2)에 의해 제2c도와 같은 파형이 제2단안정 멀티 바이브레이터(3)의 입력(IN)에 공급된다.
이때 제2c도와 같은 파형은 계속적으로 '하이'레벨을 유지 하므로 제2단안정 멀티 바이브레이터(3)에서는 상승 에지가 없어 제2d도와 같이 출력파형은 '로우'레벨이 된다.
이상에서 설명한 바와 같이 본 고안에 의하면 펄스폭이 넓은 수직동기 주파수를 사용하고 또한 펄스폭을 이용한 모드 검출기가 아닌 수직동기 주파수의 구성을 이용한 모드 변환 신호 장치를 제공하여 모드판별을 보다 용이하게 한 것이다.
Claims (1)
- 수직동기 주파수 입력(1)을 제1단안정 멀티 바이브레이터(2)의 입력(IN)에 연결함과 동시에 다이오드(D2)를 통하여 제2단안정 멀티 바이브레이터(3)의 입력(IN)에 연결하고, 제1단안정 멀티 바이브레이터(2)의 출력(Q1)을 다이오드(D1)를 통하여 제2단안정 멀티 바이브레이터(3)의 입력(IN)에 연결하되, 제2단안정 멀티 바이브레이터(3)의 출력(Q)을 수평유지 스위치 회로(4), 수직동기 안정화 회로(5) 및 2중 모드 스위치(6)의 제어입력에 연결하며, 제1 및 제2단안정 멀티 바이브레이터(2, 3)에는 전원(B+)을 시정수 회로(7, 8)를 통하여 연결하여된 모니터용 모드 판별 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860021755U KR900004190Y1 (ko) | 1986-12-30 | 1986-12-30 | 모니터용 모드 판별 장치 |
JP1987196610U JPS63173287U (ko) | 1986-12-30 | 1987-12-24 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860021755U KR900004190Y1 (ko) | 1986-12-30 | 1986-12-30 | 모니터용 모드 판별 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880014062U KR880014062U (ko) | 1988-08-31 |
KR900004190Y1 true KR900004190Y1 (ko) | 1990-05-12 |
Family
ID=19258553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019860021755U KR900004190Y1 (ko) | 1986-12-30 | 1986-12-30 | 모니터용 모드 판별 장치 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS63173287U (ko) |
KR (1) | KR900004190Y1 (ko) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5441781A (en) * | 1977-09-09 | 1979-04-03 | Mitsubishi Electric Corp | Frequency discrimination circuit |
-
1986
- 1986-12-30 KR KR2019860021755U patent/KR900004190Y1/ko not_active IP Right Cessation
-
1987
- 1987-12-24 JP JP1987196610U patent/JPS63173287U/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR880014062U (ko) | 1988-08-31 |
JPS63173287U (ko) | 1988-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4837621A (en) | Mode discriminator for monitor | |
KR970002144B1 (ko) | 입력 비디오 신호의 부반송파 대 수평 sync 위상 트랙킹 회로 및 그 방법 | |
KR900004190Y1 (ko) | 모니터용 모드 판별 장치 | |
EP0218402A3 (en) | A sampling clock phase correction circuit | |
JPS61269595A (ja) | ビデオ信号処理装置 | |
US4849830A (en) | Picture stabilizing circuit for generating a forced synchronizing signal | |
KR900006305Y1 (ko) | 영상신호의 수평 수직동기신호 및 필드검출회로. | |
JP2532413B2 (ja) | カウンタ装置 | |
JP2963915B2 (ja) | 同期分離回路 | |
JP2671371B2 (ja) | 位相比較器 | |
KR100290845B1 (ko) | 평판디스플레이시스템의동기신호처리장치 | |
JPS63108875A (ja) | 映像信号同期装置 | |
JPH0127326Y2 (ko) | ||
JPH11184422A (ja) | 同期信号処理回路および方法、表示装置、記憶媒体 | |
JPS6035325Y2 (ja) | 面画表示の位置決めパルス発生回路 | |
JPS60229590A (ja) | タイミングパルス発生回路 | |
JPH0837452A (ja) | 同期信号極性判別回路 | |
JPS62237883A (ja) | Sch位相検出回路 | |
JP2561240B2 (ja) | クランプパルス発生回路 | |
JPS6240819A (ja) | しきい値電圧検出回路 | |
JPH07154636A (ja) | 映像機器 | |
JPS6273817A (ja) | 位相同期回路 | |
JPS59200528A (ja) | 位相同期ル−プの非同期状態検出方式 | |
JPH05115014A (ja) | 同期信号発生装置 | |
JPS63263978A (ja) | 水平同期信号の分離回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19981216 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |