KR900004028A - 복합형 반도체소자의 구조 및 제조방법 - Google Patents
복합형 반도체소자의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR900004028A KR900004028A KR1019880010254A KR880010254A KR900004028A KR 900004028 A KR900004028 A KR 900004028A KR 1019880010254 A KR1019880010254 A KR 1019880010254A KR 880010254 A KR880010254 A KR 880010254A KR 900004028 A KR900004028 A KR 900004028A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- manufacturing
- cmos
- semiconductor device
- composite semiconductor
- Prior art date
Links
- 239000002131 composite material Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 6
- 238000000151 deposition Methods 0.000 claims 5
- 238000005530 etching Methods 0.000 claims 3
- 230000008021 deposition Effects 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000005137 deposition process Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적인 PSA소자를 갖는 복합형 반도체소자의 단면도.
제2도는 본 발명에 의한 복합형 반도체소자의 제조공정을 설명하기 위한 구조적 단면도.
제3도는 본 발명에 의해 완성된 복합형 반도체소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
101, 124 : 비활성 베이스 103 : N형 에피텍셜층
102 : P형 실리콘기판 104 : N+ 매몰층
105 : P웰(Well) 106 : P+ 접합격리
107 : 필드산화막 108 : 게이트산화막
109 : 베이스영역 110 : 콜렉터영역
111 : CMOS 게이트(N+ 다결정실리콘)
112 : N+형 다결정실콘에미터 113 : N+형 다결정실리콘 콜렉터
114, 118, 123 : 산화막 115, 119 : 질화막
116 : PMOS 소오스/드레인 117 : NMOS 소오스/드레인
120 : 감광막 121 : 베이스 산화막
122 : P+ 다결정실리콘베이스 125 : 금속전극
Claims (4)
- BiCMOS 소자 제조시 일반적인 CMOS와 다결정 폴리 실리콘 자기정렬 바이폴라 트랜지스터를 한 웨이퍼에 동시에 집적하는 기술로서 P웰을 실시하고 산화막 격리 후 게이트 산화막을 성장하며, 다결정실리콘에 의해 바이폴라 트랜지스터의 에미터와 콜렉터 및 CMOS의 소오스/드레인 및 에미터와 콜렉터 역할을 하는 N+ 다결정실리콘의 양 측면을 전기적으로 절연시켜 집적하는 제조방법에 있어서, 질화막을 증착 후 이방성 식각하여 산화막 성장을 위해 실리콘을 건식식각 함으로써 비활성 베이스영역의 폭을 줄이고, CMOS 소자의 베이스 산화막을 성장 후 모든 질화막을 습식식각하며, 바이폴라 트랜지스터의 베이스 직렬저항을 감소시키기 위한 비활성 베이스영역 및 각 접합을 형성한 후 통상의 접촉마스크나 알루미늄 증착공정에 의한 바이폴라나 CMOS 소자와 같은 제조방법에 의해 완성되도록 한 것을 특징으로 하는 복합형 반도체소자의 구조 및 제조방법.
- 제1항에 있어서, 비활성 베이스영역의 폭을 줄이는 방법은 3000Å 정도의 2차 질화막(119)을 저압 증착방법에 의해 증착시킨 후 건식식각방법으로 상기 질화막(119)을 이방성 식각하고나서 산화막 성장을 위해 실리콘을 약 1500Å 정도 건식식각 하도록 한 것을 특징으로 하는 복합형 반도체소자의 구조 및 제조방법.
- 제2항에 있어서, 비활성 베이스영역의 폭을 줄일 때 CMOS 소자의 활성영역 보호를 위해 감광막(120)을 사용하여 상기 CMOS 소자영역을 모두 덮어줌으로써 질화막과 실리콘의 식각을 막도록 한 것을 특징으로 하는 복합형 반도체소자의 구조 및 제조방법.
- 제1항에 있어서, 바이폴라 트랜지스터의 직렬저항을 감소시키는 방법은 3000Å 정도의 다결정실리콘을 증착시킨 후 보론을 열 확산이나 이온 주입방법으로 도우핑시켜 P+ 다결정실리콘영역(122)을 형성한후 이 P+ 다결정실리콘이 바이폴라 트랜지스터의 베이스 부분에만 남도록 P+ 다결정실리콘을 마스크 작업 후 건식식각을 하며, 이어 감광막 제거 후 산화막(123)의 증착과 CMOS 소자의 소오스/드레인 및 에미터 형성을 위한 열처리 과정을 거침으로써 폭이 적은 비활성영역(124) 및 각 접합이 이루어지도록 한 것을 특징으로 하는 복합형 반도체소자의 구조 및 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880010254A KR910005393B1 (ko) | 1988-08-11 | 1988-08-11 | 복합형 반도체소자의 구조 및 제조방법 |
| JP1073673A JPH0734454B2 (ja) | 1988-08-11 | 1989-03-24 | 複合型半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880010254A KR910005393B1 (ko) | 1988-08-11 | 1988-08-11 | 복합형 반도체소자의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900004028A true KR900004028A (ko) | 1990-03-27 |
| KR910005393B1 KR910005393B1 (ko) | 1991-07-29 |
Family
ID=19276863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880010254A KR910005393B1 (ko) | 1988-08-11 | 1988-08-11 | 복합형 반도체소자의 구조 및 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0734454B2 (ko) |
| KR (1) | KR910005393B1 (ko) |
-
1988
- 1988-08-11 KR KR1019880010254A patent/KR910005393B1/ko not_active IP Right Cessation
-
1989
- 1989-03-24 JP JP1073673A patent/JPH0734454B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005393B1 (ko) | 1991-07-29 |
| JPH0262072A (ja) | 1990-03-01 |
| JPH0734454B2 (ja) | 1995-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5356821A (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP3329640B2 (ja) | 半導体装置の製造方法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPS62155552A (ja) | バイポ−ラ・トランジスタとｃｍｏｓトランジスタの同時製造方法 | |
| JPH0193159A (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| JPH05326854A (ja) | ＢｉＣＭＯＳ半導体素子の製造方法 | |
| US5065209A (en) | Bipolar transistor fabrication utilizing CMOS techniques | |
| KR900004028A (ko) | 복합형 반도체소자의 구조 및 제조방법 | |
| JPS62181458A (ja) | 相補型ｍｏｓトランジスタ及びその製造方法 | |
| JP3097095B2 (ja) | 半導体装置の製造方法 | |
| JPS606104B2 (ja) | Ｍｉｓ半導体装置 | |
| JPH05275637A (ja) | 相補型半導体装置の製造方法 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| KR940001257B1 (ko) | 반도체 소자 제조방법 | |
| JPS6143858B2 (ko) | ||
| EP0224712A3 (en) | Integrated device comprising bipolar and complementary metal oxide semiconductor transistors | |
| KR100216510B1 (ko) | 트렌치를 이용한 바이폴라 트랜지스터의 컬렉터 형성방법 | |
| JPS6376470A (ja) | 半導体装置の製造方法 | |
| JPS63244768A (ja) | バイポーラ―ｃｍｏｓ半導体装置の製造方法 | |
| KR920005126B1 (ko) | 자기정합된 바이-시모스 트랜지스터의 제조방법 | |
| JPH03116774A (ja) | 半導体装置の製造方法 | |
| JP2586386B2 (ja) | 半導体装置 | |
| KR920000832B1 (ko) | BiCMOS트랜지스터의 제조방법 | |
| JPH04162718A (ja) | 半導体装置の製造方法 | |
| JPH08264553A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020628 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |