KR900002354Y1 - Hybrid ic device - Google Patents

Hybrid ic device Download PDF

Info

Publication number
KR900002354Y1
KR900002354Y1 KR2019840013244U KR840013244U KR900002354Y1 KR 900002354 Y1 KR900002354 Y1 KR 900002354Y1 KR 2019840013244 U KR2019840013244 U KR 2019840013244U KR 840013244 U KR840013244 U KR 840013244U KR 900002354 Y1 KR900002354 Y1 KR 900002354Y1
Authority
KR
South Korea
Prior art keywords
wiring
lead
substrate
pellets
integrated circuit
Prior art date
Application number
KR2019840013244U
Other languages
Korean (ko)
Other versions
KR860008810U (en
Inventor
마끼 나리다
Original Assignee
칸사이닛뽕덴기 가부시기가이샤
아라끼 쯔네오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칸사이닛뽕덴기 가부시기가이샤, 아라끼 쯔네오 filed Critical 칸사이닛뽕덴기 가부시기가이샤
Priority to KR2019840013244U priority Critical patent/KR900002354Y1/en
Publication of KR860008810U publication Critical patent/KR860008810U/en
Application granted granted Critical
Publication of KR900002354Y1 publication Critical patent/KR900002354Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

내용 없음.No content.

Description

혼성 집적회로 장치Hybrid integrated circuit device

제 1 도 및 제 2 도는 본 고안의 전제가되는 혼성 집적회로장치의 평면도 및 측면도.1 and 2 are a plan view and a side view of a hybrid integrated circuit device which is the premise of the present invention.

제 3 도 및 제 4 도는 제 2 도의 A-A선에 연하는 요부에서의 확대 단면도.3 and 4 are enlarged cross-sectional views of the main portion connected to the line A-A in FIG.

제 5 도는 본 고안의 실시예를 표시한 평면도.5 is a plan view showing an embodiment of the present invention.

제 6 도는 제 5 도의 B-B선에 따른 요부의 확대 단면도.6 is an enlarged cross-sectional view of the main portion taken along line B-B in FIG.

제 7 도는 본 고안의 다른 실시예를 표시한 요부 사시도.Figure 7 is a perspective view of the main portion showing another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 금속기판 2 : 리이드1: Metal substrate 2: Lead

6: 배선패턴 7 : 반도체 펠리트(IC 펠리트)6: wiring pattern 7: semiconductor pellet (IC pellet)

8, 8', 8a, 8b, 8c: 본딩 와이어 10, 10' : 배선기판8, 8 ', 8a, 8b, 8c: bonding wire 10, 10': wiring board

11' : 배선완료절연기판 12 : 금속기판11 ': Wiring completed insulation board 12: Metal board

16 : 금속기판 17,17' : 리이드16: metal substrate 17,17 ': lead

본 고안은 1매의 기판상에 복수의 반도체 펠리트는 착설해서 배선한 혼성 집적회로 장치에 이용된다.The present invention is used for a hybrid integrated circuit device in which a plurality of semiconductor pellets are installed and wired on one substrate.

일반적으로 모놀리드식 IC는, 1개의 모놀리드식 IC펠리트를 가지며 이 IC펠리트는 신호(Signal)용, 전력용, 스위치용 등으로 그 용도를 제한해서 사용되고 있기 때문에, 자연히 1개의 IC의 기능도, 그 IC펠리트의 기능에 한정된다. 그래서 다기능의 회로를 구성하는데는 여러 종류의 IC펠리트를 편성 사용할 필요가 있다. 그러나 단순하게 여러종류의 IC펠리트를 사용한 것으로 실장(實裝)에 많은 공정수가 스페이스가 필요하게 되어 고코스화가 된다. 그래서 최근에는 여러종류의 IC펠리트를, 수동 소자인 저하을 포함해서 패턴 배선한, 1매의 기판상에 착설된 혼성집적회로 장치가 상기 문제를 해결한 반도체 장치로서 즐겨 사용되는 경향이 있다.In general, since monolithic ICs have one monolithic IC pellets, and the IC pellets are limited to their use for signals, power, and switches, the functions of one IC naturally exist. It is also limited to the function of the IC pellets. Therefore, it is necessary to use various types of IC pellets in forming a multifunctional circuit. However, simply using several types of IC pellets requires a large number of processes for mounting, resulting in high cost. Therefore, in recent years, a hybrid integrated circuit device mounted on a single substrate in which various types of IC pellets are pattern-wired, including a passive element, has tended to be used as a semiconductor device that solves the above problems.

혼성 집적회로 장치로서 현재 사용되고 있는 것은 팩키지가 수지의 분체도장(粉體塗裝)이나 액체도장에 의한 것, 세라믹이나 금속, 플라스틱의 케이스에 의한 것이 대부분을 점하고 있다.As a hybrid integrated circuit device, a package is mainly used by powder coating or resin coating of a resin, or by a case of ceramic, metal, or plastic.

그런데, 이들 혼성 집적회로 장치는 아직 내부배선의 소오드 대책이나 도출 리이드의 설계가 불완전해서 생산성이 나쁘고, 신뢰성이 뒤지는 문제가 있었다.However, these hybrid integrated circuit devices still suffer from poor productivity and poor reliability due to incomplete design of internal wiring measures and lead leads.

본 고안은 목적은, 상기 문제를 해결하는데 있으며, 보다더 생산성이 좋고, 신뢰성이 뛰어난 혼성 집적회로 장치를 제공하는데 있다.An object of the present invention is to solve the above problems, and to provide a hybrid integrated circuit device that is more productive and more reliable.

본 고안은 팩키지가 생산성, 신뢰성이 뛰어난 수지 모울드 성형 타입의 것에 호적한 혼성 집적회로 장치로서, 주변 근처에 복수의 리이드를 배설한 금속 기판상에, 윗면에 배선 패턴을 형성한 절연기판을 접합하고, 이 배선완료 절연 기판상에 복수의 IC팰리트 등의 반도체 팰리체를 착설하고, 반도체 펠리트와 패턴, 반도체 펠리트와 리이드, 배선패턴과 리이드를, 각각 본딩 와이어로 전기적 접속을 한 것에 있어서, 상기 배선완료 절연기판을 상기 금속 기판보다 삐어져나오는 형상치이수로 설정한 것을 특징을 한다. 상기 리이드와 금속 기판은 1매의 금속판으로부터 타발된 것이 사용되고 배선완료 절연기판을 통상의 세라믹 기판이나 그외의 프린트 기판과 같은 것이 사용된다.The present invention is a hybrid integrated circuit device in which a package is suitable for a resin mold molding type having excellent productivity and reliability. In this case, a plurality of semiconductor pellets such as IC pellets are laid on the wiring-completed insulated substrate, and the semiconductor pellets and patterns, the semiconductor pellets and leads, and the wiring patterns and leads are electrically connected by bonding wires, respectively. The wiring completion insulating board is set to have a shape dimension that protrudes from the metal board. The lead and the metal substrate are punched out from a single metal plate, and a wiring completed insulating substrate is used as a normal ceramic substrate or other printed substrate.

[실시예]EXAMPLE

본 고안의 설명에 앞서, 본 고안의 전체 기술인 혼성집적회로 장치의 일예를 제 1 도 내지 제 4 도에 의해서 설명하면, (1)은 금속기판, (2), (2)……는 (1)의 주변부근으로부터 뻗은 복수의 리이드이고, 이들은 처음 1매의 금속판으로부터 타발가공된 리이드 프레임의 일부로서 일체가 되게 형성되어 있는 것으로서, 후술하는 바와 같이 수지 모울드 수지모울드 성형후에 개개로 분리된다. (3)은 금속기판(1)상에 에폭시 수지계등의 접착제(4), 접합된 배선완료 절연 기판으로서, 트리아진 등의 절연판(5)상에 복수의 배선 패턴(6),(6)……을 PR법이나 스크린 인쇄법용으로 접착형성한 것이다. (7),(7)……는 배선 완료 절연 기판(3)상의 복수개소에 착설된 복수종류의 펠리트, (8),(8)……는 IC 펠리트, (7),(7)…의 표면전극과 배선패턴(6),(6)…, 리이드(2),(2)…를 선택적으로 전기적 접선하는 본딩와이어이고, (8a),(8b)…는 IC 펠리트(7)(7)…와 배선 패턴(6),(6)…을 접속하는 와이어(8b),(8b)…는 IC 펠리트(7)(7)…와 리이드(2),(2)…를 접속하는 와이어, (8c),(8c)…는 배선패턴(6),(6)…과 리이드(2),(2)…를 접속하는 와이어를 접속하는 와이어를 표시한다.Prior to the description of the present invention, an example of the hybrid integrated circuit device which is the overall technology of the present invention will be described with reference to FIGS. 1 to 4, where (1) denotes a metal substrate, (2), (2). … Are a plurality of leads extending from the periphery of (1), and these are formed integrally as a part of the lead frame punched from the first metal sheet, and are separately separated after molding the resin mold resin mold as described below. do. (3) is a wiring completed insulating substrate bonded to an adhesive (4), such as epoxy resin, on a metal substrate (1), and includes a plurality of wiring patterns (6), (6) on the insulating plate (5) such as triazine. … Is adhesively formed for the PR method or the screen printing method. (7), (7)... … Plural kinds of pellets (8), (8)... … IC pellets, (7), (7)... Surface electrodes and wiring patterns 6, 6,. , Lead (2), (2)... Is a bonding wire for selectively electrically tangentially contacting (8a), (8b). IC pellets (7) (7)... And wiring patterns 6 and 6. Wires 8b and 8b for connecting the. IC pellets (7) (7)... And lead (2), (2)... Wires to connect the wires (8c) and (8c). Is the wiring pattern (6), (6). And lead (2), (2)... Display the wire connecting the wire to connect the.

(9)는 리이드(2),(2)…의 바깥쪽 단부를 도출시켜 배선 완료 절연기판(3), 펠리트(7),(7)…, 본딩 와이어(8a)(8a)…, (8b),(8b),(8c),(8c),…를 보호하기 위하여 모울드 성형된 외장 수지재(팩키지)이고, 이 모울드 성형후에 리이드(2),(2)…의 분리나 절곡 가공이 행해진다.(9) is lead (2), (2)... The outer ends of the wires are pulled out to complete the wiring of the insulated substrates 3, pellets 7, 7. Bonding wires 8a and 8a. , (8b), (8b), (8c), (8c),... It is a mold-shaped exterior resin material (package) for protection of the lead, and the lead (2), (2)... Separation and bending are performed.

이와 같은 수지 모울드 성형 타입의 혼성 집적회로 장치는 통상의 모놀리드식 IC장치가 마찬가지 제조 공정으로 제작될 수 있으므로 수지동장 이나 케이스에 의한 팩키지의 혼성 집적회로 장치에 비하영 생산성이 좋고, 신뢰성도 좋으며, 그 위에 사용자로서는 실장하기가 용이하다.Such a resin mold forming type hybrid integrated circuit device can be manufactured in the same manufacturing process as a conventional monolithic IC device. It is easy to mount on it as a user.

그런데, 상기 혼성 집적회로 장치는 배선완료 절연기판(3)을 금속기판(1)과 동일 형상으로 하고 있다. 그 때문에 금속기판(1)상에 배선 완료 절연기판(3)을 접합하는 경우, 배선완료 절연 기판(3)이 조금이라도 옆으로 어긋나면, 제4도에 표시한 바와 같이, 금속기판(1)으로부터 약간 빠져나오고, 이 빠져나온 반대쪽에서는, 금속기판(1)이 배선완료 절연기판(3)으로부터 빠져 나온다. 이와 같이 금속기판(1)이 배선완료 절연기판(3)으로부터 삐져나오면, 이 삐져나온 부분(1')위를 넘어가는 와이어(8b),…(8c)…가 제4도 점선으로 표시한 바와 같이 늘어지면 삐져나온 부분(1')에 쇼오트할 위험이 있다.By the way, in the hybrid integrated circuit device, the wiring completed insulating substrate 3 has the same shape as the metal substrate 1. Therefore, in the case where the wiring completed insulating substrate 3 is bonded to the metal substrate 1, if the wiring completed insulating substrate 3 is slightly shifted laterally, as shown in FIG. 4, the metal substrate 1 The metal substrate 1 is pulled out of the wiring completed insulation board 3 on the opposite side from the exit. In this way, when the metal substrate 1 protrudes from the wiring completed insulating substrate 3, the wire 8b passing over the protruding portion 1 ',... (8c)... As shown by the dotted line in FIG. 4, there is a risk of shorting to the protruding portion 1 '.

그래서 본 고안은 상기 쇼오트 방지수단으로서 제 5 도 및 제 6 도에 표시한 바와 같이 배선기판(10)에 그 배선완료 절연기판(11)이 금속기판(12)보다 전체적으로 한둘레 큰 형상의 것을 사용한다. 또한 제 5 도와 제 6 도의 제 1 도 내지 제 4 도와 동일 참조부호의 것은 동일 내용의 것을 표시한다. 또 배선기판(10)의 크기는 금속기판(12)에 접합했을때에 옆으로 어긋나도 금속기판(12)으로부터 삐져나오지 않는 정도이다.Thus, the present invention, as shown in Figs. 5 and 6 as the short-circuit prevention means that the wiring board 10, the wiring completed insulating substrate 11 has a shape of a whole larger than the metal substrate 12 use. In addition, the same reference numerals as in FIGS. 1 to 4 of FIGS. 5 and 6 denote the same contents. In addition, the size of the wiring board 10 does not protrude from the metal board 12 even if the wiring board 10 is shifted laterally when joined to the metal board 12.

이와 같이 가령 상기 와이어(8b)……, (8c)…가 크게 늘어져도 배선완료 절연기판(11)에 접합뿐이고 금속기판(12)에 접해서 쇼오트하는 걱정이 없게된다.Thus, for example, the wire 8b... … , (8c)... Is largely stretched, it is only bonded to the wiring completed insulating substrate 11 and there is no worry of shorting in contact with the metal substrate 12.

또 상기 배선기판(10)과 금속기판(12)사이에 양자의 위치 결정수단(13)을 형성하는 것이 바람직하다.In addition, it is preferable to form both positioning means 13 between the wiring board 10 and the metal board 12.

이 위치 결정수단(13)으로는 배선완료 절연기판(11)의 2∼3개소에 위치결정용구멍(14),(14)…를 형성하고, 구멍(14),(14)…에 대응하는 금속기판(12)상에 엠보싱(15),(15)…을 돌설해서, 이 양자의 끼워맞춤으로 행하는 것이 호적하다.As the positioning means 13, the positioning holes 14, 14,... To form holes 14 and 14. Embossing 15, 15... On metal substrate 12 corresponding to. It is suitable to carry out by fitting together.

이와 같이 위치 결정수단(13)을 개재해서 배선기판(10)을 금속기판(12)상에 접합하면 배선기판(10)의 옆으로 어긋남이 거의 없게 되고, 있어도 미소하기 때문에 와이어(8b)……, (8c)……와 금속기판(12)의 쇼오트가 보다 더 확실하게 방지하게 된다.In this way, when the wiring board 10 is bonded onto the metal substrate 12 via the positioning means 13, there is almost no deviation from the side of the wiring board 10, and even if the wire 8b is small. … , (8c)... … And the short circuit of the metal substrate 12 can be more reliably prevented.

다음에 본 고안의 변형예를 제7도에 의해서 설명한다.Next, a modification of the present invention will be described with reference to FIG.

이것은 금속기판(16)과 리이드(17),(17)……가 상기 실시예와 형상이 다른 것으로서, 배선의 필요상 일부의 리이드(17')를 금속기판(16)의 한 구석으로 돌려서 배치한 예를 표시하며, 이 경우는 배선기판(10')의 배선완료 절연기판(11')을 금속기판(16)보다 형상을 크게 함과 동시에, 리이트(17')에 연하는 부분에 리이드(17')위를 넘어가는 장출(張出) 부분(11')(11")을 형성한다. 이와 같이 하면 리이드(17')를 넘어서 배선된 와이어(8'),(8')…와 리이드(17')와의 쇼오트로 방지된다.This is because the metal substrate 16 and the leads 17, 17. … Is a shape different from the above embodiment, in which a part of the lead 17 'is disposed by turning to one corner of the metal substrate 16 due to the necessity of wiring. In this case, the wiring of the wiring board 10' is shown. The elongated portion 11 'which extends over the lead 17' to the portion extending to the lid 17 'while making the finished insulating substrate 11' larger than the metal substrate 16. 11 ". This prevents a short circuit between the wires 8 ', 8' ... and the leads 17 'that are routed beyond the lead 17'.

이상과 같이, 본 고안에 의하면 배선 기판을 착설하는 금속판과 본딩와이어의 쇼오트가 없게되고, 따라서 혼성 집적회로 장치의 수율 향상, 신뢰성 개선을 기할 수 있다.As described above, according to the present invention, there is no short circuit between the metal plate and the bonding wire on which the wiring board is installed, and therefore, the yield and reliability of the hybrid integrated circuit device can be improved.

Claims (1)

주변근처에 복수의 리이드(2),(17),(17')을 배설한 금속기판(1),(12),(16)상에, 복수의 배선패턴(6)을 형성한 배선완료 절연기판(11')을 접합하고, 이 배선완료 절연기판(11')상에 복수의 반도체 펠리트(7)를 착설해서, 반도체 펠리트(7)와 배선 패턴(6), 반도체 펠리트(7)와 리이드(2)(17)(17'), 배선패턴(6)과 리이드(2),(17),(17')를 본딩 와이어(8),(8'),(8a),(8b),(8c)로 전기적 접속을 한 것으로서, 상기 배선완료 절연기판(11')을 상기 금속기판(1),(2),(16)으로부터 삐어져 나오는 형상치수로 설정한 것을 특징으로 하는 혼성 집적회로장치.Wiring completed insulation in which a plurality of wiring patterns 6 are formed on the metal substrates 1, 12, and 16 on which the plurality of leads 2, 17, and 17 'are arranged near the periphery. The substrate 11 'is bonded to each other, and a plurality of semiconductor pellets 7 are laid on the wiring completed insulating substrate 11', and the semiconductor pellets 7, the wiring pattern 6, and the semiconductor pellets 7 ) And the lead (2) (17) (17 '), the wiring pattern (6) and the lead (2), (17), (17') bonding wires (8), (8 '), (8a), ( 8b) and 8c, wherein the wiring completed insulating substrate 11 'is set to a shape dimension protruding from the metal substrates 1, 2, and 16; Hybrid integrated circuit device.
KR2019840013244U 1984-12-14 1984-12-14 Hybrid ic device KR900002354Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019840013244U KR900002354Y1 (en) 1984-12-14 1984-12-14 Hybrid ic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019840013244U KR900002354Y1 (en) 1984-12-14 1984-12-14 Hybrid ic device

Publications (2)

Publication Number Publication Date
KR860008810U KR860008810U (en) 1986-07-28
KR900002354Y1 true KR900002354Y1 (en) 1990-03-22

Family

ID=19238695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019840013244U KR900002354Y1 (en) 1984-12-14 1984-12-14 Hybrid ic device

Country Status (1)

Country Link
KR (1) KR900002354Y1 (en)

Also Published As

Publication number Publication date
KR860008810U (en) 1986-07-28

Similar Documents

Publication Publication Date Title
US4697204A (en) Leadless chip carrier and process for fabrication of same
US6617194B2 (en) Electronic component, communication device, and manufacturing method for electronic component
KR100246312B1 (en) Semiconductor package and method of making thereof
KR900002354Y1 (en) Hybrid ic device
JP2798108B2 (en) Hybrid integrated circuit device
JPS6250063B2 (en)
JPH0142344Y2 (en)
JPS60171754A (en) Semiconductor chip carrier provided with circuit element
JP2536568B2 (en) Lead frame
JPS5923432Y2 (en) semiconductor equipment
JPH0735413Y2 (en) Mounting structure for chip electronic components in hybrid integrated circuits
JP2559891Y2 (en) Composite semiconductor device
KR19990075853A (en) Power Module Board
KR200271288Y1 (en) Tape Carrier Packages and Package Assemblies Using them
KR100241199B1 (en) Semiconductor device, method of the same, and tape carrier package for the same
JPH06140535A (en) Tape-carrier-package type semiconductor device
JP2841459B2 (en) Hybrid integrated circuit
JP3405718B2 (en) Semiconductor device
JPH064580Y2 (en) Electronic circuit device
JPH073646Y2 (en) Structure of semiconductor device
KR100206975B1 (en) Semiconductor package
JPH0450145Y2 (en)
JPH0119395Y2 (en)
KR19990003760U (en) Bonding structure with semiconductor package and printed circuit board
JP2553391Y2 (en) Semiconductor element

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19940312

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee