KR900001158A - 직렬데이터 통신에서의 동기화 클록 생성회로 - Google Patents
직렬데이터 통신에서의 동기화 클록 생성회로 Download PDFInfo
- Publication number
- KR900001158A KR900001158A KR1019880007994A KR880007994A KR900001158A KR 900001158 A KR900001158 A KR 900001158A KR 1019880007994 A KR1019880007994 A KR 1019880007994A KR 880007994 A KR880007994 A KR 880007994A KR 900001158 A KR900001158 A KR 900001158A
- Authority
- KR
- South Korea
- Prior art keywords
- flip
- flop circuit
- clock generation
- edge trigger
- data communication
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
내용없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 회로도.
제2도 및 제3도는 본 발명의 타이밍 차트.
제4도는 본 발명의 데이타 엔코딩방식을 사용한 타이밍챠트.
Claims (1)
- 수신데이터의 예지가 인버터(1,2,3)를 통해 라이징 에지에서 감지되는 네거티브 에지 트리거 JK 플립플롭회로(10)와 폴링 에지에서 감지되는 포지티브에지 트리거 JK 플립플롭회로(20)에 각각 연결되고, 그 출력(Q)이 OR게이트(4)를 통해 네거티브 에지 트리거 JK 플립플롭회로(30)와 로지티브 에지트리거 JK 플립플롭 회로(40)의 리세트단자(R')에 각각 연결되며, 클록에 의한 업카운터를 수행하면서 2진 카운터(70)의 현재값과 비교기(60)에서 비교되어진 결과가 포지티브 에지 트리거 D 플립플롭회로(50)에 의해 수신 데이터의 에지가 발생된 시점에서 출력단(Q0, Q1)를 통해 상기 OR 게이트(4)의 출력신호와 함께 각각 NAND 게이트(5,6)에 입력되어 그 출력이 상기 2진 카운터(70)에 연결시켜 그 카운터의 데이터 입력으로 궤환시킨 가산기(80)로 구성된 것을 특징으로 하는 직렬데이터 통신에서의 동기화 클록 생성회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880007994A KR900001158A (ko) | 1988-06-30 | 1988-06-30 | 직렬데이터 통신에서의 동기화 클록 생성회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880007994A KR900001158A (ko) | 1988-06-30 | 1988-06-30 | 직렬데이터 통신에서의 동기화 클록 생성회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR900001158A true KR900001158A (ko) | 1990-01-31 |
Family
ID=68233746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880007994A KR900001158A (ko) | 1988-06-30 | 1988-06-30 | 직렬데이터 통신에서의 동기화 클록 생성회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900001158A (ko) |
-
1988
- 1988-06-30 KR KR1019880007994A patent/KR900001158A/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003705A (ko) | 일부 및 시각의 보정방법 | |
| EP0895356A3 (de) | Signalwechsel-Erkennungsschaltung | |
| KR910021039A (ko) | 비트 동기를 위한 아날로그 및 디지틀 위상 검출기 | |
| KR900001158A (ko) | 직렬데이터 통신에서의 동기화 클록 생성회로 | |
| KR910013751A (ko) | Nrz/cmi(ii) 부호 변환장치 | |
| KR840001725A (ko) | 디코오드 논리를 갖는 디지탈 직렬 인터페이스 | |
| JPS57179979A (en) | Clock signal generating circuit | |
| GB1504973A (en) | Apparatus and method for converting an asynchronous binary input signal into a binary output signal having transitions synchronous with a clock signal | |
| KR890016765A (ko) | 시차를 갖는 전원공급 리세트신호 발생회로 | |
| JPS6419821A (en) | Reset synchronization delay circuit | |
| KR920001839A (ko) | 디지탈시스템의 시스템클럭 발생회로 | |
| KR920015742A (ko) | 디지탈형 위상 비교회로 | |
| JPS5595155A (en) | Operation check system for counter | |
| KR880012047A (ko) | 순환 반복코드 검출 및 발생기 | |
| KR920017417A (ko) | Dtmf 신호 검출 장치 및 방법 | |
| JPS5575363A (en) | Timing extracting circuit | |
| KR960009398A (ko) | 동기식 클럭 발생회로 | |
| KR910014787A (ko) | 컴퓨터 리셋트 회로 | |
| KR880008646A (ko) | 실시간 영상 경계 검출회로 | |
| KR900011150A (ko) | 초기치를 설정할 수 있는 t플립플롭 | |
| KR870004598A (ko) | 2선식 디지탈 전화기의 동기 및 타이밍 신호 발생회로 | |
| KR890017862A (ko) | 리모콘의 반송 주파수 판별 회로 | |
| KR890001310A (ko) | Pwm 코딩/디코딩에 의한 디지탈 데이타 전송회로 | |
| JPS5563414A (en) | Timing signal generation circuit | |
| JPS5742254A (en) | Demodulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| SUBM | Submission of document of abandonment before or after decision of registration |