KR900000903A - 레벨 변환회로를 갖는 집적회로 - Google Patents
레벨 변환회로를 갖는 집적회로 Download PDFInfo
- Publication number
- KR900000903A KR900000903A KR1019890009104A KR890009104A KR900000903A KR 900000903 A KR900000903 A KR 900000903A KR 1019890009104 A KR1019890009104 A KR 1019890009104A KR 890009104 A KR890009104 A KR 890009104A KR 900000903 A KR900000903 A KR 900000903A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- power supply
- voltage
- schottky barrier
- integrated circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 집적회로의 제1실시예를 도시한 회로 다이어그램.
제4도는 본 발명에 따른 집적회로의 제2실시예를 도시한 회로 다이어그램.
제5도는 제4도에 도시된 ECL회로의 출력신호의 신호 레벨을 도시한 도면.
Claims (13)
- 에미터 결합로직을 사용하는 회로부분내에 이용하기 위한 하이 및 로우 로직 레벨을 나타내는 에미터 결합 로직 레벨을 갖는 제1신호를 트랜지스터-트랜지스터 로직을 사용하는 회로부분내에 사용하기 위한 하이 및 로우 로직레벨을 나타내는 트랜지스터-트랜지스터 로직레벨을 갖는 제2신호로 변환하기 위한 집적회로에 있어서, 제1전원전압을 공급하기 위한 제1전원; 제2전원전압을 공급하기 위한 제2전원, 서로 접속된 에미터를 갖는 제1 및 제2트랜지스터, 상기 제1전원과, 상기 제2트랜지스터의 콜렉터 사이에 접속된 부하저항, 및 상기 제2전원과 상기 제1 및 제2트랜지스터의 에미터 사이에 접속된 정전류원을 포함하며, 상기 제1트랜지스터는 제1신호를 수신하기 위한 베이스와 상기 제1전원에 동작적으로 접속된 콜렉터를 갖는 에미터 결합 로직 회로; 상기 제2트랜지스터의 베이스에 기준 전압을 인가하고, 상기 제2전원에 접속되는 기준 전압인가수단; 상기 제2트랜지스터의 베이스와 결합된 애노드와 상기 제2트랜지스터의 콜렉터와 결합된 캐소드를 갖는 쇼트키배리어 다이오드; 및 상기 제2트랜지스터의 콜렉터로부터 수신된 신호에 응답하여 제2신호를 출력하기 위한 트랜지스터-트랜지스터로직회로를 포함하는 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 상기 제1 및 제2트랜지스터중 하나가 제1신호와 기준 전압의 레벨의 관계에 따라 온(ON)으로 되는 것을 특징으로 하는 집적회로.
- 제2항에 있어서, 상기 제1트랜지스터가 온이고 상기 제2트랜지스터가 오프일때 기준전압보다 더 크고 상기 제1전원전압보다 더 작거나 같은 제1포텐셜과, 기준전압보다 더 작은 상기 쇼트키 배리어 다이오드의 순방향 전압인 제2포텐션을 갖는 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 온 상태의 상기 제2트랜지스터의 베이스-콜렉터 다이오드가 상기 쇼트키 배리어 다이오드의 순방향전압에 의해서 순방향 바이어스되고 포화 영역에서 동작되는 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 트랜지스터-트랜지스터 로직회로가 상기 제1 및 제2전원 사이에 결합되는 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 상기 제1 및 제2트랜지스터의 에미터에 결합된 에미터, 상기 제1전원에 결합된 콜렉터, 및 에미터 결합 로직레벨을 갖는 제3신호가 공급되는 베이스를 구비한 하나 또는 다수의 제3트랜지스터를 더 포함하는 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 상기 제1전원과 상기 쇼트키 배리어 다이오드의 애노드 사이에 결합된 저항을 더 포함하는 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 상기 기준 전압인가 수단이 상기 제2전원과 상기 쇼트키 배리어 다이오드의 애노드 사이에 직렬로 결합된 일군의 다이오드를 포함하는 것을 특징으로 하는 집적회로.
- 제8항에 있어서, 상기 다이오드군이 쇼트키 배리어 다이오드를 포함하는 것을 특징으로 하는 집적회로.
- 제8항에 있어서, 상기 제트랜지스터의 콜렉터로부터 수신된 신호가, 상기 제1트랜지스터가 온이고 상기 제2트랜지스터가 오프일때 기준 전압보다 더 크고 상기 제1전원 전압보다 작거나 같으며, 상기 다이오드군의 순방향 전압의 힘에 의해 결정되는 제1포텐셜과, 기준 전압보다 작은 상기 쇼트키 배리어 다이오드의 순반향 전압인 제2포텐셜을 갖는 것을 특징으로 하는 집적회로.
- 제8항에 있어서, 상기 쇼트키 배리어 다이오드의 캐소드에 결합된 에노드와 상기 쇼트키 배리어 다이오드의 애노드에 결합된 캐소드를 가진 소정의 다이오드를 더 포함하는 것을 특징으로 하는 집적회로.
- 제11항에 있어서, 상기 제2트랜지스터의 콜렉터로부터 수신된 신호가 상기 제1트랜지스터가 온이고 상기 제2트랜지스터가 오프일때 기준 전압보다 더 크고 상기 제1전원 전압보다 더 작거나 같으며 상기 소정의 다이오드와 상기 다이오드군의 순방향 전압의 합에 의해서 결정되는 제1포텐셜과 기준 전압보다 더 작은 상기 쇼트키 배리어 다이오드의 순방향 전압인 제2포텐셜을 갖는 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 상기 제1전원 전압이 양의 전압이고, 상기 제2전원 전압이 제로 전압인 것을 특징으로 하는 집적회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163607A JPH0213121A (ja) | 1988-06-30 | 1988-06-30 | 集積回路 |
| JP63-163607 | 1988-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR900000903A true KR900000903A (ko) | 1990-01-31 |
Family
ID=15777146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890009104A KR900000903A (ko) | 1988-06-30 | 1989-06-29 | 레벨 변환회로를 갖는 집적회로 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0349824A3 (ko) |
| JP (1) | JPH0213121A (ko) |
| KR (1) | KR900000903A (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3522446A (en) * | 1967-08-31 | 1970-08-04 | Tokyo Shibaura Electric Co | Current switching logic circuit |
| US3974402A (en) * | 1975-03-26 | 1976-08-10 | Honeywell Information Systems, Inc. | Logic level translator |
| DE2723386C3 (de) * | 1976-06-01 | 1981-08-13 | Motorola, Inc., 60196 Schaumburg, Ill. | Logik Schaltungsanordnung |
| JPS6028414B2 (ja) * | 1977-09-09 | 1985-07-04 | 株式会社日立製作所 | 半導体論理回路 |
-
1988
- 1988-06-30 JP JP63163607A patent/JPH0213121A/ja active Pending
-
1989
- 1989-06-20 EP EP89111186A patent/EP0349824A3/en not_active Withdrawn
- 1989-06-29 KR KR1019890009104A patent/KR900000903A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0213121A (ja) | 1990-01-17 |
| EP0349824A2 (en) | 1990-01-10 |
| EP0349824A3 (en) | 1990-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890000959A (ko) | 출력 인터페이스 회로 | |
| KR870008444A (ko) | 직렬/병렬 변환기용 레벨 시프팅 회로 | |
| US4700087A (en) | Logic signal level conversion circuit | |
| KR940015786A (ko) | 낮은 공급 전압에서 동작가능한 아날로그 곱셈기 | |
| KR900004591B1 (ko) | 입력회로 | |
| KR920019085A (ko) | 전력 소모 감소를 위한 에미터 결합 논리 레벨의 바이어스 전압 발생회로 | |
| KR890001287A (ko) | 논리 레벨 변환기 회로 | |
| US4429270A (en) | Switched current source for sourcing current to and sinking current from an output node | |
| KR880005768A (ko) | 데이타 형성 회로 | |
| KR910010877A (ko) | Ecl 회로 | |
| KR910013731A (ko) | Ttl 게이트 전류원 제어형과 구동 및 클램프회로와 함께 사용하는 고속 ecl/cml-ttl트랜슬레이터 회로 | |
| US4717839A (en) | Transistor comparator circuit having split collector feedback hysteresis | |
| KR940025181A (ko) | BiCMOS 출력 구동 회로 | |
| US3636381A (en) | Transistorized load control circuit comprising high- and low-parallel voltage sources | |
| US4825108A (en) | Voltage translator with restricted output voltage swing | |
| KR890009086A (ko) | 슈미트 트리거회로 | |
| US4514651A (en) | ECL To TTL output stage | |
| US4413194A (en) | TTL Output circuit having means for preventing output voltage excursions induced by negative current reflections | |
| KR900000903A (ko) | 레벨 변환회로를 갖는 집적회로 | |
| KR900004107A (ko) | 가속 스위칭 입력회로 | |
| US5039881A (en) | High speed, low power input buffer | |
| KR910010866A (ko) | Bi-CMOS회로 | |
| KR930024160A (ko) | 반도체집적회로장치 | |
| KR870001698A (ko) | 트렌지스터 인버터의 베이스 드라이브 회로 | |
| JPS6477319A (en) | Non-stacked ecl type and function circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |