KR900000510B1 - 도전회로의 형성법 - Google Patents

도전회로의 형성법 Download PDF

Info

Publication number
KR900000510B1
KR900000510B1 KR1019860700066A KR860700066A KR900000510B1 KR 900000510 B1 KR900000510 B1 KR 900000510B1 KR 1019860700066 A KR1019860700066 A KR 1019860700066A KR 860700066 A KR860700066 A KR 860700066A KR 900000510 B1 KR900000510 B1 KR 900000510B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
forming material
conductive foil
substrate
Prior art date
Application number
KR1019860700066A
Other languages
English (en)
Other versions
KR860700202A (ko
Inventor
아쯔시 니시노
마사끼 이께다
요시히로 와따나베
마사히로 히라까
Original Assignee
마쯔시다덴기산교 가부시기가이샤
야마시다 도시히꼬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시기가이샤, 야마시다 도시히꼬 filed Critical 마쯔시다덴기산교 가부시기가이샤
Publication of KR860700202A publication Critical patent/KR860700202A/ko
Application granted granted Critical
Publication of KR900000510B1 publication Critical patent/KR900000510B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0531Decalcomania, i.e. transfer of a pattern detached from its carrier before affixing the pattern to the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Surface Heating Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
도전회로의 형성법
[도면의 간단한 설명]
제1도 및 제2도는 본 발명의 방법에 의해서 도전회로를 형성한 기판의 구성예를 표시한 종단면도.
제3도, 제4도 및 제5도는 전사지의 구성예를 표시한 종단면도.
제6도 및 제7도는 도전회로의 패턴의 예를 표시한 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 금속기판 2 : 자기층
3 : 도전박 4, 5 : 유리질절연층
4', 5' : 절연층형성재층 6 : 전사용대지
7 : 풀층 8 : 수지막
[발명의 상세한 설명]
[기술분야]
본 발명은, 금속판이나 자기(磁器)기판등의 절연기판의 표면에 소정의 패턴의 금속박띠(薄帶)를 고정해서, 도전회로를 형성하는 방법에 관한 것으로서, 특히 큰 전류를 통전할 필요가 있는 도전회로나 면형상의 발열체 회로를 형성하는 방법에 관한 것이다.
[배경기술]
종래의 대표적인 도전회로 기판은, 페놀수지, 유리섬유가 들어있는 에폭시수지 등의 절연기판의 표면에 접착한 5∼15㎛ 정도의 두께의 구리박을 에칭해서 소정의 도전회로를 형성한 것이다. 이 종류의 회로기판은, 소형경량이고, 저코스트이며, 각종의 전자기기에 사용되고 있다.
그러나, 회로기판상에 IC, LSI 등을 도입하면 ㎂이하의 미소전류가 필요하게 되며, 또 전자식 카메라나 VTR 카메라등에 있어서의 오오토포커스회로, 모우터구동회로나 스트로보용회로등에 적용하면 순서에 큰 전류를 흐르게 할 필요가 생겨나고 있다. 즉 동일회로 기판상에서 0.5㎂ 정도에서부터 10A까지, 전류치로 8자리수의 다른회로를 형성할 필요가 있으며, 상기와 같은 회로기판으로는 고정밀도의 전기회로를 보증할 수 없다.
이 해결책의 하나로서, 구리박의 두께를 50∼150㎛ 정도로 크게하는 시도가 행해지고 있으나, 에칭에 장시간을 소요하므로, 오우버행이나 언더커팅현상등에 의해, 특히 회로의 코오너부에서 비어저 나오는 것이 현저하게 되어, 회로저항를 정확하게 유지할 수 없는 문제가 생긴다. 따라서, 미소전류에서부터 큰 전력에 견디는 회로패턴을 얻기 위해서는, 두꺼운 구리박띠를 프레스로 정확하게 타발하는 방법에 의하지 않으면 안된다.
또, 자기기판의 표면에, 소정의 패턴으로한 도전박(導電箔)으로 이루어진 발열소자를 자기층에 의해서 피복해서 고정한 면현상 발열체가 WO 84/00275에 기재되어 있다. 이러한 종류의 발열체에 사용하는 발열소자도 금속박을 프레스에 의해 타발해서 만드는 것이 편리하다.
상기한 바와 같은 전자기기나 발열체를 위한 도전회로를 구성하는 소정의 패턴의 도전박을 타발에 의해 만들었을 경우, 도전박을 기판에 고정하기까지의 사이에 있어서의 도전박의 보관, 이동, 기판에의 위치결정등의 취급시에, 도전박이 국부적으로 변형하거나, 절손하거나 하는 것을 방지하기 위해서는, 도전박을 소정의 형상을 유지하는 수단이 필요하다.
[발명의 개시]
본 발명은, 이상을 감안하여, 소정의 패턴의 도전박을 변형시키는 일 없이 기판상에 고정해서 도전회로를 얻는 방법을 제공하는 것을 목적으로 한다.
본 발명의 목적은, 또 큰 전류의 통전에도 견디고, 열변형등이 생기지 않는 도전회로를 얻는 방법을 제공하는 일이다.
본 발명의 다른 목적은, 금속기판상에, 자기층과 도전회로를 동시에 형성하는 방법을 제공하는 일이다.
본 발명의 또 다른 목적은, 자기기판상에 자기층에 의해서 일부 또는 전부가 피복된 도전회로를 얻는 간단하고 쉬운방법을 제공하는 일이다.
본 발명에 의한 도전회로를 얻는 방법은, 전사용대지(臺紙)상에, 박리용이한 성질의 풀층을 개재해서, 소정의 패턴의 도전박과 유리프릿을 포함하는 절연층형성재층과의 조합, 및 연소성이 풍부한 수지막으로 이루어진 오우버코오트층을 형성하고, 전사용대지로부터 박리된 상기 도전박과 절연층형성재층과의 조합, 및 오우버코오트층의 일체화층을 오우버코오트층을 바깥쪽으로해서 기판상에 설치하고, 소성에 의해 상기 수지막을 연소제거함과 동시에, 상기 절연층형성재층의 유리를 연화시켜서 유리질절연층을 형성하는 것이다.
상기 도전박과 절연층형성재층과의 조합에 있어서, 절연층형성재층은, 도전박과 풀층과의 사이, 도전박과 오우버코오트층과의 사이 또는 양자에 형성할 수가 있다. 그리고, 도전박과 풀층과의 사이에 절연층형성재층을 형성할 경우는, 기판으로서 금속판을 사용할 수도 있다.
상기한 박리용이한 성질의 풀층으로서는, 재습성풀을 사용하는 것이 좋다.
본 발명의 방법에 의하면, 도전박이 단독으로 취급되는 것이 아니고, 대지상에 고정되어서 보관되며, 기판에의 설치를 하는데 있어서도 절연층형성재층 및 수지막과 일체적으로 취급되므로, 변형이나 절손이 없고, 소정의 형상을 유지해서 기판에 고정된다.
[발명을 실시하기 위한 최량의 형태]
제1도는 본 발명에 의해서 도전회로를 형성한 기판의 예를 표시한다. (1)은 금속기판, (2)는 그 표면을 피복하는 자기층이다. (3)은 소정의 패턴의 도전박, (4)는 이 도전박을 피복해서 자기층(2)에 고정하는 유리질 절연층이다.
제2도의 예는, 금속기판(1)상에, 유리질절연층(5), 도전박(3)을 일체적으로 형성한 예이다.
제3도∼제5도는 전사지의 구성예를 표시한다. 제3도는, 전사용대지(6)상에 풀층(7), 도전박(3), 절연층형성재층(4'), 오우버코오트층의 수지막(8)을 형성한 예를 표시한다. 풀층(7)의 부분에서 대지로부터 분리된 전사부, 즉 도전박(3)-층(4')-수지막(8)의 일체화물을 도전박(3)을 안쪽으로 해서, 자기기판의 자기층(2)상에 설치하고, 층(4')에 포함되는 유리가 용융하는 온도로 소성하므로서, 제1도와 같은 도전회로판을 얻을 수 있다. 층(4)은 층(4')으로부터 형성된다.
제4도는 대지(6)상에, 풀층(7), 절연층형성재층(5'), 도전박(3), 수지막(8)을 형성한 예이다. 이 예의 전사부, 즉 층(')-도전박(3)-수지막(8)의 일체화물을, 금속기판(1)상에 설치하고, 상기한 바와 마찬가지로 소성하므로서, 제2도와 같은 도전회로판이 형성된다. 이 경우는, 금속기판을 사용하기 때문에, 절연층(5)에는 충분한 절연기능을 가진 유리를 사용할 필요가 있다.
제5도는, 도전박(3)의 상하면에 절연층형성재층(4')(5')을 형성한 예이다.
다음에, 본 발명에 사용하는 전사지의 제조공정 및 각 구성요소에 대해서 설명한다.
(1) 전사지의 제조공정
먼저 회로를 형성하는 도전박띠는 프레스 타발한 것을 그대로 사용할 수 있는 경우와, 제1패턴형성을 행하고, 이어서 아크릴수지와 같은 수지시이트에 한번 전사, 라미네이트해서, 그후 미세한 회로패턴을 제2패턴형성으로 행하여 소망의 회로패턴을 얻는 방법이 있다. 후자의 공정을 거치는 것은 VTR 카메라나 전자식 카메라패턴등이 최적이며, 또 전자의 단순한 공정은 면형상 발열체와 같은 비교적 대형의 회로패턴을 얻는 경우에 적합하다.
다음에 전사지의 제조공정을 설명한다. 전사용대지(6)의 위에 재습성접착제를 사용해서 풀층(7)을 스크리인인쇄에 의해서 형성하고, 25∼45℃로 건조한다. 이 풀층의 위에 절연층형성재층(5')을 스크리인인쇄에 의해서 형성한다. 절연층형성재층(5')의 두께는 목적에 따라서 스크리인의 메시를 선택하므로서 5∼200㎛의 범위로 조정할 수 있다. 이 층(5')을 25∼45℃로 건조한 후, 이 위에 소정의 패턴의 도전박(3)을 설치한다. 그후, 절연층형성재층(4')을 형성하고, 그 위에 오우버코오트층으로서 수지막(8)을 형성한다. 이 수지막(8)은 수지의 용액을 스프레이하거나 스크리인인쇄법으로 성형한다. 또 필요에 따라서 회로패턴의 수정프레스를 행한다.
여기에서는, 제5도의 전사지를 제조하는 공정을 설명했으나, 제3도∼제4도의 것도 마찬가지로해서 제조할 수 있는 것은 당업자에게는 용이하게 이해될 것이다.
(2) 대지
전사용대지는 내수성의 것을 사용한다. 그 두께는 100∼600㎛ 정도가 바람직하다. 대지의 위에 적층하는 구성요소에 맞추어서 대지의 두께와 대지의 허릿심을 조정할 필요가 있다.
(3) 풀층
대지의 위에 형성하는 풀층은 재습성접착제가 바람직하다. 즉 수용성 폴리머인카세인, 덱스트린, 전분, 아교, 폴리비닐알코올, 폴리아세틸산염, 폴리비닐롤리돈등이 사용된다. 그중에서도 덱스트린이 가장 바람직하다.
(4) 도전회로용박때
구리, 알루미늄, 철, 니켈, 크로움, 아연등의 단체(團體)금속 또는 이들 금속으로 이루어지는 박띠가 사용된다. 단체금속으로서 구리를 예로들면, 박띠로서 전해구리박띠는 코스트가 높아지기 때문에 압연구리박띠가 바람직하다. 합금의 예로서는, 스테인레스강 SUS 304, 316, 430, 444나 Ni-Cr합금, Cu-P합금등의 압연박띠가 사용된다. 압연박띠의 두께는, 20∼200㎛, 특히 12∼1203㎛범위가 바람직하다. 압연박띠가 200㎛이상으로 되면 박띠가 가진 장력이나 탄성에 의해, 전사대지의 탄성보다 많아지므로서 가공성이나 작업성이 곤란해진다. 또 20㎛이하의 박띠로는 작업성이 거꾸로 나빠진다.
(5) 절연층형성재
절연층형성재로서 유리를 사용한다. 여기서는 특히, 자기용유리프릿에 대해서 설명한다.
절연층은 기판 및 회로의 재질의 영향을 직접 받으므로, 기판과 회로의 재질의 열팽창율과 절연층으로서 사용하는 유리프릿의 열팽창율을 정합시키지 않으면 안된다.
표 1에 본 발명에 적용할 수 있는 대표적인 절연유리의 종류, 조성범위 및 열팽창율을 표시하며, 표 2에 대표적인 유리조성, 열팽창율 및 절연층을 형성하기 위한 소성온도를 표시한다.
특히, TiO2를 함유하고 있는 절연유리는, 자기층을 형성할때에 미세한 TiO2의 결정을 석출한다. 이 TiO2의 결정은 0.12∼0.2㎛의 크기의 결정으로 다수 석출되어, 유리속에 포함되는 알카리이온의 이동을 방해하는 효과가 있으며, 자기층의 절연성이 뛰어나있다.
[표 1]
Figure kpo00001
[표 2]
Figure kpo00002
본 발명의 바람직한 실시양태에 있어서는, 절연층형성재를 페이스트형상으로 조정하여, 스크리인인쇄에 의해서 절연층형성재층을 형성한다.
상기한 유리프릿의 경우에는 325메시의 체를 통과하는 입자직경의 분말을 표 3의 비율로 혼합하여, 니이더로 충분히 혼연해서, 페이스트형상으로 가공하여 사용한다.
[표 3]
Figure kpo00003
상기와 같이해서 형성한 절연층형성재층은, 25∼65℃의 비교적 저온에서 시간을 두고서 건조하는 것이 바람직하다. 이 층의 두께가 50∼100㎛ 정도에서는 30∼65℃로 건조가능하지만, 100∼300㎛ 정도로 막두께가 두꺼울 경우는 25∼40℃의 낮을정도로 건조하는 것이 좋으며, 이에 의해서 전사지는 휘는일 없이 소망의 전사지를 얻을수가 있다.
(6) 오우버코오트층
오우버코오트층으로서의 수지막의 역할은 극히 중요하다. 전사지를 사용전에 물에 담그면 재습성풀층은 물을 흡수해서 팽윤하며, 대지와 전사부로 분리된다. 이때, 전사부를 목적의 기판에 전사하고, 기판과 전사부가 결합할때까지 전사부의 유연성과 기계적강도를 유지할 필요가 있다. 이 역할을 완수하는 것이 수지막이다. 또, 기판과 결합시킬때, 소성등의 공정을 경유시 산화연소하여 재를 남김없이 소실하는 기능도 필요하다.
따라서, 여기에 사용하는 수지막은, 연소성이 풍부하고, 또한 유리질층이니 도전박에 악영향을 미치지 않는 것이 아니면 안된다. 아크릴수지, 염화비닐수지가 그 예이다. 아크릴수지로서는, 폴리메타크릴산에스텔이나 폴리아크릴산에스텔을 사용한다. 또 염화비닐과 아크릴산에스텔의 공중합체도 사용된다.
상기한 수지를, 적당한 용제에 용해해서 점도를 조정하여, 스프레이 또는 인쇄법에 의해서 수지막을 형성한다.
이하, 본 발명의 바람직한 실시예를 설명하나, 본 발명은 이들 실시예에 한정되는 것은 아니다.
[실시예 1]
전사용대지상에, 덱스트린에 물을 가해서 페이스트형상으로한 풀을 스크리인인쇄에 의해서 약 10㎛의 두께로 형성하고, 건조후, 두께 약 60㎛의 스테인레스강 SUS 430을 제6도의 패턴으로 타발한 도전박을 풀층위에 얹어놓고, 유리페이스트를 스크리인인쇄해서 두께 약 120㎛의 절연층형성재층을 형성했다. 건조후, 일본 미쯔비시레이용(주)으로부터 LR-758N의 이름으로 판매되고 있는 아크릴수지의 유기용제용액을 막두께가 약 10㎛가 되게 스크리인인쇄해서, 건조했다.
그런데, 상기의 유리페이스트는, 표 2의 No.1의 프릿을 사용하여, 표 3의 조성으로한 것이다.
상기한 바와 같이해서 얻은 제3도와 같은 구성의 전사지를 물에 담그어서, 풀층의 부분에서 분리한 전사부를 기판상에 설치하고, 건조후 790℃로 5분간 소성했다. 여기서 사용한 기판은, 자기강판에 자기층을 피복한 것이다. 이렇게해서 얻은 면형상발열체는, 도전박으로 이루어진 발열소자의 바깥면을 덮는 절연피복층속의 기포의 생성도 없고, 종래법에 의한 것과 거의 동일한 특성을 시현했다.
[실시예 2]
풀층과 도전박과의 사이에 상기와 마찬가지의 유리페이스트를 사용한 두께 약 100㎛의 절연층형성재층을 형성한 제5도의 구성으로한 전사지를 사용한 외는 실시예 1과 동일조건으로해서 면형상발열체를 구성했다.
[실시예 3]
실시예 1에서의 도전박을 두께 약 40㎛의 Ni-Cr합금으로 바꾼외는 실시예 1과 동일조건으로 면형상발열체를 구성했다.
[실시예 4]
전사용대지상에, 덱스트린을 사용한 풀층을 약 10㎛의 두께로 형성하고, 건조후, 실시예 1에서 사용한 것과 같은 유리페이스트를 약 100㎛의 두께로 스크리인인쇄하여, 건조했다. 다시 그 위에 두께 약 50㎛의 압연구리박을 제7도와 같은 패턴으로 타발한 것을 얹어놓고, 그 위에 실시예 1에서 사용한 것과 같은 아크릴 수지용액을 사용해서 두께 약 10㎛의 수지막을 형성하여, 건조했다.
한편, 기판으로서, 스테인레스강 SUS 444를 사용하고, 이 표면에 상기 대지로부터 박리한 전사부를 설치하여, 건조후, 790℃로 4.5분간 소성했다. 이때의 소성분위기는, 체적비로 95%의 질소와 5%의 수소를 혼합한 가스를 유통시키고 있는 전기로내이며, 로내는 2∼3%의 산소농도로 되어있다.
상기한 바와 같이, 실질적으로 소성분위기를 비산화성으로한 것은, 구리박이 산화되는 것을 방지하기 위한 것이다. 그러나, 수지막을 연소제거할 수 있을 정도의 산소는 필요하다.
[실시예 5]
기판으로서, 자기가공한 스테인레스강 SUS 444을 사용한 외는 실시예 4와 동일조건으로 회로판을 제작했다.
실시예 4, 5의 회로기판은 전자식카메라용으로서 안정된 동작을 했다.
[산업상의 이용 가능성]
본 발명에 의하면, 소정의 회로패턴의 도전박을 전사법에 의해서 기판상에 안정하게 설치할 수 있으므로, 회로판의 제조가 용이하게 된다. 본 발명에 의해서 얻게되는 도전회로는, 큰 전류 및 미약전류통전에 적용할 수 있으므로, 각종 전자기기나 면형성발열체로서 이용할 수 있다.

Claims (10)

  1. 전사용대지상에, 박리용이한 성질의 풀층을 개재해서 소정의 패턴의 도전박과 유리프릿을 함유하는 절연층형성재층의 조합 및 연소성이 풍부한 수지막으로 이루어진 오우버코오트층을 형성한 전사지로부터 상기 도전박과 절연층형성재층의 조합 및 오우버코오트층의 일체화물을 박리해서 기판상에 설치하고, 소성에 의해상기 수지막을 연소제거함과 동시에, 상기 절연층형성재층의 유리를 연화시켜서 유리질절연층을 형성하고, 이에 의해서 상기 도전박을 상기 기판에 고정하는 것을 특징으로 하는 도전회로의 형성법.
  2. 제1항에 있어서, 상기 절연층형성재층이 상기 풀층과 도전박과의 사이에 형성되는 도전회로의 형성법.
  3. 제1항에 있어서, 상기 절연층형성재층이 상기 도전박과 오우버코오트층과의 사이에 형성되는 도전회로의 형성법.
  4. 제1항에 있어서, 상기 절연층형성재층이 상기 풀층과 도전박과의 사이 및 도전박과 오우버코오트층과의 사이에 형성되는 도전회로의 형성법.
  5. 제2항 또는 제4항에 있어서, 상기 기판이 금속판 또는 자기가공한 금속판인 도전회로의 형성법.
  6. 제3항에 있어서, 상기 기판이 자기가공한 금속기판인 도전회로의 형성법.
  7. 제1항에 있어서, 상기 풀층이 재습성풀층인 도전회로의 형성법.
  8. 전사용대지상에, 박리용이한 성질의 풀층을 개재해서 소정의 패턴의 도전박과 유리프릿을 함유하는 절연층형성재층과 연소성이 풍부한 수지막으로 이루어진 오우버코오트층을 순차적으로 형성한 전사지로부터 상기 도전박과 절연층형성재층 및 오우버코오트층의 일체화물을 박리해서 절연성기판상에 설치하고, 소성에 의해 상기 수지막을 연소제거함과 동시에, 상기 절연층형성재층의 유리를 연화시켜서 유리질절연층을 형성하는 것을 특징으로 하는 도전회로의 형성법.
  9. 전사용대지상에, 박리용이한 성질의 풀층을 개재해서 유리프릿을 함유하는 절연층형성재층과 소정의 패턴의 도전박과 연소성이 풍부한 수지막으로 이루어진 오우버코오트층을 순차적으로 형성한 전사지로부터 상기 절연층형성재층과 도전박과 오우버코오트층의 일체화물을 박리해서 기판상에 설치하고, 소성에 의해 상기 절연층형성재층의 유리를 연화시켜서 유리질절연층을 형성하는 것을 특징으로 하는 도전회로의 형성법.
  10. 전사용대지상에, 박리용이한 성질의 풀층을 개재해서 유리프릿을 함유하는 절연층형성재층과, 소정의 패턴의 도전박과, 유리프릿을 함유하는 절연층형성재층과, 연소성이 풍부한 수지막으로 이루어진 오우버코오트층을 순차적으로 형성한 전사지로부터, 상기 도전박, 2개의 절연층형성재층 및 오우버코오트층의 일체화물을 박리해서 기판상에 설치하고, 소성에 의해 상기 수지막을 연소제거함과 동시에, 상기 유리를 연화시켜서 유리질절연층을 형성하는 것을 특징으로 하는 도전회로의 형성법.
KR1019860700066A 1984-06-14 1985-06-12 도전회로의 형성법 KR900000510B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP59120648A JPS611088A (ja) 1984-06-14 1984-06-14 導電回路の形成法
JP??59120648 1984-06-14
PCT/JP1985/000327 WO1986000190A1 (en) 1984-06-14 1985-06-12 Method of forming electrically conductive circuit

Publications (2)

Publication Number Publication Date
KR860700202A KR860700202A (ko) 1986-03-31
KR900000510B1 true KR900000510B1 (ko) 1990-01-31

Family

ID=14791424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860700066A KR900000510B1 (ko) 1984-06-14 1985-06-12 도전회로의 형성법

Country Status (4)

Country Link
US (1) US4694573A (ko)
JP (1) JPS611088A (ko)
KR (1) KR900000510B1 (ko)
WO (1) WO1986000190A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4867839A (en) * 1987-09-04 1989-09-19 Shinko Electric Industries Co., Ltd. Process for forming a circuit substrate
US6549193B1 (en) 1998-10-09 2003-04-15 3M Innovative Properties Company Touch panel with improved linear response and minimal border width electrode pattern
US6233817B1 (en) * 1999-01-17 2001-05-22 Delphi Technologies, Inc. Method of forming thick-film hybrid circuit on a metal circuit board
US20030134095A1 (en) * 2002-01-16 2003-07-17 Bottari Frank J Method of applying an edge electrode pattern to a touch screen
US6280552B1 (en) * 1999-07-30 2001-08-28 Microtouch Systems, Inc. Method of applying and edge electrode pattern to a touch screen and a decal for a touch screen
US20010028343A1 (en) * 2000-02-02 2001-10-11 Bottari Frank J. Touch panel with an integral wiring harness
US7321362B2 (en) 2001-02-01 2008-01-22 3M Innovative Properties Company Touch screen panel with integral wiring traces
US6651461B2 (en) 2001-05-31 2003-11-25 3M Innovative Properties Company Conveyor belt
US6488981B1 (en) * 2001-06-20 2002-12-03 3M Innovative Properties Company Method of manufacturing a touch screen panel
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
US7845147B2 (en) 2006-02-20 2010-12-07 Frito-Lay North America, Inc. Method for producing a detachably connected container having barrier properties
JP5245600B2 (ja) * 2008-07-16 2013-07-24 株式会社リコー 転写用紙、転写用紙の製造装置および転写用紙基材
JP5262757B2 (ja) * 2009-01-27 2013-08-14 株式会社リコー 転写用紙及びその製造方法、並びに機能性薄膜の製造方法
KR101489159B1 (ko) * 2011-12-23 2015-02-05 주식회사 잉크테크 금속 인쇄회로기판의 제조방법
EP3028549B1 (en) * 2013-07-29 2018-06-13 Ferro Corporation Conductive trace and method of forming conductive trace
CN110972398A (zh) * 2019-12-11 2020-04-07 芜湖雅葆轩电子科技股份有限公司 免贴耐高温材料pcb板加工工艺

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3729819A (en) * 1970-01-09 1973-05-01 Nippon Toki Kk Method and device for fabricating printed wiring or the like
US3870776A (en) * 1973-01-02 1975-03-11 Metalized Ceramics Corp Method for making ceramic-metal structures
JPS4993862A (ko) * 1973-01-10 1974-09-06
JPS5428798B2 (ko) * 1973-06-28 1979-09-19
CH592906B5 (ko) * 1974-06-18 1977-11-15 Nivarox Sa
JPS5111160A (en) * 1974-07-18 1976-01-29 Matsushita Electric Ind Co Ltd Tenshahonyoru atsumakukairobuhinno seizohoho
JPS5824913B2 (ja) * 1979-02-21 1983-05-24 株式会社日立製作所 管状導体の電気接続部の製造方法
JPS5610995A (en) * 1979-07-06 1981-02-03 Alps Electric Co Ltd Method of forming circuit board
JPS58202585A (ja) * 1982-05-21 1983-11-25 三菱電機株式会社 プリント配線板の製造方法
WO1984000275A1 (en) * 1982-06-24 1984-01-19 Matsushita Electric Ind Co Ltd Panel heater

Also Published As

Publication number Publication date
JPH0436599B2 (ko) 1992-06-16
KR860700202A (ko) 1986-03-31
WO1986000190A1 (en) 1986-01-03
JPS611088A (ja) 1986-01-07
US4694573A (en) 1987-09-22

Similar Documents

Publication Publication Date Title
KR900000510B1 (ko) 도전회로의 형성법
US4404237A (en) Fabrication of electrical conductor by replacement of metallic powder in polymer with more noble metal
US5716663A (en) Multilayer printed circuit
US4409278A (en) Blister-free direct bonding of metals to ceramics and metals
GB2074604A (en) Conductive pastes and materials
SE429914B (sv) Forfarande for framstellning av tryckta kretskort
EP1042539A1 (en) Printed circuit manufacturing process using tin-nickel plating
WO1995003168A1 (en) Circuit board material with barrier layer
JP3076342B1 (ja) 電子部品実装用フィルムキャリアテ―プおよびその製造方法
JPS61194794A (ja) 混成集積回路基板の製造方法
JPH06151913A (ja) 電極形成法
US4912284A (en) Electrical circuits
JPH0448571A (ja) ホーロ絶縁基板を用いた面状発熱体および温度センサー
GB2030006A (en) Printed circuit board with increased arc track resistance
US4936010A (en) Method of forming dielectric layer on a metal substrate having improved adhesion
WO1985005242A1 (en) Electrically conductive circuit board and a method of producing the same
KR930000639B1 (ko) 고밀도 다층 인쇄회로기판의 제조방법
JP2817873B2 (ja) 混成集積回路基板及びその製造方法
CA2224188A1 (en) Parts-packaging substrate and method for manufacturing same as well as method for manufacturing a module
JPS6120395A (ja) ホ−ロ回路基板の製造法
JPS57141934A (en) Semiconductor device
JPS62287695A (ja) メタルコア銅張りホ−ロ−基板の製造方法
JP2005123598A (ja) 配線基板
JPH0722737A (ja) 配線パターンの形成方法
JPS61121389A (ja) セラミツク配線板

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000128

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee