KR890010713A - 직접 억세스 제어 회로 및 제어 방법 - Google Patents
직접 억세스 제어 회로 및 제어 방법 Download PDFInfo
- Publication number
- KR890010713A KR890010713A KR870014713A KR870014713A KR890010713A KR 890010713 A KR890010713 A KR 890010713A KR 870014713 A KR870014713 A KR 870014713A KR 870014713 A KR870014713 A KR 870014713A KR 890010713 A KR890010713 A KR 890010713A
- Authority
- KR
- South Korea
- Prior art keywords
- banking
- direct access
- access control
- cpu
- address
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 구체적인 제어 회로도,
제2도는 본 발명의 방법을 보이는 플로우 챠트.
Claims (2)
- 직접 엑세스 제어회로에 있어서, CPU가 뱅킹 이네이블 신호를 발생시키도록 CPU의 I/O 어드레스를 데코우딩하는 데코우드와 CPU가 뱅킹 이네이블시 뱅킹 프로그램 수행 신호를 발생시키는 NOR게이트와 뱅킹 이네이블 신호가 선택되면 CPU가 두가지 더미지령을 수행하도록 하는 직렬 접속된 3개의 D-플립플롭과 뱅킹 작동이 수행되고 나면 상기 D-플립플롭중 CPU로부터의 입력신호를 수신하게한 D-플립플롭이 작동되지 않게하는 두개의 D-플립플롭 및 AND게이트들로 구성시킨 직접 억세스 제어회로.
- 직접 엑세스 제어방법에 있어서, CPU가 뱅킹 이네이블 신호를 수신하여 세트되면 리세트 신호와 동시에 뱅킹 레지스터를 지정하여 뱅킹 에니이블 어드레스를 결정하게되고, 뱅킹 OP코드를 로우드함과 동시에 I/O 상위 어드레스를 클리어하며, 그 다음 뱅킹이네이블이 활성화 되면서 2개의 더미지렴을 연속적으로 수행하고, 뱅킹 프로그램이 수행됨과 동시에 인터럽트 신호에 대하여 디스에이블 상태로 되며, 뱅킹 프로그램이 수행된후 다시 정상 프로그햄 레지스터가 지정되게하고, 뱅킹 어드레스를 다시 호출하거나 뛰어넘게 하는 단계들로 이루어진 직접 억세스 제어방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR870014713A KR890010713A (ko) | 1987-12-22 | 1987-12-22 | 직접 억세스 제어 회로 및 제어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR870014713A KR890010713A (ko) | 1987-12-22 | 1987-12-22 | 직접 억세스 제어 회로 및 제어 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR890010713A true KR890010713A (ko) | 1989-08-10 |
Family
ID=68459893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR870014713A KR890010713A (ko) | 1987-12-22 | 1987-12-22 | 직접 억세스 제어 회로 및 제어 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890010713A (ko) |
-
1987
- 1987-12-22 KR KR870014713A patent/KR890010713A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850001573A (ko) | 데이터처리장치 | |
| KR910008565A (ko) | 분기 제어 회로 | |
| KR890010713A (ko) | 직접 억세스 제어 회로 및 제어 방법 | |
| KR910014823A (ko) | 정보처리시스템 | |
| JPS5537663A (en) | Start system of option hardware | |
| KR840005226A (ko) | 데이타 처리장치에 있어서의 타이밍 제어방식 | |
| JPS5455336A (en) | Data processor controlled by microprogram | |
| JPS53113446A (en) | Information processor and its method | |
| JPS5566028A (en) | Information processing unit | |
| JPS5255315A (en) | Data transmission control unit | |
| JPS5723150A (en) | Instruction execution device | |
| JPS573151A (en) | Test system for 1-chip microcomputer | |
| JPS54155744A (en) | Microprogram control system | |
| SU435565A1 (ru) | Устройство для защиты памяти | |
| JPS56147245A (en) | Microprogram control device | |
| JPS5725042A (en) | Microprocessor | |
| JPS56124954A (en) | Advance control type information processing equipment | |
| JPS56132641A (en) | Microprogram control device | |
| JPS54102937A (en) | Information processor | |
| JPS5447083A (en) | Sequence control equipment | |
| KR970012074A (ko) | 레지스터 세트 방법 및 회로 | |
| JPS5671149A (en) | Data processing device | |
| JPS57201903A (en) | Plural operation sequence generating system in numerical control device | |
| JPS54534A (en) | Advance control system of instruction in information processor | |
| KR890702115A (ko) | 레지스터 간섭 방지방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |