KR890008682A - 트레이스데이터 수집회로를 내장한 집적회로 - Google Patents

트레이스데이터 수집회로를 내장한 집적회로 Download PDF

Info

Publication number
KR890008682A
KR890008682A KR1019880015273A KR880015273A KR890008682A KR 890008682 A KR890008682 A KR 890008682A KR 1019880015273 A KR1019880015273 A KR 1019880015273A KR 880015273 A KR880015273 A KR 880015273A KR 890008682 A KR890008682 A KR 890008682A
Authority
KR
South Korea
Prior art keywords
signal
value
circuit means
change
circuit
Prior art date
Application number
KR1019880015273A
Other languages
English (en)
Other versions
KR920001964B1 (ko
Inventor
고이치 다나카
이치로 나가시마
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890008682A publication Critical patent/KR890008682A/ko
Application granted granted Critical
Publication of KR920001964B1 publication Critical patent/KR920001964B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음

Description

트레이스데이터 수집회로를 내장한 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 내부에 트레이스데이타 수집회로가 집적된 집적회로를나타낸 도면.
제2도는 본 발명에 따른 데이타 압축방법의 일례를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : CPU 3 : 캐시메모리
5 : 주변제어기 7 : 수집압축부
9 : 기억부 11 : 독출부
13 : 트레이스제어부 15 : 내부버스
17 : 내부신호노우드

Claims (10)

  1. 내부회로로부터의 신호를 선택수집하여 압축하는 수집압축회로수단(7)과, 이 수집압축회로수단(7)으로부터의 트레이스데이터를 격납하는 기억회로수단(9), 설정된 트레이스 조건에 따라 트레이스데이터의 수집을 행하도록 상기 수집압축회로수단(7)과 기억회로수단(9)을 제어하는 제어회로수단(13) 및 상기 기억회로수단(9)에 격납된 트레이스데이터를 독출하여 집적회로의 외부로 출력하는 독출회로수단(11)으로 트레이스데이터 수집회로가 구성되어, 집적회로의 내부회로로부터 나오는 신호를 수집하도록 하고, 상기 트레이스 데이터 수집회로를 상기 집적회로내의 상기 내부회로와 함께 집적시켜서 구성한 것을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 상기 기억회로수단(9)이 선입선출방식의 기억회로수단인 것을 특징으로 하는 집적 회로.
  3. 제1항에 있어서, 상기 수집압축회로수단(7)은 값이 변화하는 시간간격이 긴 신호에 대해 그 신호의 값이 변화할때에만 신호명과 전번단계의 변화로부터의 경과시간 및 값으로 이루어지는 데이터를 생성하도록 된것을 특징으로 하는 집적회로.
  4. 제1항에 있어서, 상기 수집압축회로수단(7)은 값의 변화가 연속 또는 소폭일 확률이 높은 신호에 대해 그 신호의 비트를 적절한 수의 상의비트와 하위비트로 분할하여 하위비트만이 변화할때는 제1신호명을 이용해서 제1신호명과 전번단계의 변화로부터의 경과시간 및 하위비트의 값으로 이루어지는 데이터를 생성하게 되고, 상위비트가 변화할때는 제2신호명을 이용해서 제2신호명과 전번단계의 변화로부터의 경과시간 및 전체비트의 값으로 이루어지는 데이터를 생성하도록 된것을 특징으로 하는 집적회로.
  5. 제1항에 있어서, 상기 수집압축회로수단(7)은 값의 변화가 연속 또는 소폭일 확률이 높은 복수의 신호가 시분할로 동일한 신호선에 전송되어 이들을 차례로 반복수집할때는 각 신호별로 값의 변화를 비교하여 하위비트만이 변화할때는 각 신호의 제1신호명을 이용해서 각 신호의 제1신호명과 전번단계의 변화로부터의 경과시간 및 하위비트의 값으로 이루어지는 데이터를 생성하게 되고, 상위비트가 변화할때는 각 신호의 제2신호명을 이용해서 각 신호의 제2신호명과 전번단계의 변화로부터의 경과시간 및 전체비트의 값으로 이루어지는 데이터를 생성하도록 된것을 특징으로 하는 집적회로.
  6. 제1항에 있어서, 상기 집적회로의 내부회로가 CPU(1)와 캐시메모리(3) 및 주변제어기(5)중 어느 1개 이상을 갖춘 기능모듈로 이루어진 것을 특징으로 하는 집적회로.
  7. 내부회로로부터의 신호를 수집하여 압축하는 수집압축회로수단(7)과, 이 수집압축회로수단(7)으로부터의 트레이스데이터를 격납하는 기억회로수단(9), 설정된 트레이스 조건에 따라 트레이스데이터의 수집을 수행하도록 상기 수집압축회로수단(7)과 상기 기억회로수단(9)을 제어하는 제어회로수단(13)으로 트레이스데이터 수집회로를 구성해서 마이크로프로세서(1)를 포함한 집적회로에 집적된 내부회로로부터 나오는 신호를 수집하도록 하고, 상기 트레이스데이터 수집회로를 상기 집적회로내의 상기 내부회로와 함께 집적시켜서 상기 기억회로수단(9)에 기억된 트레이스데이터가 마이크로프로세서(1)에 의해 실행되는 프로그램에 의해 집적회로의 외부로 출력되도록 구성한 것을 특징으로 하는 집적회로.
  8. 제7항에 있어서, 상기 수집압축회로수단(7)은 값이 변화하는 시간간격이 긴 신호에 대해 그 신호의 값이 변화할때에만 신호명과 전번단계의 변화로부터의 경과시간 및 값으로 이루어지는 데이터를 생성하도록 된 것을 특징으로 하는 집적회로.
  9. 제7항에 있어서, 상기 수집압축회로수단(7)은 값의 변화가 연속 또는 소폭일 확률이 높은 신호에 대해 그 신호의 비트를 적절한 수의 상위비트와 하위비트로 분할하여 하위비트만이 변화할때는 제1신호명을 이용해서 제1신호명과 전번단계의 변화로부터의 경과시간 및 하위비트의 값으로 이루어지는 데이트를 생성하게 되고, 상위비트가 변화할때는 제2신호명을 이용해서 제2신호명과 전번단계의 변화로부터의 경과시간 및 전체비트의 값으로 이루어지는 데이터를 생성하도록 된것을 특징으로 하는 집적회로.
  10. 제7항에 있어서, 상기 수집압축회로수단(7)은 값의 변화가 연속 또는 소폭일 확률이 높은 복수의 신호가 시분할로서 동일한 신호선에 전송되어 이들을 차례로 반복 수집할때는 각 신호별로 값의 변화를 비교해서 하위비트만이 변화할때는 각 신호의 제1신호명을이용해서 각 신호의 제1신호명과 전번단계의 변화로부터의 경과시간 및 하위비트의 값으로 이루어지는 데이터를 생성하게 되고, 상위비트가 변화할때는 각 신호의 제2신호명을 이용해서 각 신호의 제2신호명과 전번단계의 변화로부터의 경과시간 및 전체비트의 값으로 이루어지는 데이터를 생성하도록 된것을 특징으로 하는 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880015273A 1987-11-20 1988-11-19 트레이스데이터 수집회로를 내장한 집적회로 KR920001964B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62291983A JPH01134541A (ja) 1987-11-20 1987-11-20 情報処理装置
JP62-291983 1987-11-20

Publications (2)

Publication Number Publication Date
KR890008682A true KR890008682A (ko) 1989-07-12
KR920001964B1 KR920001964B1 (ko) 1992-03-07

Family

ID=17775993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015273A KR920001964B1 (ko) 1987-11-20 1988-11-19 트레이스데이터 수집회로를 내장한 집적회로

Country Status (3)

Country Link
EP (1) EP0316609A3 (ko)
JP (1) JPH01134541A (ko)
KR (1) KR920001964B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343765B1 (ko) * 1998-10-20 2002-07-20 마쯔시다덴기산교 가부시키가이샤 신호처리장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327361A (en) * 1990-03-30 1994-07-05 International Business Machines Corporation Events trace gatherer for a logic simulation machine
JPH05205005A (ja) * 1990-03-30 1993-08-13 Internatl Business Mach Corp <Ibm> ロジック・シミュレーション・マシン用ホスト・インタフェース
JP2864759B2 (ja) * 1991-02-07 1999-03-08 三菱電機株式会社 プログラマブルコントローラ
DE4126465C1 (ko) * 1991-08-09 1992-08-20 Siemens Nixdorf Informationssysteme Ag, 4790 Paderborn, De
JP2737495B2 (ja) * 1991-12-17 1998-04-08 富士通株式会社 入出力制御装置
JP2772192B2 (ja) * 1992-03-03 1998-07-02 日本電気株式会社 入出力処理装置
DE4338820A1 (de) * 1993-11-13 1995-05-18 Bosch Gmbh Robert Einchip-Mikrorechner
DE19544723C2 (de) * 1995-11-30 1999-11-11 Siemens Ag Prozessor-Analysesystem
US6142683A (en) * 1997-04-08 2000-11-07 Advanced Micro Devices, Inc. Debug interface including data steering between a processor, an input/output port, and a trace logic
US5978902A (en) * 1997-04-08 1999-11-02 Advanced Micro Devices, Inc. Debug interface including operating system access of a serial/parallel debug port
US6154857A (en) * 1997-04-08 2000-11-28 Advanced Micro Devices, Inc. Microprocessor-based device incorporating a cache for capturing software performance profiling data
EP1184790B1 (en) * 1997-04-08 2009-11-25 Advanced Micro Devices, Inc. Trace cache for a microprocessor-based device
US6189140B1 (en) 1997-04-08 2001-02-13 Advanced Micro Devices, Inc. Debug interface including logic generating handshake signals between a processor, an input/output port, and a trace logic
US6094729A (en) * 1997-04-08 2000-07-25 Advanced Micro Devices, Inc. Debug interface including a compact trace record storage
US6167536A (en) * 1997-04-08 2000-12-26 Advanced Micro Devices, Inc. Trace cache for a microprocessor-based device
US6041406A (en) * 1997-04-08 2000-03-21 Advanced Micro Devices, Inc. Parallel and serial debug port on a processor
US6009270A (en) * 1997-04-08 1999-12-28 Advanced Micro Devices, Inc. Trace synchronization in a processor
US6185732B1 (en) 1997-04-08 2001-02-06 Advanced Micro Devices, Inc. Software debug port for a microprocessor
US6314530B1 (en) 1997-04-08 2001-11-06 Advanced Micro Devices, Inc. Processor having a trace access instruction to access on-chip trace memory
US6148381A (en) * 1997-04-08 2000-11-14 Advanced Micro Devices, Inc. Single-port trace buffer architecture with overflow reduction
US6154856A (en) * 1997-04-08 2000-11-28 Advanced Micro Devices, Inc. Debug interface including state machines for timing synchronization and communication
US6175914B1 (en) 1997-12-17 2001-01-16 Advanced Micro Devices, Inc. Processor including a combined parallel debug and trace port and a serial port
US6145100A (en) * 1998-03-04 2000-11-07 Advanced Micro Devices, Inc. Debug interface including timing synchronization logic
US6145123A (en) * 1998-07-01 2000-11-07 Advanced Micro Devices, Inc. Trace on/off with breakpoint register
JP2992284B1 (ja) 1998-10-20 1999-12-20 松下電器産業株式会社 信号処理装置
DE19930120A1 (de) * 1999-06-30 2001-01-11 Siemens Ag Multiprozessor-Tracekonzept für System on Chip Anwendungen
EP1257939A2 (en) * 2000-02-18 2002-11-20 Broadcom Corporation An efficient memory allocation scheme for data collection
WO2009031254A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation 半導体装置及び開発支援装置
GB2453174B (en) * 2007-09-28 2011-12-07 Advanced Risc Mach Ltd Techniques for generating a trace stream for a data processing apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4574351A (en) * 1983-03-03 1986-03-04 International Business Machines Corporation Apparatus for compressing and buffering data
JPS59191646A (ja) * 1983-04-15 1984-10-30 Sanyo Electric Co Ltd デ−タ処理方式
JPS61278947A (ja) * 1985-06-03 1986-12-09 Nec Corp 中央処理装置のデ−タトレ−ス装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343765B1 (ko) * 1998-10-20 2002-07-20 마쯔시다덴기산교 가부시키가이샤 신호처리장치

Also Published As

Publication number Publication date
EP0316609A3 (en) 1990-07-18
EP0316609A2 (en) 1989-05-24
KR920001964B1 (ko) 1992-03-07
JPH01134541A (ja) 1989-05-26

Similar Documents

Publication Publication Date Title
KR890008682A (ko) 트레이스데이터 수집회로를 내장한 집적회로
KR890702146A (ko) 온-보드 칩 선택 및 프로그램 가능한 버스 스트레칭 마이크로 컴퓨터
KR870011537A (ko) 어드레스 변환을 사용한 데이타 처리 시스템
KR920019103A (ko) 아날로그/디지탈 (a/d)콘버터
KR880003252A (ko) 마이크로 프로세서
KR880014741A (ko) 펄스 입력장치
TW330293B (en) Memory chip architecture and packaging method with increased production yield
US20040117542A1 (en) LIFO type data storage device incorporating two random access memories
JPS54123841A (en) Semiconductor integrated memory element
KR860004365A (ko) 비동기 주기 신호의 포착용 전자장치
JPS6461133A (en) Channel board control circuit
KR900019048A (ko) 반도체기억장치의 테스트회로
KR890002770A (ko) 이중버퍼를 이용한 실시간 데이터 저장회로
SU1195428A1 (ru) Устройство дл формировани серий импульсов
JP3117984B2 (ja) 半導体不揮発性メモリ装置
KR890009425Y1 (ko) 적외선 원격무선 조정장치의 펄스 위상변조(p.p.m)신호 판독장치
KR0140680B1 (ko) 메모리 용량 출력기능을 가지는 fifo회로
SU486316A1 (ru) Устройство дл сортировки данных
JPS5798051A (en) Memory system of scan in/out data
JPS6484306A (en) Sequence program generating device
JPS57203315A (en) Filter coefficient applying system to characteristic variable switched capacitor filter
JPS5454537A (en) Data processing system
ATE97528T1 (de) Schaltungsanordnung zum uebertragen von datensignalen.
JPS6116094B2 (ko)
KR950029551A (ko) 엔진 전자제어유닛의 센서신호 처리방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee