KR0140680B1 - 메모리 용량 출력기능을 가지는 fifo회로 - Google Patents

메모리 용량 출력기능을 가지는 fifo회로

Info

Publication number
KR0140680B1
KR0140680B1 KR1019940038201A KR19940038201A KR0140680B1 KR 0140680 B1 KR0140680 B1 KR 0140680B1 KR 1019940038201 A KR1019940038201 A KR 1019940038201A KR 19940038201 A KR19940038201 A KR 19940038201A KR 0140680 B1 KR0140680 B1 KR 0140680B1
Authority
KR
South Korea
Prior art keywords
signal
pointer
read
ram
outputting
Prior art date
Application number
KR1019940038201A
Other languages
English (en)
Other versions
KR960025716A (ko
Inventor
윤성욱
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019940038201A priority Critical patent/KR0140680B1/ko
Publication of KR960025716A publication Critical patent/KR960025716A/ko
Application granted granted Critical
Publication of KR0140680B1 publication Critical patent/KR0140680B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063Control signal output circuits, e.g. status or busy flags, feedback command signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109Control signal input circuits

Landscapes

  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 메모리 용량 출력기능을 가지는 FIFO회로에 관한 것으로, 라이트포인터레지스터(10)가 라이트신호에 따라 라이트포인터신호를 출력하면 램(14)은 상기 라이트포인터신호에 따라 데이타를 입력받아 저장하고, 리드포인터레지스터(12)가 리드신호에 따라 리드포인터신호를 출력하면 램(14)은 상기 리드포인터신호에 따라 데이터를 출력하며, 용량계산기(16)는 라이트포인터신호 및 리드포인터신호를 입력받아 상기 포인터신호의 차로서 현재 램(14)에 저장되어 있는 메모리 양을 계산하여 출력하는 한편, 멀티플렉서(18)는포인터리드신호(prd)에 따라 상기 램(14)에서 출력된 데이타 또는 상기 용량계산기(16)에서 출력된 포인터신호를 출력하도록 되어 있어, 현재 메모리 양을 정확히 알 수 있는 것이다.

Description

메모리 용량 출력기능을 가지는 FIFO회로
제1도는 본 발명에 따른 메모리 용량 출력기능을 가지는 FIFO회로의 개략적인 불럭선도.
제2도는 본 발명에 따른 1실시예의 개략적인 불럭선도.
제3도는 종래의 메모리 용량 출력기능을 가지는 FIFO회로의 개략적인 불럭선도이다.
*도면의 주요부분에 대한 부호의 설명
10: 라이트포인터레지스터 12: 리드포인터레지스터
14: 램 16: 용량 계산기
18: 멀티플렉서 20: 라이터포인터레지스터
22: 리드포인트레지스터 24: 램
26: 제 1 멀티플렉서 28: 제 2 멀티플렉서
30: 라이트포인터레지스터 32: 리드포인터레지스터
34: 램 36: 용량 계산기
본 발명은 메모리 용량 출력기능을 가지는 FIFO회로에 관한 것으로, 특히 데이타가 저장된 메모리의 현재 메모리 양을 데이타 출력단자를 통하여 출력 하거나 리드/라이트포인트신호를 데이타 출력단자를 통해 각각 출력할 수 있도록 메모리 용량 출력기능을 가지는 FIFO에 관한 것이다.
일반적으로, FIFO메모리란 먼저 데이타가 먼저 출력되도록 된 메모리를 말한다.
이러한 FIFO 메모리의 가장 간다한 일예로는 쉬프트레지스터를 이용한 것이 있으며, 램을 사용하여 구현할 수도 있다.
상기와 같은 FIFO메모리를 통신메모리 소자로 사용할때에는 FIFO메모리에 저장된 현재 데이터의 양을 알 필요가 있다.
제3도는 종래의 메모리 용량 출력기능을 가지는 FIFO회로의 개략적인 불럭선도로서, 라이트신호에 따라 라니트포인터신호를 출력하는 라이트포인터레지스터(30)와; 리드신호에 따라 리도포인터신호를 출력하는 리드포인터레지스터(32); 상기 라이트포인터신호 및 리드포인터신호에 따라 데이타를 저장하거나 출력하는 램(34) 및; 상기 라이트포인터신호 및 리드포인터신호를 입력받아 상기 포인터신호의 차에 의해 상기 램(34)에 저장된 데이타의 양을 계산하여 3가지신호(empty, half, full)신호를 출력하는 용량계산기(36)를 포함하여 구성된다.
상기와 같이 구성된 종래의 메모리 용량 출력기능을 가지는 FIFO회로는, 상기 라이트포인터레지스터(30)가 라이트신호에 따라 라이트포인터신호를 출력하면, 램(34)은 상기 라이트포인터신호에 따라 데이타를 입력받아 저장한다.
그리고, 상기 리드포인터레지스터(32)가 리드 신호에 따라 리드포인터신호를 출력하면, 램(34)은 상기 리드포인터신호에 따라 데이타를 출력하는 것이다.
한편, 상기 용량계산기(36)는 라이트포인터신호 및 리드포인터신호를 입력받아, 상기 포인터신호의 차로서 현재 램(34)에 저장되어 있는 메모리 양을 계산하여 empty, half, full 신호를 각 단자를 통해 출력하는 것이다.
그러나, 이러한 종래의 FIFO회로는 램(34)에 저장되어 있는 메모리 양을 3가지 신호(empty, half, full)로 밖에 출력할 수 없어 정확한 메모리 양을 파악할 수 없는 문제점이 있었다.
이에, 본 발명은 상기와 같은 존래의 문제점을 해소하기 위한 것으로, 데이타가 저장된 메모리의 현제 메모리 양을 데이타 출력단자를 통하여 출력하거나 리드/라이트포인트신호를 데이타 출력단자를 통해 각각 출력할 수 있도록 된 메모리 용량 출력기능을 가지는 FIFO회로를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 용량 출력기능을 가지는 FIFO회로는, 라이트신호에 따라 라이트포인터신호를 출력하는 라이트포인터레지스터와; 리드신호에 따라 리드포인터신호를 출력하는 리드포인터레지스터; 상기라이트포인터신호 및 리드포인터신호에 따라 데이타를 저장하거나 출력하는램: 상기 라이트포인터신호 및 리드포인터신호를 입력받아 상기 포인터신호의 차에 의해 상기 램에 저장된 데이타의 양을 계산하여 용량신호를 출력하는 용량계산기 및; 포인터리드신호에 따라 상기 용량계산기의 용량신호 및 상기 램의 데이타출력신호를 선택적으로 출력하는 멀티풀렉서를 포함하여 구성되는 것을 특징으로 한다.
그리고, 본 발명에 따른 1실시예는, 라이트신호에 따라 라이트포인터신호를 출력하는 라이트포인터레지스터와; 리드신호에 따라 리드포인터신호를 출력하는 리드포인터레지스터; 상기 라이트포인터신호 및 리드포인터신호에 따라 데이타를 저장하거나 출력하는 램; 포인터선택신호에 따라 상기 리드포인터신호를 츨력하거나 라이트포이터 신호를 출력하는 제 1멀티플렉서 및; 포인터리드신호에 따라 상기 제 1 멀티풀렉서에서 출력된 리드/ 라이트포인터신호를 데이타 출력핀을 통하여 출력하거나 램에서 출력된 데이타신호를 데이타 출력핀을 통하여 제 2 멀티플렉서를 포함하여 구성된 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
제1도는 본 발명에 따른 메모리 용량 츨력기능을 가지는 FIFO회로의 개략적인 불럭선도로서, 라이트신호에 따라 라이트포인터신호를 출력하는 라이트포인터레지스터(10)와; 리드신호에 따라 리드포인터신호를 출력하는 리드포인터레지스터(12); 상기 라이트포인터신호 및 리드포인터신호에 따라 데이타를 저장하거나 출력하는 램(14); 상기 라이트포인터신호 및 리드포인터신호를 입력받아 상기 포인터신호의 차에 의해 상기 램(14)에 저장된 데이터의 양을 계산하여 용량신호를 출력하는 용량계산기(16) 및; 포인터리드신호(prd)에 따라 상기 용량 계산기(16)의 용량신호 및 상기 램(14)의 데이터 출력신호를 선택적으로 출력하는 멀티풀렉서(18)를 포함하여 구성된다.
그리고, 제2도는 본 발명에 따른 1실시예의 개략적인 불럭선도로서, 라이트신호에 따라 라이트포인터신호를 출력하는 라이트포인터레지스터(20)와; 리드신호에 따라 리드포인터신호를 출력하는 리드포인터레지스터(22); 상기 라이트포인터신호 및 리드포인터신호에 따라 데이타를 저장하거나 출력하는 램(24); 포인터선택신호SWR)에 따라 상기 리드포인터신호를 출력하거나 라이트포인터신호를 출력하는 제 1멀티풀렉서(26) 및; 포인터리드신호(prd)에 따라 상기 제 1멀티풀렉서(26)에서 출력된 리드/라이트포인터신호를 데이터 출력핀을 통하여 츨력하거나 램(24)에서 출력된 데이터신호를 데이터 출력핀을 통하여 츨력하는 제 2 멀티풀렉서(28)를 포함하여 구성된다.
상기와 같이 구성된 본 발명 및 본 발명에 따른 1실시예의 작용 및 효과를 상세히 설명하면 다음과 같다.
상기와 같이 구성된 본 발명의 메모리 용량 출력기능을 가지는 FIFO회로는, 상기 라이트포인터레지스터(10)가 라이트신호에 따라 라이트포인터신호를 출력하면 램(14)은 상기 라이트포인터신호에 따라 데이타를 입력받아 저장하고, 상기 리드포인터레지스터(12)가 리드신호에 따라 리드포인터신호를 출력하면 램(14)은 상기 리드포인터신호에 따라 데이타를 출력하는 것이다.
그리고, 상기 용량계산기(16)는 라이트포이터신호 및 리드포인터신호를 입력받아 상기 포인터신호의 차로서 현재 램(14)에 저장되어 있는 메모리 양을 계산하여 출력하는 한편, 멀티풀렉서(18)는 포인터리드신호(prd)에 따라 상기 램(14)에서 출력된 데이타 또는 상기 용량계산기(16)에서 출력된 포인터신호를 출력하는 것이다.
즉, 포인터리드신호(prd)가 '1'이면, 상기 멀티풀렉서(18)는 상기 용량계산기(16)에서 출력된 포인터신호를 출력하고, 포이터리드신호(prd)가 '0'이면, 상기 멀티플렉서(18)는 상기 램(14)에서 출려된 데이타를 출력하는 것이다.
한편, 본 발명에 따른 1실시예는, 상기 라이트포인트레지스터(20)가 라이트신호에 따라 라이트포인터신호를 출력하면 램(24)은 상기 라이트포인터신호에 따라 데이타를 입력받아 저장하고, 상기 리드포인터레지스터(22)가 리드신호에 따라 리드포인터신호를 출력하면 램(24)은 상기 리드포인터신호에 따라 저장된 데이터를 출력하는 것이다.
그리고, 제 1멀티플렉서(26)는 포인터선택신호(SWR)에 따라 상기 리드포인터신호를 출력하거나 라이트포인터신호를 출력하고, 제 2멀티플렉서(26)는 포인터리드신호(prd)에 따라 상기 제 1 멀티플렉서(26)에서 출력된 리드/라이트포인터신호를 데이터 출력핀을 통하여 출력하거나 램(24)에서 출력된 데이타신호를 데이타 출력핀을 통하여 출력하는 것이다.
즉, 하기 표 1과 같이, 포인터선텍신호(SWR)가 '1'이면 상기 제 1 멀티플렉서(26)는 리드포인터신호를 출력하고, 포인터선택신호(SWR) '0' 이면 라이트포이터신호를 출력하는 한편, 포인터리드신호(prd)가 '1'이면 제2멀티플렉서(26)는 상기 제1멀티플렉서(26)에서 출력된 리드/라이트포인터신호를 데이타 출력핀을 통하여 출력하고, 포이터리드신호(prd)가 '0'이면 램(24)에서 출력된 데이타 신호를 데이타 출력핀을 통하여 출력하는 것이다.
이상에서 살펴본 바와 같이 본 발명에 따르면, 데이타가 저장된 메모리의 현재 메모리 양을 데이타 출력단자를 통하여 출력하거나 리드/라이트포인트신호를 데이타 출력단자를 통해 각각 출력할 수 있도록 되어 있어, 현재 메모리양을 정확히 알 수 있는 것이다.

Claims (2)

  1. 라이트신호에 따라 라이트포인터신호를 출력하는 라이트포인터레지스터(10)와; 리드신호에 따라 리드포인터신호를 출력하는 리드포인터레지스터(12); 상기 라이트포인터신호 및 리드포인터신호에 따라 데이타를 저장하거나 출력하는 램(14); 상기 라이트포인터신호 및 리드포인터신호를 입력받아 상기 포인터신호의 차에 의해 상기 램(14)에 저장된 데이타의 양을 계산하여 용량신호를 출력하는 용량계산기(16) 및; 포인터리드신호(prd)에 따라 상기 용량계산기(16)의 용량신호 및 상기 램(14)의 데이타 출력신호를 선택적으로 출력하는 멀티플렉서(18)를 포함하여 구성된 것을 특징으로 하는 메모리 용량 출력기능을 가지는 FIFO회로.
  2. 라이트신호에 따라 라이트포인터신호를 출력하는 라이트포인터레지스터(20)와; 리드신호에 따라 리드포인터신호를 출력하는 리드포인터레지스터(22); 상기 라이트포인터신호 및 리드포인터신호에 따라 데이타를 저장하거나 출력하는 램(24); 포인터선택신호(SWR)에 따라 상기 리드포인터신호를 출력하거나 라이트포인터신호를 출력하는 제 1 멀티플렉서(26) 및; 포인터리드신호(prd)에 따라 제 1 멀티플렉서(26)에서 출력된 리드/라이트포인터신호를 데이타 출력핀을 통하여 출력하거나 램(24)에서 출력된 데이타신호를 데이타 출력핀을 통하여 출력하는 제 2멀티플렉서(28)를 포함하여 구성된 것을 특징으로 하는 메모리 용량 출력기능을 가지는FIFO회로.
KR1019940038201A 1994-12-28 1994-12-28 메모리 용량 출력기능을 가지는 fifo회로 KR0140680B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038201A KR0140680B1 (ko) 1994-12-28 1994-12-28 메모리 용량 출력기능을 가지는 fifo회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038201A KR0140680B1 (ko) 1994-12-28 1994-12-28 메모리 용량 출력기능을 가지는 fifo회로

Publications (2)

Publication Number Publication Date
KR960025716A KR960025716A (ko) 1996-07-20
KR0140680B1 true KR0140680B1 (ko) 1998-07-15

Family

ID=19404460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038201A KR0140680B1 (ko) 1994-12-28 1994-12-28 메모리 용량 출력기능을 가지는 fifo회로

Country Status (1)

Country Link
KR (1) KR0140680B1 (ko)

Also Published As

Publication number Publication date
KR960025716A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US5027330A (en) FIFO memory arrangement including a memory location fill indication
KR880008324A (ko) 2중 포트형 반도체 메모리 장치
KR900014984A (ko) 2개 비동기 클럭신호간의 시간지연의 출력신호표시를 제공하는 회로소자와 방법
KR940006073A (ko) 전자 볼륨
EP0798733A3 (en) A synchronous semiconductor memory integrated circuit, a method for accessing said memory and a system comprising such a memory
KR0140680B1 (ko) 메모리 용량 출력기능을 가지는 fifo회로
CA2070668A1 (en) Address processor for a signal processor
KR19980081014A (ko) Fifo 메모리 장치
KR970076812A (ko) 결정 저장 장치를 구비한 고속 아비터
KR950012245A (ko) 사용자 설계 회로를 갖는 단일 칩 마이크로컴퓨터
KR960030404A (ko) 반도체 장치, 이 장치를 사용하는 반도체 회로, 상관 연산 장치, 신호 변환기, 및 이 변환기를 사용하는 신호 처리 시스템
KR960002032A (ko) 인터페이스 장치
JPS57172457A (en) Secondary storage controller
KR930007043B1 (ko) 3단자 읽기/2단자 쓰기 레지스터 화일의 특정레지스터 제로값 읽기회로
JPS58171108A (ja) 自動ゼロ補正付増幅器
JPS5733472A (en) Memory access control system
KR19990005589A (ko) 선입선출버퍼의 상태 표시 회로
KR890002770A (ko) 이중버퍼를 이용한 실시간 데이터 저장회로
KR0137408B1 (ko) Fifo의 데이타 입출력 방법
EP0594058A2 (en) Image processing apparatus
KR860003478Y1 (ko) 컴퓨터 단말기의 문자 발생장치
JPS56152068A (en) Selection circuit for graphic data
JPH0482077A (ja) Fifoメモリ
KR970067331A (ko) 선입선출 메모리
JPS6116094B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee