KR970076812A - 결정 저장 장치를 구비한 고속 아비터 - Google Patents

결정 저장 장치를 구비한 고속 아비터 Download PDF

Info

Publication number
KR970076812A
KR970076812A KR1019970021480A KR19970021480A KR970076812A KR 970076812 A KR970076812 A KR 970076812A KR 1019970021480 A KR1019970021480 A KR 1019970021480A KR 19970021480 A KR19970021480 A KR 19970021480A KR 970076812 A KR970076812 A KR 970076812A
Authority
KR
South Korea
Prior art keywords
terminal
decision
arbiter
signal
applying
Prior art date
Application number
KR1019970021480A
Other languages
English (en)
Other versions
KR100433074B1 (ko
Inventor
이. 서더랜드 이반
에스. 타브로우 리
Original Assignee
케네스 올슨
선 마이크로시스템즈, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케네스 올슨, 선 마이크로시스템즈, 인코오포레이티드 filed Critical 케네스 올슨
Publication of KR970076812A publication Critical patent/KR970076812A/ko
Application granted granted Critical
Publication of KR100433074B1 publication Critical patent/KR100433074B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Memory System (AREA)

Abstract

다수의 고성능 아비터(arbiter)의 실시예를 실행하는 개선된 회로를 제공한다. 한 실시예에서, 최근 아비터는 이전의 결정 아비터와 결정 저장(또는 큐(queue))장치를 조합하여 실행된다. 또다른 실시예에서, 결정 저장량을 늘리는 아비터 실시예를 개시한다.
의사 결정 장치 예를 들면 간단한 아비터는 임의 수의 스테이지로 이루어진 큐 또는 선입 선출(FIFO) 레지스터와 같은 결정 저장 장치가 후속된다. 아비터에 후속하는 결정 저장장치는 아비터로 하여금 가능한한 빠르게 각 결정을 나타내도록 하고 사이클을 만드는 다음 결정을 시작하도록 한다.

Description

결정 저장 장치를 구비한 고속 아비터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예에 따라 결정 저장 장치 및 간단한 아비터의 조합으로 실시되는 최신 5-배션 아비터에 대한 블럭도.

Claims (8)

  1. 최신 아비터의 제1 및 제2요구 입력 단자에 각각 연결된 제1 및 제2요구 입력 단자, 제1 및 제2인가 출력단자, 및 제1 및 제2 종료 입력 단자를 가진 의사 결정 장치와, 상기 의사 결정 장치의 제1 및 제2인가 출력 단자에 각각 연결된 제1 및 제2입력 단자, 상기 의사 결정 장치의 제1 및 제2종료 입력 단자에 연결된 제1 및 제2확인 신호 출력 단자, 상기 최신 아비터의 제1 및 제2인가 단자에 각각 연결된 제1 및 제2출력 단자, 및 상기 최신 아비터의 종료 입력 단자에 연결된 종료 입력 단자를 구비한 결정 저장 장치를 포함한 것을 특징으로 하는 아비터.
  2. 제1항에 있어서, 의사 결정 장치는 기존-결정 형태의 6-배선 아비터인 것을 특징으로 하는 아비터.
  3. 제2항에 있어서, 결정 저장 장치는 단일 결정을 저장하는 단일의 선입 선출 레지스터(FIFO register)인 것을 특징으로 하는 아비터.
  4. 제2항에 있어서, 결정 저장 장치는 단일 결정을 저장하는 단일의 천이 큐(transition queue)인 것을 특징으로 하는 아비터.
  5. 제1시스템 요구 신호를 수신하기 위해 제1요구 입력 단자, 제2시스템 요구 신호를 수신하기 위한 제2요구 입력 단자, 제1인가 단자 및 제2인가 단자, 및 종료 단자를 가진 의사 결정 장치와, 제1인가 단자에 연결된 제1입력 단자, 제2인가 단자에 연결된 제2입력 단자, 종료 단자에 연결된 확인 신호 단자, 제1시스템 인가 신호를 제공하는 제1출력 단자, 제2시스템 인가 신호를 제공하는 제2출력 단자, 및 시스템 종료 입력 단자를 가진 결정 저장 장치를 포함한 것을 특징으로 하는 아비터 회로.
  6. 제5항에 있어서, 상기 결정 저장 장치는 적어도 2개의 스테이지를 가진 FIFO 레지스터인 것을 특징으로 하는 아비터 회로.
  7. 제5항에 있어서, 상기 결정 저장 장치는 적오도 2개의 스테이지를 가진 천이 큐인 것을 특징으로 하는 아비터 회로.
  8. 제1시스템 요구 신호를 수신하기 위한 제1요구 입력 단자, 제2시스템 요구 신호를 수신하기 위한 제2요구 입력 단자, 제1인가 단자와 제2인자 단자, 및 종료 단자를 가진 의사 결정 장치와, 제1인가 단자에 연결된 제1입력 단자, 제2인가 단자에 연결된 제2입력 단자, 제1확인 신호 단자, 제1시스템 인가 신호를 제공하는 제1출력 단자, 제2시스템 인가 신호를 제공하는 제2출력 단자, 및 제1시스템 종료 입력 단자를 가진 제1결정 저장 장치와; 제1인가 단자에 연결된 제1입 단자, 제2인가 단자에 연결된 제2입력 단자, 제1확인 신호, 제2확인 단자, 제3시스템 인가 신호를 제공하는 제1출력 단자, 제4시스템 인가 신호를 제공하는 제2출력 단자, 및 제2시스템 종료 입력 단자를 가진 제2결정 저장 장치와; 제1 및 제2확인 신호 단자와 각각 연결된 제1 및제2입력 단자, 및 의사 결정 장치의 종료 단자에 연결된 출력 단자를 가진 조합 회로를 구비한 아비터 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970021480A 1996-05-31 1997-05-29 결정기억장치를구비한고속아비터 KR100433074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/655,999 1996-05-31
US08/655,999 US5805838A (en) 1996-05-31 1996-05-31 Fast arbiter with decision storage

Publications (2)

Publication Number Publication Date
KR970076812A true KR970076812A (ko) 1997-12-12
KR100433074B1 KR100433074B1 (ko) 2004-09-07

Family

ID=24631230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970021480A KR100433074B1 (ko) 1996-05-31 1997-05-29 결정기억장치를구비한고속아비터

Country Status (7)

Country Link
US (1) US5805838A (ko)
EP (1) EP0810529A1 (ko)
JP (1) JPH1063512A (ko)
KR (1) KR100433074B1 (ko)
CN (1) CN1173667A (ko)
SG (1) SG63710A1 (ko)
TW (1) TW410294B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072805A (en) * 1997-06-30 2000-06-06 Sun Microsystems, Inc. Observing arbiter
JP3524337B2 (ja) * 1997-07-25 2004-05-10 キヤノン株式会社 バス管理装置及びそれを有する複合機器の制御装置
GB2336274B (en) * 1998-01-30 2003-05-21 Sgs Thomson Microelectronics A hierarchical system for accessing resources
US6085316A (en) * 1998-07-28 2000-07-04 Sun Microsystems, Inc. Layered counterflow pipeline processor with anticipatory control
US6249847B1 (en) * 1998-08-14 2001-06-19 Compaq Computer Corporation Computer system with synchronous memory arbiter that permits asynchronous memory requests
US6163839A (en) 1998-09-30 2000-12-19 Intel Corporation Non-stalling circular counterflow pipeline processor with reorder buffer
US6374319B1 (en) 1999-06-22 2002-04-16 Philips Electronics North America Corporation Flag-controlled arbitration of requesting agents
US6636914B1 (en) * 1999-11-05 2003-10-21 Apple Computer, Inc. Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases
US6675246B1 (en) * 2000-09-20 2004-01-06 Sun Microsystems, Inc. Sharing arbiter
US6912609B2 (en) * 2002-12-24 2005-06-28 Lsi Logic Corporation Four-phase handshake arbitration
US20050246463A1 (en) * 2004-04-29 2005-11-03 International Business Machines Corporation Transparent high-speed multistage arbitration system and method
US9626317B2 (en) * 2012-05-29 2017-04-18 Infineon Technologies Austria Ag Arbiter for asynchronous state machines
US9280683B1 (en) 2014-09-22 2016-03-08 International Business Machines Corporation Multi-service cloud storage decision optimization process

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425633A (en) * 1980-10-06 1984-01-10 Mostek Corporation Variable delay circuit for emulating word line delay
US4423384A (en) * 1981-12-21 1983-12-27 Motorola, Inc. Asynchronous multi-port arbiter
JPS6177198A (ja) * 1984-09-21 1986-04-19 Toshiba Corp 半導体記憶装置
US4837740A (en) * 1985-01-04 1989-06-06 Sutherland Ivan F Asynchronous first-in-first-out register structure
US4679213A (en) * 1985-01-08 1987-07-07 Sutherland Ivan E Asynchronous queue system
US4841178A (en) * 1988-02-23 1989-06-20 Northern Telecom Limited Asynchronous processor arbitration circuit
JP2614514B2 (ja) * 1989-05-19 1997-05-28 三菱電機株式会社 ダイナミック・ランダム・アクセス・メモリ
DE69023395T2 (de) * 1989-06-14 1996-05-15 Matsushita Electric Ind Co Ltd Arbitrierungsschaltung.
US5265257A (en) * 1990-06-22 1993-11-23 Digital Equipment Corporation Fast arbiter having easy scaling for large numbers of requesters, large numbers of resource types with multiple instances of each type, and selectable queuing disciplines
US5276887A (en) * 1991-06-06 1994-01-04 Commodore Electronics Limited Bus arbitration system for granting bus access to devices following two-wire bus arbitration protocol and devices following three-wire bus arbitration protocol
US5603061A (en) * 1991-07-23 1997-02-11 Ncr Corporation Method for prioritizing memory access requests using a selected priority code
CA2069711C (en) * 1991-09-18 1999-11-30 Donald Edward Carmon Multi-media signal processor computer system
US5485586A (en) * 1992-01-10 1996-01-16 Digital Equipment Corporation Queue based arbitration using a FIFO data structure
US5404538A (en) * 1992-10-28 1995-04-04 International Business Machines Corporation Method and apparatus for multilevel bus arbitration
CA2115731C (en) * 1993-05-17 2000-01-25 Mikiel Loyal Larson Dynamically programmable bus arbiter with provisions for historical feedback and error detection and correction
US5475850A (en) * 1993-06-21 1995-12-12 Intel Corporation Multistate microprocessor bus arbitration signals
JP2707953B2 (ja) * 1993-09-14 1998-02-04 日本電気株式会社 半導体メモリ回路
US5713025A (en) * 1993-10-21 1998-01-27 Sun Microsystems, Inc. Asynchronous arbiter using multiple arbiter elements to enhance speed
JPH07244635A (ja) * 1994-01-14 1995-09-19 Fujitsu Ltd バス使用権調停回路及び方法
US5463624A (en) * 1994-04-15 1995-10-31 Dsc Communications Corporation Bus arbitration method for telecommunications switching

Also Published As

Publication number Publication date
JPH1063512A (ja) 1998-03-06
CN1173667A (zh) 1998-02-18
SG63710A1 (en) 1999-03-30
EP0810529A1 (en) 1997-12-03
KR100433074B1 (ko) 2004-09-07
US5805838A (en) 1998-09-08
TW410294B (en) 2000-11-01

Similar Documents

Publication Publication Date Title
JP2769746B2 (ja) 高速データスイッチ用データパケット再順番付け装置
KR970076812A (ko) 결정 저장 장치를 구비한 고속 아비터
KR910021023A (ko) 비동기식 전송 모드 스위치
KR100198065B1 (ko) 하드웨어 패킷 라우터의 목적지 어드레스 검출장치
US4707693A (en) Through-traffic priority protocol in a communications system
DE69935608D1 (de) Verfahren und system zur multiprotokoll-konversionshilfe für einen netzbeschleuniger
KR900012457A (ko) 데이타 패킷을 타임 슬롯을 전송하는 방법 및 시스템
KR960006399A (ko) 비동기 전송 모드 셀 속도 측정 방법 및 장치
JPH0548637A (ja) ポリシング装置
CA2163850A1 (en) Bus Arbitration Between an Input/Output Device and a Processing Device Including a First-In First-Out Type Write-In Buffer
KR970056444A (ko) 비동기 전송모드의 셀을 다중화하는 장치 및 방법
KR910003475A (ko) 시퀀스 제어장치
KR970008879A (ko) Atm 스위치의 어드레스 생성 회로
JP3068427B2 (ja) メッセージ制御装置
SU1541625A2 (ru) Устройство дл сопр жени абонента с общей магистралью
KR100480293B1 (ko) 비동기 전송 모드에서의 셀 전송 제어 방법 및 장치
SU962946A1 (ru) Многоканальное устройство приоритета
SU711574A1 (ru) Устройство дл обслуживани запросов к оперативной пам ти
KR940023098A (ko) 메시지 패킷 전송기
SU1166111A1 (ru) Устройство дл подключени источников информации с измен емыми приоритетами к магистрали
SU1675884A1 (ru) Многоканальное устройство приоритета
JPS62225050A (ja) 回線制御装置
SU826355A1 (ru) Многоканальное устройство приоритета
SU1275443A1 (ru) Многоканальное устройство приоритета
KR960027888A (ko) Sscop 부계층의 pdu 생성회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee