KR970008879A - Atm 스위치의 어드레스 생성 회로 - Google Patents

Atm 스위치의 어드레스 생성 회로 Download PDF

Info

Publication number
KR970008879A
KR970008879A KR1019960027890A KR19960027890A KR970008879A KR 970008879 A KR970008879 A KR 970008879A KR 1019960027890 A KR1019960027890 A KR 1019960027890A KR 19960027890 A KR19960027890 A KR 19960027890A KR 970008879 A KR970008879 A KR 970008879A
Authority
KR
South Korea
Prior art keywords
address
cell
shared buffer
information
class
Prior art date
Application number
KR1019960027890A
Other languages
English (en)
Other versions
KR100226539B1 (ko
Inventor
야스오 우네카와
Original Assignee
니시무로 타이조
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시기가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR970008879A publication Critical patent/KR970008879A/ko
Application granted granted Critical
Publication of KR100226539B1 publication Critical patent/KR100226539B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5685—Addressing issues

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 서비스 클래스마다 논리적으로 셀 버퍼를 분할하여 관리하는 것으로, 1개의 LSI에서 복수에 서비스 클래스를서포트하는 것이 가능한 ATM 스위치의 어드레스 생성 회로를 제공하는 것을 과제로 한다.
본 발명은 ATM(비동기 전송 모드) 교환 시스템에서의 공유 버퍼형의 ATM 스위치의 어드레스 생성 회로에 있어서, 공유 버퍼에 격납되어 있는 셀의 출력 포트를 나타내는 수신측 정보, 어드레스, 서비스 클래스 나타내는 클래스 정보가 격납되어이루어진 어드레스 생서 유닛(5)을 복수 구비하고, 공유 버퍼에 대한 셀의 입출력시에는 셀의 클래스 정보와 일치하는 클래스 정보가 격납되어 있는 어드레스 생성 유닛(5)의 수신측 정보 및 어드레스가 선택되어 사용되도록 구성된다.

Description

ATM 스위치의 어드레스 생성 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 청구 범위 제1항 또는 제2항 기재 발명의 일실시 형태에 관한 ATM 스위치의 어드레스 생성 회로의 구성을 도시하는 회로도.

Claims (4)

  1. ATM(비동기 전송 모드) 교환 시스템에서의 공유 버퍼형의 ATM 스위치의 어드레스 생성 회로에 있어서, 공유 버퍼에 격납되어 있는 셀의 출력 포트를 나타내는 수신측 정보, 어드레스, 서비스 클래스를 나타내는 클래스 정보가 격납되는 어드레스 생성 유닛을 복수 구비하고, 상기 공유 버퍼에 있어서의 셀의 입출력시에는 셀의 클래스 정보와 일치하는 클래스 정보가 격납되는 상기 어드레스 생성 유닛의 수신측 정보 및 어드레스가 선택되어 사용되는 것을 특징으로하는 ATM 스위치의 어드레스 생성 회로.
  2. ATM(비동기 전송 모드) 교환 시스템에 있어서의 공유 버퍼형의 ATM 스위치의 어드레스 생성 회로에 있어서, 공유 버퍼에 대하여 입출력되는 셀의 출력 포트를 나타내는 수신측 정보가 격납되는 수신측 정보 레지스터와, 상기 공유버퍼에 대하여 입출력되는 셀의 어드레스가 격납되는 어드레스 포인터 레지스터와, 상기 공유 버퍼에 대하여 입출력되는 셀의 서비스 클래스를 나타내는 클래스 정보가 설정되고, 이 클래스 정보는 상기 공유 버퍼에 할당하는 서비스 클래스의 버퍼수에 따라서 초기 설정되어 이루어진 클래스 정보 레지스터와 상기 각각의 레지스터의 입출력을 제어하는 제어 회로로 구성되는 어드레스 생성 유닛을 복수 구비하며, 상기 복수의 어드레스 생성 유닛의 수신측 정보 레지스터와 어드레스포인터 레지스터와 제어 회로는 최하위측에서 시계열적으로 내용이 격납되도록 접속되며, 상기 공유 버퍼에 있어서의 셀의 입출력시에는 셀의 클래스 정보와 일치하는 클래스 정보가 설정되어 있는 상기 클래스 정보 레지스터를 포함하는 최하위의 상기 어드레스 생성 유닛의 수신측 정보 레지스터 및 어드레스 포인터 레지스터가 선택되어 사용되는 것을 특징으로하는 ATM 스위치의 어드레스 생성 회로.
  3. ATM(비동기 전송 모드)교환 시스템에서의 공유 버퍼형의 ATM 스위치의 어드레스 생성 회로에 있어서, 공유버퍼에 격납되어 있는 셀의 출력 포트를 나타내는 수신측 정보와 어드레스와 서비스 클래스를 나타내는 클래스 정보와 서비스 클래스에 있어서의 트래픽·타입의 우선 순위를 나타내는 정보가 격납되는 어드레스 생성 유닛을 복수 구비하며, 상기 공유 버퍼에 있어서의 셀의 입력시에는 셀의 클래스 정보와 일치하는 클래스 정보가 설정되어 있는 상기 어드레스 생성 유닛의 수신측 정보 및 어드레스가 선택되어 사용되고, 상기 공유 버퍼에 있어서의 셀의 출력시에는 셀의 클래스 정보와 일치하는 우선 순위 및 클래스 정보가 설정되어 있는 상기 어드레스 생성 유닛의 수신측 정보 및 어드레스가 선택되어 사용되는 것을 특징으로 하는 ATM 스위치의 어드레스 생성 회로.
  4. ATM(비동기 전송 모드) 교환 시스템에 있어서의 공유 버퍼형의 ATM 스위치의 어드레스 생성 회로에 있어서, 공유 버퍼에 대하여 입출력되는 셀의 출력 포트를 나타내는 수신측 정보가 격납되는 수신측 정보 레지스터와, 상기 공유버퍼에 대하여 입출력되는 셀의 어드레스가 격납되는 어드레스 포인터 레지스터와, 복수의 트래픽·타입을 포함하는 소정의 서비스 클래스에서의 트래픽·타입의 우선 순위를 나타내는 정보가 셀의 입력시에 설정되어 이루어진 제1 클래스 정보 레지스터와, 상기 공유 버퍼에 대하여 입출력되는 셀의 서비스 클래스를 나타내는 클래스 정보가 설정되고, 이 클래스정보는 상기 공유 버퍼에 할당하는 서비스 클래스의 버퍼수에 따라서 초기 설정되어 이루어진 제2클래스 정보 레지스터와, 상기 각각의 레지스터의 입출력을 제어하는 제어 회로로 구성되는 어드레스 생성 유닛을 복수 구비하며, 상기 복수의 어드레스 생성 유닛의 수신측 정보 레지스터와 어드레스 포인터 레지스터와 제1 클래스 정보 레지스터와 제어 회로는 최하위측에서 시계열적으로 내용이 격납되도록 접속되며, 상기 공유 버퍼에 있어서의 셀의 입력시에는 셀의 클래스 정보와일치하는 클래스 정보가 설정되어 있는 상기 제2클래스 정보 레지스터를 포함하는 최하위의 상기 어드레스 생성 유닛의수신측 정보 레지스터 및 어드레스 포인터 레지스터가 선택되어 사용되고, 상기 공유 버퍼에 있어서의 셀의 출력시에는셀의 클래스 정보와 일치하는 우선 순위 및 클래스 정보가 설정되어 있는 상기 제1 및 제2클래스 정보 레지스터를 포함하는 최하위의 상기 어드레스 생성 유닛의 수신측 정보 레지스터 및 어드레스 포인터 레지스터가 선택되어 사용되는 것을 특징으로 하는 ATM 스위치의 어드레스 생성 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960027890A 1995-07-13 1996-07-11 Atm 스위치의 어드레스 생성 회로 KR100226539B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17760995A JP3133234B2 (ja) 1995-07-13 1995-07-13 Ａｔｍスイッチのアドレス生成回路
JP95-177609 1995-07-13

Publications (2)

Publication Number Publication Date
KR970008879A true KR970008879A (ko) 1997-02-24
KR100226539B1 KR100226539B1 (ko) 1999-10-15

Family

ID=16034004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027890A KR100226539B1 (ko) 1995-07-13 1996-07-11 Atm 스위치의 어드레스 생성 회로

Country Status (4)

Country Link
US (1) US5815499A (ko)
EP (1) EP0753951A3 (ko)
JP (1) JP3133234B2 (ko)
KR (1) KR100226539B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332938B1 (ko) * 1998-08-27 2002-04-20 가네꼬 히사시 Ａｔｍ 셀의 멀티플렉싱 장치 및 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0859534A3 (en) * 1997-02-12 1999-12-08 Kabushiki Kaisha Toshiba ATM switch
KR100251735B1 (ko) 1997-12-29 2000-04-15 윤종용 에이티엠 스위치에서 저장영역 손실방지 장치 및방법
JPH11331196A (ja) 1998-05-19 1999-11-30 Nec Corp マルチサービスクラス定義型ａｔｍ交換機
AT408172B (de) * 1998-12-01 2001-09-25 Ericsson Austria Ag Verfahren zur konfigurierung einer netzwerksabschluss-einheit
JP2000278316A (ja) * 1999-03-23 2000-10-06 Toshiba Microelectronics Corp データ切替装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365519A (en) * 1991-03-05 1994-11-15 Hitachi, Ltd. ATM switch1ng system connectable to I/O links having different transmission rates
US5696764A (en) * 1993-07-21 1997-12-09 Fujitsu Limited ATM exchange for monitoring congestion and allocating and transmitting bandwidth-guaranteed and non-bandwidth-guaranteed connection calls
US5612952A (en) * 1993-09-20 1997-03-18 Kabushiki Kaisha Toshiba Packet switch and buffer for storing and processing packets routing to different ports
US5455825A (en) * 1994-04-28 1995-10-03 Mitsubishi Electric Research Laboratories Tag-based scheduling system for digital communication switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332938B1 (ko) * 1998-08-27 2002-04-20 가네꼬 히사시 Ａｔｍ 셀의 멀티플렉싱 장치 및 방법

Also Published As

Publication number Publication date
EP0753951A3 (en) 2000-08-16
JPH0927812A (ja) 1997-01-28
EP0753951A2 (en) 1997-01-15
KR100226539B1 (ko) 1999-10-15
US5815499A (en) 1998-09-29
JP3133234B2 (ja) 2001-02-05

Similar Documents

Publication Publication Date Title
KR910013798A (ko) Atm 교환기에서 셀의 순번을 올바르게 재기억하기 위한 방법 및 그 출력 유니트
US6269413B1 (en) System with multiple dynamically-sized logical FIFOs sharing single memory and with read/write pointers independently selectable and simultaneously responsive to respective read/write FIFO selections
KR910021023A (ko) 비동기식 전송 모드 스위치
KR880700566A (ko) 패킷 스위치식 다중포오트 메모리 n×m스위치 노오드 및 처리방법
US4872131A (en) Arithmetic-logic operation unit having high-order and low-order processing sections and selectors for control of carry flag transfer therebetween
KR910017902A (ko) 카피 능력을 구비한 atm 교환기
US6304936B1 (en) One-to-many bus bridge using independently and simultaneously selectable logical FIFOS
KR910017805A (ko) Atm교환기
KR970008879A (ko) Atm 스위치의 어드레스 생성 회로
KR960042413A (ko) 데이터 처리 시스템
KR970076812A (ko) 결정 저장 장치를 구비한 고속 아비터
KR890015108A (ko) 데이타 전송 제어 시스템
KR960030404A (ko) 반도체 장치, 이 장치를 사용하는 반도체 회로, 상관 연산 장치, 신호 변환기, 및 이 변환기를 사용하는 신호 처리 시스템
KR970009053A (ko) Atm 스위치의 어드레스 생성 회로
JP2537526B2 (ja) マルチプロセッサシステム
US6023469A (en) Idle address controller for shared buffer type ATM switch
US7154984B2 (en) FIFO-register and digital signal processor comprising a FIFO-register
JPH03242064A (ja) パケットスイッチに基づく高容量メモリ
JP3068427B2 (ja) メッセージ制御装置
KR960002027A (ko) 데이타 처리 장치
JP2000132527A (ja) プロセッサ間通信制御装置
KR980004958A (ko) 반도체 메모리 장치
KR950022453A (ko) 에이티엠(atm)교환기의 스위칭 시스템 및 그의 용량확장방법
JPH0721121A (ja) 通信制御ｌｓｉ
KR100254588B1 (ko) 메모리를 이용한 셀 버퍼 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee