TW410294B - Fast arbiter with decision storage - Google Patents

Fast arbiter with decision storage Download PDF

Info

Publication number
TW410294B
TW410294B TW086107467A TW86107467A TW410294B TW 410294 B TW410294 B TW 410294B TW 086107467 A TW086107467 A TW 086107467A TW 86107467 A TW86107467 A TW 86107467A TW 410294 B TW410294 B TW 410294B
Authority
TW
Taiwan
Prior art keywords
arbiter
decision
terminal
allowable
completed
Prior art date
Application number
TW086107467A
Other languages
English (en)
Inventor
Ivan E Sutherland
Lee S Tavrow
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Application granted granted Critical
Publication of TW410294B publication Critical patent/TW410294B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Memory System (AREA)

Description

410294 A7 B7___ 五、發明説明(!) 發明背景 本發明係與一電子電路有關,尤其是一種執行的方法 及電路,其號配置高性能仲裁器的不同寅施例。 一仲裁器爲一電路元件,其容許兩競爭使用者中只有 一使用者可存取一保護性處理。當只有一使用者要求介接 時,馬上容許近接。當使用者完成該服務時,其宣佈本身 已完成〇在接收一容許信號甚至在宣告其本身已完成前, 使用者可在任何時間時提出第二項要求。但是如果第一使 用者已容許近接該服務,則第二使用者可在任何時間時要 求近接,此後南之要求一直要到第一使用者宣告完成後才 被容許。如果幾乎同時要求近接時,只有一人可容許近接 該服務,而另一使用者則延遲。除了考量那一使用者先接 收到外,在幾乎傳統要求的回應中那一要求先容許近接的 決定可視如積髏電路晶片的溫度梯度,製造狀態等。在任 何事件中,可清潔地決定那一要求容許近接。. 圖1示5線仲裁器之端介面之方塊圖。雨端1 0 2, 1 0 4接收對應的输入要求信號Rl,R2,且兩對應端 1 0 6,1 0 8產生對應的輸出容許信號Gl,G2。此 仲裁器使用一傅輸發信慣例,其中無論信號上升或下降信 號均攜帶資訊。使用此類型之發信的邏輯電路有時稱爲事 件邇輯,只需要偵測且回應信號傳輸即可,且不必顧慮信 號傳輸的方向。但是須了解,如脈波發信等其他的發信慣 例也可以減少。仲裁器1 0 0沒有在一或其他要求输入端 1 0 2 · 1 0 4的俥输,且最後在對應的容許輸出端,傳 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 、vs- 經濟部中央標準局員工消費合作社印裝 410294 A7 B7 五、發明説明(2 ) 送輸出俥輸。仲裁器中關鍵性的工作爲一次只傳輸一輸出 容許,指示選擇兩一輸入。因應下一要求輸入的連績容許
输出需要在第五输入端110經由傅输而分開,且標示D 〇 5線仲裁器的行爲及作業環境可由圖2的狀態圊顯示 。狀態圖包含8種決定一立方體的狀態,狀態1由雙黑點 表示。立方規格設定下列規則: 1 )除了在各要求輸入的開始要求外,作業環境可只 有在接收對應G 1或G 2信號後才在R 1 ,R 2上做下一 要求。 2 )只有在接收對應R 1及/或R 2信號後,仲裁器才 傳输容許G 1或G 2。 3 )除了一開始容許,只有在第5端D之一事件後, 仲裁器才在G1,G2上傳輸一額外容許。 4 )作業環境需要應用在D上的信號回應各容許。 規則1 ,2暗示R1,G1從R1開始變動,且R2 ,G 2同樣地在R 2開始改變。規則3,4暗示從G信號 之一開始,G1或G2中之一隨著D改變。規則3需要仲 裁器只產生D事件間的單一容許信號,甚至具有兩項要求 時。 符合立方規格的仲裁器總是稱爲"序列器"。此指示在 序列中表示的連績仲裁決定以回應已完成信號D的動作。 當仲裁器稱爲”序列器”時,”已完成”端總是檩示"下一個" ,其傳輸夕指示作業環境準備接收下一容許信號。 本紙張尺度適用中國國家標率(CNS > A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本買)
*^T 經濟部中央標準局員工消费合作社印製 410294 A7 B7 五、發明説明(3) 立方規格說明當發生競爭事項時,序列器如何決定容 許事項。立方規格不說明裝置隨著時間改變的行爲。此設 計不同的延遲性質且不同的決定準則均符合立方規格。在 過去已說明一些此種決定。簡單的仲裁器跟著圖2之立方 規格的直接及文字解決。只有在接收已完成信號D後,此 種裝置檢査输入要求信號且決定發生那一容許事件。只有 在圖2的狀態2,3,4才做決定。在狀態2,3中的決 定相當直接,但狀態4的決定需要仲裁。此類型的仲裁器 稱爲"晚決定仲裁器"。 經濟部中央標窣局負工消费合作社印聚 (請先閲讀背面之注意事項再填寫本頁) 晚決定仲裁器原理上的缺點爲其延遲。當兩要求待決 定且已完成信號後到達時來自狀態8的延遲特別長。仲裁 器需要選擇那一要求。因爲晚決定仲裁器只有在已完成信 號連績後才檢査其输入,然後那一要求先到達的資訊將失 去。此項遺忘特性具有兩項逆效應。第一,容許需要等待 完全決定程序。第二,甚至要求可在任何不同時間到達, 同時決定組件加以考量。當此決定元件考量同時或幾乎同 時的競爭信號時,則發生超穩狀態的機率很大。增加決策 可更進一步延遲。甚至當只有單一要求到達時,晚決定仲 裁器相當慢,因爲容許需要等待完全決定程序。 型式更複雜的仲裁器稱爲”晚完成仲裁器”。爲了產生 下一容許輸出,5線仲裁器需要接收對應的輸入要求及已 完成信號D。此事件的異議爲開始後,甚至仲裁器仍在D 已發生的狀態,且在輸入要求接收後產生容許输出。此已 完成信號不在仲裁工作中扮演任何角色,而是決定容許信 本紙乐尺度適用中囷國家標準(CNS > A4規格(2丨0X297公釐) 410294 A7 B7___ 五、發明説明(4) (請先聞讀背面之注項再填寫本頁) 號的序列。输入要求及D可以期間順序發生。但是,在仲 裁器可使用的作業瑣境中產生在D期間前產生新的输入要 求時,電路配置可利用此項實際以減少在D接收及容許信 號發出之間的延遲。 因此如果達到的話事先決定晚完成仲裁器,其容許發 出下一信號。此決定一般甚於那一要求先到達,但是可基 於其他準則。在晚完成仲裁器中,決定程序與前一容許後 的動作同時發生。如果由D到達時完成下一決定,則仲裁 器可馬上發佈其決定。因此從D至下一容許的延遲可大大 地減少。此名稱”晚完成"說明只有在仲裁器的最後狀態才 發展出已完成信號。晚完成仲裁器的配置可參考美__專巧 申請案案號 0 8 /3 0 3,2 4 7 (Attorney Do cket No. P633X) »申請日期1 9 9 4年9月8日,該篇文章在此列 爲本文之參考文件。 發明概述 經濟部中央標準局員工消贽合作杜印製 本發明係有關於用於配置不同高性能仲裁器之實施例 的改進電路。在一寊施例中,由結合一晚決定仲裁器及一 決定儲存(或列隊)裝置而配置晚完成仲裁器。在另一實施 例中,說明一擴充用於決定之可用的儲存量。一如簡單仲 裁器的決定裝置其後接一決定儲存裝置,如具有任何階段 數的列隊或先進先出(F I F0)暫存器。在仲裁器後的決 定儲存裝置容許仲裁器儘快報告各決定,且開始下一決策 循環。仲栽器的此一實施例與立方規格相符。_ 本紙張尺度通用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局負工消费合作枉印製 410294 A7 B7 五'發明説明(,) 0 因此,本發明在第一實施例中提供一晚完成仲裁器包 含:一決定裝e,具有第一及第二要求輸入端,此第一及 第二要求输入耦合對應地晚完成仲裁器之第一及第二要求 输入端,第一及第二容許輸出端及第一及第二已完成輸入 ;以及一決定儲存裝置,具有第一及第二输入端,與決定 裝置中對應的第一及第二輸出端相耦合,一耦合決定裝置 之第一及第二已完成輸入端的第一及第二告知輸出端,與 晚完成仲裁器中對應之第一及第二容許端耦合的第一及第 二输出端,及一耦合晚完成仲裁器之已完成輸入端的已完 成输入端。 在第二實施例中,本發明提供一仲裁器包含:具有第 一及第二要求輸入端的決定裝置,與對應地仲裁器第一及 第二要求輸入端耦合,第一及第二容許输出端及一已完成 輸入端:及一決定裝置,具有第一及第二输入端.,對應地 耦合決定裝置的第一及第二容許舞出端,一耦合決定裝置 之已完成输入端的告知端,一第一及第二容許端,對應地 耦合仲裁器的第一及第二容許端,及一耦合仲裁器之已完 成端的已完成端。決定裝置可儲存一,二或多個決定。 在另一實施例中,決定裝置耦合二或多個分開的決定 儲存裝置。由決定裝置決定各項決策可容許不同的使用者 個別檢査決定。 由下文中的說明可更進一步了解本發明之特徵及優點 ,閱讀時並請參考附圖。 本紙張尺度適用中國國家標準(CNS)A4说格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) Λ 訂 410294 A7 ___B7_ 五、發明説明(6 ) 較佳賁施例說明 現在請參考圖3 ,其中顯示本發明寅施例中5線晚完 成仲裁器的方塊圖。仲裁器3 0 0由連接雙頻道決定儲存 裝置3 0 4的6線簡單仲裁器3 0 2。6線仲裁器3 0 2 具有兩输入要求端R3 1 ,R3 2,此兩端接收仲裁器 要求倌號R1及R2 ,兩輸出容許端G3 1 ,G3 2,及 兩輸入巳完成端D3 1及D3 2,決定儲存裝置3 0 4兩 容許端INI ,IN2連接對應的兩輸出容許端G3 1, G3 2,且決定傭存裝置3 0 4的兩輸出端OUT1及 OUT 2連接對應的仲裁器容許G 1及G 2。決定儲存裝 置3 0 4也對應兩告知端ACK1及ACK2,其對應 連接6線仲裁器3 0 2的兩已完成端D1及D2。決定儲 存裝置3 0 4接收輸入DD處的仲裁器已完成信號D。 經濟部中央標準局員工消费合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 與5線仲裁器類似,6線仲裁器3 0 2的功能係在兩 同時输入要求間選擇,各要求可在仲裁器對應容許後再要 求。但是,6線仲裁器3 0 4具有兩不同的已完成信號 D3 1及D3 2,其對應兩要求输入,分別指示可給定的 下‘一容許値。6線仲裁器3 0 2可爲單一的晚決定仲裁器 ,更詳細的實施例可見圖5。 決定儲存裝置3 0 4最好爲一種特定的F I FO,在 此稱爲傳輸列隊。尤其是一 F I F 0爲稱儲存裝置,其接 收序列中的一組數據,且在同一序列中依據需要加以傳输 ,而在傳输列隊中,數據組件提供其自已的時計。此傳輸 列隊中不同的配置可參考美國專利申請案案號4,6 7 9, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " 410294 B7 經濟部中央標準局员工消費合作杜印製 五、發明説明 ( 7 ) 1 1 3 1 3 9 由 I r a π E. Sutherland所 有 f 該 篇 文章在此列爲 1 1 本 文之 參 考 文 件 0 決 定儲存裝置 3 0 4 使 用 四線介面準則 1 I 9 其中 兩 端 ( [N L ,及I N 2 )依 據 從 線 G 3 1,G 3 2 请 Α. 1 I 的 對應 前 向 方 向 攜 帶俥输信號, 且 兩 線 (D 3 1 * D 3 2 ) Kd 聞 讀 4b 1 1 1 攜 帶反 向 之 傳输 信 號 (A C K 1 A C K 2 )。決定儲存 背 面 之 1 1 1 裝 置3 0 4 在 0 U T 1上產生一 傳 輸信 號 9 以回應在 注 意 事 1 1 I N 1 的 傳輸 信 號 » 且在D D上 產 生 — 傳 输 信號。同樣地 項 再 % 1 1 9 決定儲存裝 置 3 0 4 在 0 U T 2 上 產 生 一 傳输信號以回 本 頁 Λ 1 應 在输 入 I Ν 2 上 的 傳输信號, 及 在输 入 D D上的傳输 1 | 信號。 由 D D 端 上 產 生的大黑點 指 示 在 開 始 後,決定儲存 1 | 裝 置3 0 4 仍 在 D D 上已俥輸的 狀 態 0 決 定儲存裝置 1 訂 3 0 4 的 操 作 由 圖 4 的6個狀態 顯 示 0 如 圆 4的狀態圖, I 開 始狀 態 爲 圖 上 方 的 狀態0,而 非 傳 統 上 用 於此頻道決定 1 1 儲 存裝 置 的 開 始 狀 態 之狀態2。 1 圇 5 詳 示 本 發 明 中5線晚完 成 仲 裁 器 仲 裁器的代表性 1 h 實 施例 0 ΠΒΠ 圃 3 9 5 中 同一數字表 示 同 元 件 。6線仲裁器 1 | 3 0 2 包 含 一 對 鎖 存 器 5 0 2, 5 0 4 此 鎖存器接收輸 1 入 要求 信 號 R 1 f R 2。鎖存器ί C 1 , 5 0 4的輸出 1 1 I 對 應地 饋 入 第 二 對 鎖 存器5 0 6 5 0 4 的 输入端,及互 1 1 1 斥 0 R (X 0 R ) 閘 5 1 0 » 5 1 2 對 的 輸 入 端。X 0 R 1 1 閘 5 1 0 5 1 2 的 其他输入端 接 收 從 決 定 儲存裝置 1 1 3 0 4 的 α 知 端 信 號 A C K 1 及 A C K 2 〇 X 0 R閘 1 I 5 10 9 5 1 2 的 输 出驅動互斥 元 件 5 0 0 的輸入。互斥 1 I 元 件5 0 0 由 對 橫 向耦合N A N D 閘 5 1 4,5 1 6 組 1 1 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) -10 - _41Q294 _ 五、發明説明(8) 成,各NAND閘各驅動一對應的反向器5 1 8,5 2 0 。互斥元件5 0 0的輸出應用互補方式控制第一及第二對 鎖存器502,504及506,508的致能輸入。互 斥元件5 0 0鎖住最後信號以到達兩輸入端EX,EY。 反向器5 1 8,5 2 0供應输出WX,WY,一次只有一 個可在高通輯狀態。如果正好同時輸入信號EX,EY輸 入,則互斥元件5 0 0將進入一超穩態。在此狀態下,任 何一輸出均不在高邏辑狀態。可經由在NAND閘及反向 器中使用的電晶體之大小比例而加以確保,此可調整道些 閘的切換臨界値以當在超穗.態時,產生低通輯输出。 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 簡單的6線及圖3中單階段傳輸列隊的結合與圖2的 立方規格一致。且對於5線晚完成仲裁器仲裁器提供一新 的配置,此配置可備存一決定。可經由增加決定儲存裝置 之階段數而擴充用於決定的儲存量。在圓6的實施例中, 本發明提供的仲裁器系統,此系統可儲存二或多項決定。 本實施例的仲裁器系統具有一決定裝置6 0 0,其後跟隨 具有二或多個階段的決定儲存裝置6 0 2。決定裝置 6 0 0可爲任何型式的仲裁器,包含如晚決定仲裁器,且 決定傭存裝置6 0 2可爲一具有任何窬要長度的F I FO 或一傳輸列隊。建立FIFO或不同長度的傅輸列隊可參 考美國專利申請案案號5, 6 7 9,2 1 3,申請日期爲 1 9 8 7年7月7日,該篇文章在此列爲本文之參考文件 Ο _決定儲存裝置6 0 2容許決定裝置6 0 0儘快地報告 本用巾關轉率(CNS ) A4· ( 21GX297公釐) 一 -11 - 經濟部中失標準局貝工消費合作社印製 410294 at __._B7__五、發明説明(n ) y 其決定,以開始下一決定執行循環。只要決定裝置6 0 0 報告其第一決定,決定儲存裝置6 Ο 2記錄該決定,且當 需要時,有義務報告該決定。此可使得決定裝置6 0 0可 進行第二決定。決定儲存裝置6 0 2。決定儲存裝置 6 0 2記錄所有決定裝置6 0 0提供的決定事項或其可保 留的所有決定事項。圖6的系統與立方規格一致。立方規 格只需要進行容許之決策以回應一要求事項。當需要做決 定時,其不動作。立方規格只需要報告該容許事項以因應 在已完成端D的信號。 圇6系統之操作的檢核結果顯示與立方規格一致所賻 要儲存的先前決定事項不會超過二。假設系統已發出一容 許事項,且等待一已完成信號,且該狀態對應圖2的狀態 5 ,6,7及8。最好只可交付兩項額外的要求事項,此 例子對應圖2的狀態8。因此決定裝置6 0 0最多只再進 行兩決定事項以因應第一及第二要求。在列隊中顯示之決 定的順序記錄兩要求只那一要求爲第一事項,何者爲第二 事項。在報告這些決定中的第一事項之前仲裁器只等待D 信號且等待只.要一當接收第二D信號即報告第二決定事項 Ο 如上所述,立方規格限制環境及決定執行裝置。立方 規格需要要求及容許改變。因此,當等待D信號時,系統 至多只發出一容許信號,且對於總數爲二的各要求端,該 環境至多只要一要求事項。此導致在立方規格後的裝置及 作業環境中* F I F0或列隊只可佔據兩階段。提供其他 本紙張尺度適用中國國家#率(CNS ) Α4規格(210Χ297公釐) " " -12 - {請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 410294 at _B7_ 五、發明説明(1()) 階段而在立方規格配置中不加以使用時,也不會危害到系 統的運作。先前的決定使用園6的系統可允許快速連續進 行判斷事項之宣告以容許經授權的使用者可馬上進行下一 循環。尤其是使用在如一處理系統中,其中記憶體陣列由 選擇中央處理單元所存取。在此配置中,事先決定容許可 使用得更頻繁。 圖6的系統使用簡單的晚決定仲裁器,如決定裝置 6 0 0,且使用用於決定儲存裝置6 0 2的傳輸列隊。此 對於在方塊圊中裝置工作準方式提供最簡單的解決。另外 ,可使用如決定裝置6 0 0及F I FO之互斥元件以提供 儲存能力。 已證明在某些應用中多個分離的輸出列隊相當有用。 圖7中顯示一具有兩個此類输出列隊的設計。須瞭解,可 使用具有更多分開列隊的設計。圈7的系統在本文中稱之 爲雙列隊仲裁器。由獨立的頻道,將決定裝置7 0 0所決 定的決策供應提供兩不同輸出介面的兩個不同的決定儲存 裝置或列隊7 0 2-1,7 0 2-2。來自各列隊的告知端 信號在結合閘7 0 4結合,且供應決定裝置7 0 0的已完 成输入D。圖7的雙列隊系統容許兩不同的使用者在不同 的空間時間中核査此決定。決定決策的序列可令各使用者 ’更明白,但在其他使用者進行對應的動作之前或之後,兩 不同的使用者均可檢査其決策。作業環境行爲的限制仍保 留。正如對於立方規格,作業環境在一容許事項對另一要 求發出前餺要對於個要求觀察其容許事項。在此資施例中 ϋ«張尺度適用中國國家標準(CNS > A4洗格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 -f -13 - 經濟部中央樣隼局貝工消費合作社印製 410294 at B7 五、發明説明(u) ,可在容許一個輸出頻道上看到所觀察的容許。 雙列隊仲裁器尤其是適於在平行處理應用上,在此兩 不同的使用者信賴由仲裁器所作的決策,但可在不同的時 間使用該決策。尤其是,兩使用者中的一使用者可比另一 使用者更快地處理決策事項,因此可馬上使用下一決策。 經由對兩使用者中任一使用者提供分開的输出介面,圖7 的雙列隊系統允許各使用者可處理而不必等待別一使用者 。此列隊可使得與使用此決策之處理所作的決策解決。 結果,本發明提供一改進之仲裁器設計的多個實施例 ,此設計可事先作決策且儲存此先前決策而加快仲裁器的 作業速度。依據本發明的實施例,如晚決定仲裁器的決定 裝置與如FIFO或具有任何階段數的俥输列隊相結合。 上文已完全說明本發明的多個實施例,仍存在其他與本實 施例不同的變更例或對等例。上文中僅舉例說明.本發明的 觀點*但僅作·爲參考用,本發明完全的理念列於下申請專 利範圍中。 圖式之簡單說明 圓1爲5線仲裁器之端介面的方塊圖: 圖2爲5線仲裁器及其作業環境操作的狀態圖: 圖3爲經由本發明實施例之簡單仲裁器及一決定儲存 裝置之結合所配置的5線晚完成仲裁器。 圖4爲圖3之晚完成仲裁器之決定儲存裝置操作的狀 態圖。_ 本紙張尺度適用中國國家揉準(CNS ) A4規格(2I0X297公釐) ---------Λ-------,π (請先閱讀背面之注意事項再填寫本萸) -14 - 4t0294 A7 B7 五、發明説明( 127 圖5爲圖3之5線晚完成仲裁器的典型邏輯配置。 圖6爲含本發明之決定儲存裝置之仲裁器的方塊圖。 圖7爲含兩 元件對照表 10 0 3 0 0 3 0 2 3 0 4 5 0 2 5 10 5 14 5 18 6 0 0 6 0 2 7 0 0 Ά 1旧索 MM, 儲存裝置的仲裁器之方塊圖。 仲裁器 仲裁器 6線仲裁器 決定裝置 504*506,508 5 12 互斥或閘 5 16 反及閘 520 反相閘 決定裝置 儲存裝置 決定裝置 鎖存器 ---------J----^---訂 (請先閱讀背面之注意事項再填寫本頁.) 7 0 2 - 1 ,7 0 2 -2 經濟部中央標準局員工消費合作.杜印製 列隊 7 0 4 結合閘 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 15

Claims (1)

  1. 410294 ίΐ C8 __. ._ D8 六、申請專利範圍 1. 一晚完成仲裁器包含: —決定裝置*具有第一及第二要求输入端,此第一及 第二要求輸入耦合對應地晚完成仲裁器之第一及第二要求 输入端,第一及第二容許输出端及第一及第二已完成輸入 :以及 —決定儲存裝置,具有第一及第二輸入端*與決定裝 置中對應的第一及第二输出端相耦合,一耦合決定裝置之 第一及第二已完成輸入端的第一及第二告知輸出端,與晚 完成仲裁器中對應之第一及第二容許端耦合的第一及第二 输出端,及一耦合晚完成仲裁器之已完成输入端的已完成 输入端。 2. 如申請專利範圜第1項之晚決定仲裁器,其中決 定裝置爲一晚決策型式的6線仲裁器。 3. 如申請專利範圍第2項之晚決定仲裁器,其中決 定癲存裝置爲用於儲存一決策之單一階段先進先出暂存器 Ο 經濟部中央標準局月工消费合作社印裂 (請先W讀背面之注意事項再填寫本頁) 4. 如申請專利範圍第2項之晚決定仲裁器,其中該 決定儲存裝置爲用於儲存一決策的單一階段傳输列隊。 5. —種仲裁器鼇路包含: 一決定裝置,具有一第一要求輸入端以接收第一系統 要求信號,及第二要求输入端,用於接收第二系統要求信 號,一第一容許系統及一第二容許系統,及一已完成端; 以及 一決定儲存裝置,具有耦合第一容許端的第一输入端 本紙張尺度適用中國國家標率(CNS > A4現格(210X297公釐) -16 - 410294 as C8 D8 六、申請專利範圍 ,耦合第二容許端的第二輸入端,耦合已完成端的告知端 ,供應第一系統容許信號的第一输出端,供應第二系統容 許信號的第二輸出端,及一系統已完成輸入端。 6. 如申請專利範圍第5項之仲裁器電路,其中決定 儲存裝置爲一至少包含兩階段的先進先出暫存器。 7. 如申請專利範圍第5項之仲裁器《路,其中決定 傭存裝S爲一至少包含兩階段的傅输列隊。 8. —仲裁器電路包含: 一決定裝置,具有一第一要求输入端以接收第一系統 要求信號,及第二要求輸入端,用於接收第二系統要求信 號,一第一容許系統及一第二容許系統,及一已完成端, 一第一決定儲存裝置,具有耦合第一容許端的第一输 入端,耦合第二容許端的第二輸入端,耦合已完成端的第 一告知端,供應第一系統容許僧號的第一输出端,供應第 二系統容許信號的第二输出端,及一第一系統已完成输入 端, 經濟部中央標準局負工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 一第二決定儲存裝置,具有耦合第二容許端的第一输 入端,耦合第二容許端的第二输入端,耦合已完成端的第 —告知端,供應第一系統容許信號的第一输出端,供應第 二系統容許信號的第二输出端,及一第二系統已完成输入 端:以及 一結合電路,其第一及第二輸入端耦合對應的第一及 第二告知端,及耦合決定裝置之已完成端的輸出端。 本紙张尺度適用中國國家標準(CNS ) A4洗格(210X297公釐) -17 -
TW086107467A 1996-05-31 1997-06-11 Fast arbiter with decision storage TW410294B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/655,999 US5805838A (en) 1996-05-31 1996-05-31 Fast arbiter with decision storage

Publications (1)

Publication Number Publication Date
TW410294B true TW410294B (en) 2000-11-01

Family

ID=24631230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086107467A TW410294B (en) 1996-05-31 1997-06-11 Fast arbiter with decision storage

Country Status (7)

Country Link
US (1) US5805838A (zh)
EP (1) EP0810529A1 (zh)
JP (1) JPH1063512A (zh)
KR (1) KR100433074B1 (zh)
CN (1) CN1173667A (zh)
SG (1) SG63710A1 (zh)
TW (1) TW410294B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072805A (en) * 1997-06-30 2000-06-06 Sun Microsystems, Inc. Observing arbiter
JP3524337B2 (ja) 1997-07-25 2004-05-10 キヤノン株式会社 バス管理装置及びそれを有する複合機器の制御装置
GB2336274B (en) * 1998-01-30 2003-05-21 Sgs Thomson Microelectronics A hierarchical system for accessing resources
US6085316A (en) * 1998-07-28 2000-07-04 Sun Microsystems, Inc. Layered counterflow pipeline processor with anticipatory control
US6249847B1 (en) * 1998-08-14 2001-06-19 Compaq Computer Corporation Computer system with synchronous memory arbiter that permits asynchronous memory requests
US6163839A (en) 1998-09-30 2000-12-19 Intel Corporation Non-stalling circular counterflow pipeline processor with reorder buffer
US6374319B1 (en) 1999-06-22 2002-04-16 Philips Electronics North America Corporation Flag-controlled arbitration of requesting agents
US6636914B1 (en) 1999-11-05 2003-10-21 Apple Computer, Inc. Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases
US6675246B1 (en) * 2000-09-20 2004-01-06 Sun Microsystems, Inc. Sharing arbiter
US6912609B2 (en) * 2002-12-24 2005-06-28 Lsi Logic Corporation Four-phase handshake arbitration
US20050246463A1 (en) * 2004-04-29 2005-11-03 International Business Machines Corporation Transparent high-speed multistage arbitration system and method
US9626317B2 (en) * 2012-05-29 2017-04-18 Infineon Technologies Austria Ag Arbiter for asynchronous state machines
US9280683B1 (en) 2014-09-22 2016-03-08 International Business Machines Corporation Multi-service cloud storage decision optimization process

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425633A (en) * 1980-10-06 1984-01-10 Mostek Corporation Variable delay circuit for emulating word line delay
US4423384A (en) * 1981-12-21 1983-12-27 Motorola, Inc. Asynchronous multi-port arbiter
JPS6177198A (ja) * 1984-09-21 1986-04-19 Toshiba Corp 半導体記憶装置
US4837740A (en) * 1985-01-04 1989-06-06 Sutherland Ivan F Asynchronous first-in-first-out register structure
US4679213A (en) * 1985-01-08 1987-07-07 Sutherland Ivan E Asynchronous queue system
US4841178A (en) * 1988-02-23 1989-06-20 Northern Telecom Limited Asynchronous processor arbitration circuit
JP2614514B2 (ja) * 1989-05-19 1997-05-28 三菱電機株式会社 ダイナミック・ランダム・アクセス・メモリ
DE69023395T2 (de) * 1989-06-14 1996-05-15 Matsushita Electric Ind Co Ltd Arbitrierungsschaltung.
US5265257A (en) * 1990-06-22 1993-11-23 Digital Equipment Corporation Fast arbiter having easy scaling for large numbers of requesters, large numbers of resource types with multiple instances of each type, and selectable queuing disciplines
US5276887A (en) * 1991-06-06 1994-01-04 Commodore Electronics Limited Bus arbitration system for granting bus access to devices following two-wire bus arbitration protocol and devices following three-wire bus arbitration protocol
US5603061A (en) * 1991-07-23 1997-02-11 Ncr Corporation Method for prioritizing memory access requests using a selected priority code
CA2069711C (en) * 1991-09-18 1999-11-30 Donald Edward Carmon Multi-media signal processor computer system
US5485586A (en) * 1992-01-10 1996-01-16 Digital Equipment Corporation Queue based arbitration using a FIFO data structure
US5404538A (en) * 1992-10-28 1995-04-04 International Business Machines Corporation Method and apparatus for multilevel bus arbitration
CA2115731C (en) * 1993-05-17 2000-01-25 Mikiel Loyal Larson Dynamically programmable bus arbiter with provisions for historical feedback and error detection and correction
US5475850A (en) * 1993-06-21 1995-12-12 Intel Corporation Multistate microprocessor bus arbitration signals
JP2707953B2 (ja) * 1993-09-14 1998-02-04 日本電気株式会社 半導体メモリ回路
US5713025A (en) * 1993-10-21 1998-01-27 Sun Microsystems, Inc. Asynchronous arbiter using multiple arbiter elements to enhance speed
JPH07244635A (ja) * 1994-01-14 1995-09-19 Fujitsu Ltd バス使用権調停回路及び方法
US5463624A (en) * 1994-04-15 1995-10-31 Dsc Communications Corporation Bus arbitration method for telecommunications switching

Also Published As

Publication number Publication date
KR970076812A (ko) 1997-12-12
CN1173667A (zh) 1998-02-18
SG63710A1 (en) 1999-03-30
JPH1063512A (ja) 1998-03-06
KR100433074B1 (ko) 2004-09-07
US5805838A (en) 1998-09-08
EP0810529A1 (en) 1997-12-03

Similar Documents

Publication Publication Date Title
TW410294B (en) Fast arbiter with decision storage
US4864496A (en) Bus adapter module for interconnecting busses in a multibus computer system
US4979097A (en) Method and apparatus for interconnecting busses in a multibus computer system
US5119480A (en) Bus master interface circuit with transparent preemption of a data transfer operation
EP0476990B1 (en) Dynamic bus arbitration
US6420907B1 (en) Method and apparatus for asynchronously controlling state information within a circuit
US6522170B1 (en) Self-timed CMOS static logic circuit
US5416909A (en) Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor
US4669056A (en) Data processing system with a plurality of processors accessing a common bus to interleaved storage
JPS63168732A (ja) ノン・ロツキング待ち行列機構
US6675251B1 (en) Bridge device for connecting multiple devices to one slot
US6356117B1 (en) Asynchronously controlling data transfers within a circuit
JP4761487B2 (ja) バスアーキテクチャ及びそれを用いた情報処理装置
EP0261497B1 (en) Semaphore circuit for shared memory cells
EP1132826A2 (en) Bus control system for integrated circuit device with improved bus access efficiency
US7024506B1 (en) Hierarchically expandable fair arbiter
JPH0677248B2 (ja) ピン数の少ない高性能バスインターフェイス
TW468112B (en) Arbitrating method of bus between control chipsets
US5473755A (en) System for controlling data stream by changing fall through FIFO last cell state of first component whenever data read out of second component last latch
CN100587680C (zh) 管理分离总线上总线代理之间的数据流的方法和系统
JP2002149591A (ja) プロセッサ・ローカル・バス・システムでのバス最適化の方法および装置
US6058449A (en) Fault tolerant serial arbitration system
US5513367A (en) Multiprocessor system having respective bus interfaces that transfer data at the same time
JPH0528856B2 (zh)
KR940003300B1 (ko) 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees