KR890006083Y1 - 데이터의 독출 및 기입회로 - Google Patents

데이터의 독출 및 기입회로 Download PDF

Info

Publication number
KR890006083Y1
KR890006083Y1 KR2019860013814U KR860013814U KR890006083Y1 KR 890006083 Y1 KR890006083 Y1 KR 890006083Y1 KR 2019860013814 U KR2019860013814 U KR 2019860013814U KR 860013814 U KR860013814 U KR 860013814U KR 890006083 Y1 KR890006083 Y1 KR 890006083Y1
Authority
KR
South Korea
Prior art keywords
data
output
rom
signal
input
Prior art date
Application number
KR2019860013814U
Other languages
English (en)
Other versions
KR880006919U (ko
Inventor
이종호
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019860013814U priority Critical patent/KR890006083Y1/ko
Publication of KR880006919U publication Critical patent/KR880006919U/ko
Application granted granted Critical
Publication of KR890006083Y1 publication Critical patent/KR890006083Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

내용 없음.

Description

데이터의 독출 및 기입회로
제1도는 본 고안의 회로도.
제2도는 본 고안의 각 부분에서의 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
G1-G5 : 논리 게이트 ROM : 롬
RAM : 램 BF : 버퍼
본 고안은 데이터의 독출 및 기입회로에 관한 것으로서, 더욱 상세하게는 메모리인 롬의 지정된 번지에 저장되어 있는 데이터를 독출하여 롬의 번지와 동일한 램의 번지로 롬에서 독출된 데이터를 기입시키는 데이터의 독출 및 기입회로에 관한 것이다.
종래의 롬의 지정된 번지에 저장되어 있는 데이타를 독출하여 롬의 번지와 동일한 번지에 기입시키고자 하는 경우에는 롬과 램을 교대로 인에이블 시켜주기위해서 별도의 포트(Port) 또는 프로그램이 있어야 하기 때문에 시스템이 복잡하게 구성되어야 하는 문제점이 있었다.
본 고안은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 고안의 목적은 중앙처리장치의 출력신호를 논리조합하여 롬의 지정된 번지에 저장되어 있는 데이타를 독출하여 롬의 번지와 동일한 램의 번지로 롬에서 독출된 데이터를 기입시키도록 간단하게 제어할 수 있는 데이터의 독출 및 기입회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 고안은 리세트신호와 논리 "1"신호를 한 입력으로 하는 낸드게이트의 출력을 논리게이트이 다른 입력단에 인가하여 그 출력을 롬의 칩인에이블단자와 오아게이트의 한 입력에 각각 인가하도록 연결하고 한 입력에 데이터 요구신호가 인가되는 오아게이트의 다른 입력에 데이터 독출신호와 데이터 기입신호가 각각 인가되어 그 출력을 오아게이트의 다른 입력 및 롬의 출력 인에이블단자와 램의 기입인에이블단자에 각각 인가하도록 연결하며 오아게이트의 출력을 램의 출력단과 접속된 버퍼의 출력인에이블단자에 인가하도록 연결되어지는 것을 특징으로 하는 데이터의 독출 및 기입회로를 제공한다.
이하 본 고안의 바람직한 실시예를 첨부된 도면에 따라 상세히 설명한다.
제1도에 본 고안의 데이터 독출 및 기입회로를 나타낸 것이다.
도면에 나타낸 바와같이 부호(G1-G2)는 낸드게이트, (G3-G5)는 오아게이트를 나타내는 것으로서 상기 낸드게이트(G1)(G2)의 한 입력에는 논리 1신호와 리세트신호(RESET)가 각각 입력되어 그 출력이 논리게이트(G2)(G1)이 다른 입력에 인가됨과 동시에 롬(ROM)의 칩인에이블단자(CE)와 오아게이트(G5)의 한 입력에 인가된다.
상기 오아게이트(G3)(G4)의 한 입력에는 메모리 요구신호(MREQ)가 입력되고 다른단자에는 데이터 독출신호(RD)와 데이터 기입신호(WR)가 각각 입력되며, 오아게이트(G3)의 출력은 오아게이트(G5)의 다른 입력에 인가됨과 동시에 롬(ROM)의 출력 인에이블 단자(OE)에 인가되고 오아게이트(G5)의 출력이 버퍼(BF)이 출력인에이블 단자에 인가되며 오아게이트(G4)의 출력은 램(RAM)의 데이타 기입 인에이블 단자(WE)에 인가되고 롬(ROM)의 데이타 출력단(Dout)과 데이타 입력단(Din)은 중앙처리장치(CPU)에 접속되어 데이타의 입출력 동작을 수행할 수 있도록 연결되며 램(RAM)의 데이타 출력단(Dout)은 버퍼(BF)에 연결되도록 구성하였다.
다음은 본 고안의 데이터 독출 및 기입회로에 있어서 롬에 저장된 데이타를 읽어서 램에 기입하는 회로 동작을 제2도에 도시된 각부 파형도에 따라 설명한다.
도면중 메모리 요구신호(MREQ)는 메모리와의 데이터 전송을 요구하는 신호이고 데이터 독출신호(RD)는 메모리의 데이터를 독출하라는 신호이며 데이터 기입신호(WR)는 메모리에 데이터를 기입하라는 신호로서 상기 3신호 및 리세트신호를 중앙처리장치(도면에 도시되어 있지 않음)에서 출력된다.
컴퓨터 시스템의 초기 전원 공급시 또는 리세트시에 제2(a)도와 같이 중앙처리장치(CPU)에서 로우레벨의 리세트신호(RESET)가 출력되어 낸드게이트(G2)에 인가되면 낸드게이트(G2)의 출력이 제2(c)도와 같이 하이 상태로되어 낸드게이트(G1)의 한 입력이 인가되고 다른 입력에도 하이상태의 신호가 인가되므로 제2(b)도에 나타낸 바와같이 논리게이트(G1)의 출력은 로우상태로 되어 롬(ROM)의 칩인에이블단자(CE)에 인가되므로 롬(ROM)은 칩인에이블된다.
그다음 컴퓨터 시스템이 리세트된 후 롬(ROM)에 저장된 데이타를 독출한 경우에는 리세트신호(RESET)가 하이상태로 되고 낸드게이트(G1)(G2)의 출력은 그대로 로우 및 하이상태를 유지한다.
또한 제2(a)도 부분에서 처럼 중앙처리장치에서 로우상태의 데이터 독출신호(RD)와 메모리 요구신호(MREQ)가 출력되므로 오아게이트(G3)의 출력은 제2(g)도와 같이 로우상태로 되어 롬(ROM)의 출력인에이블 단자(OE)에 인가된다.
따라서 롬(ROM)의 출력단(Dout)을 통하여 저장되어 있는 데이타가 출력된다.
이때 한 입력에 하이상태의 낸드게이트(G2)의 출력이 인가되므로 오아게이트(G5)의 출력이 인가되므로 오아게이트(G5)의 출력은 하이상태가 되고 이 출력이 램(RAM)의 출력단과 연결된 버퍼(BF)의 출력 인에이블단자(OE)에 인가되어 버퍼(BF)를 인에이블 시키지 못하게 된다.
그러므로 중앙처리장치로 부터 데이터 독출신호(RD)가 인가될때에는 램(RAM)에 기입된 데이터는 독출되지 못하고 중앙처리장치의 어드레스신호에 의하여 저장된 롬(ROM)의 번지에 저장되어 있는 데이터만을 독출하게 된다.
그 다음 롬(ROM)에서 읽혀진 데이타를 데이타가 읽혀진 롬(ROM)의 번지와 동일한 램(RAM)의 번지내에 기입하는 경우에는 제2(b)도 부분에서처럼 로우상태의 데이터 요구신호(MREQ)와 데이터 기입신호(WR)가 중앙처리장치에서 출력되므로 오아게이트(G4)의 출력이 제2(h)도와 같이 로우상태로 되어 램(RAM)의 기입인에이블 단자(WE)에 인가된다.
그러므로 램(RAM)을 인에이블시키게 되므로 롬(ROM)에서 독출되어 램(RAM)으로 인가되는 데이터는 중앙처리장치에 의하여 지정된 어드레스 즉, 데이터가 독출된 롬(ROM)의 번지와 동일한 번지내에 저장된다.
그러나 제2(g)도에 나타낸 바와 같이 오아게이트(G3)의 출력이 하이상태가 되어 롬(ROM)의 출력인에이블단자(OE)에 인가됨으로써 데이타 기입시에는 롬(ROM)에서 데이타는 출력되지 않는다.
따라서 제2(a)도의 데이터 독출기간에는 중앙처리장치에서 저장된 어드레스에 지정되어 있는 데이터만이 롬(ROM)에서 출력되고 제2(b)도의 데이터 기입기간에는 중앙처리장치에서 지정된 어드레스 즉, 데이터가 독출된 롬의 번지와 동일한 램(RAM)의 번지로 데이터 저장된다.
상기한 회로동작에 의해서 다음과 같은 간단한 프로그램으로 롬에 저장된 데이타를 램에 전송하여 기입할 수 있다.
-프로그램=
LD A, (HL) ……… (1)
LD (HL), (A) …… (2)
여기서 LD : 데이타를 로드(LOAD)하라는 명령어
A : 중앙처리장치의 어큐뮬레이터
HL : 독출 및 기입하고자 하는 어드레스
상기한 프로그램을 상세히 설명하면 다음과 같다.
(1)은 HL의 어드레스에 의하여 지정된 롬의 데이타를 독출하여서 중앙처리장치의 어큐뮬레이터(A)에 저장하고 (2)는 중앙처리장치의 어큐뮬레이터(A)에 저장되어 있는 데이터를 HL의 어드레스에 의하여 지정된 램의 번지에 기입하라는 프로그램이다.
상기한 바와같이 본 고안에 의하면 간단한 프로그램을 실행시키는 간단한 논리게이트의 조합에 의하여 롬에 지정된 데이타를 램의 같은 장소에 기입할 수 있는 이점이 있다.

Claims (1)

  1. 리세트신호(RESET)와 논리 "1"신호를 한 입력으로 하는 낸드게이트(G2)(G1)의 출력을 논리게이트(G1)(G2)의 다른 입력단에 인가하여 그 출력(a)(b)을 롬(ROM)의 칩인에이블단자(CE)와 오아게이트(G5)의 한입력에 각각 인가하도록 연결하고, 한 입력에 데이타 요구신호(MREQ)가 인가되는 오아게이트(G3, G4)의 다른 입력에 데이타 독출신호(RD)와 데이타 기입신호(WR)가 각각 인가되어 그 출력(c)(d)을 오아게이트(G5)의 다른 입력 및 롬(ROM)의 출력 인에이블단자(OE)와 램(RAM)의 기입 인 에이블단자(WE)에 각각 인가하도록 연결하며 오아게이트(G5)의 출력을 램(RAM)의 출력단(Dout)과 접속된 버퍼(BF)의 출력인에이블단자(OE)에 인가하도록 연결되어지는 것을 특징으로 하는 데이터의 독출 및 기입회로.
KR2019860013814U 1986-09-08 1986-09-08 데이터의 독출 및 기입회로 KR890006083Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860013814U KR890006083Y1 (ko) 1986-09-08 1986-09-08 데이터의 독출 및 기입회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860013814U KR890006083Y1 (ko) 1986-09-08 1986-09-08 데이터의 독출 및 기입회로

Publications (2)

Publication Number Publication Date
KR880006919U KR880006919U (ko) 1988-05-31
KR890006083Y1 true KR890006083Y1 (ko) 1989-09-11

Family

ID=19255540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860013814U KR890006083Y1 (ko) 1986-09-08 1986-09-08 데이터의 독출 및 기입회로

Country Status (1)

Country Link
KR (1) KR890006083Y1 (ko)

Also Published As

Publication number Publication date
KR880006919U (ko) 1988-05-31

Similar Documents

Publication Publication Date Title
US4099236A (en) Slave microprocessor for operation with a master microprocessor and a direct memory access controller
KR960019715A (ko) 반도체장치
US4667310A (en) Large scale circuit device containing simultaneously accessible memory cells
KR900015008A (ko) 데이터 프로세서
KR940005203B1 (ko) 반도체 집적 회로
JPH0146946B2 (ko)
JPH0315278B2 (ko)
JPH0326866B2 (ko)
KR890006083Y1 (ko) 데이터의 독출 및 기입회로
EP0217479A2 (en) Information processing unit
US5349693A (en) Control circuit for digital data transfer
US5379395A (en) Semiconductor integrated circuit for central processor interfacing which enables random and serial access to single port memories
KR100331551B1 (ko) 비스트 회로를 갖는 메모리 로직 복합 반도체장치
JP3152767B2 (ja) 半導体記憶装置
JPS6117077B2 (ko)
JPH0329187A (ja) マルチポートｓｒａｍ
KR19980068130A (ko) 공유메모리를 이용한 데이터 액세스 제어장치
KR100299179B1 (ko) 고속동작용반도체메모리소자
KR890004361Y1 (ko) 디램(dram) 선택조절회로
KR870003281Y1 (ko) 인터페이스회로
KR0172407B1 (ko) 반도체 메모리 장치의 라이트 드라이버 회로
JPS6242359B2 (ko)
KR910006792B1 (ko) 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로
KR950007836Y1 (ko) 메모리선택회로
JPH064480Y2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980828

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee