KR890001265A - 발진기 회로 - Google Patents

발진기 회로 Download PDF

Info

Publication number
KR890001265A
KR890001265A KR1019880006713A KR880006713A KR890001265A KR 890001265 A KR890001265 A KR 890001265A KR 1019880006713 A KR1019880006713 A KR 1019880006713A KR 880006713 A KR880006713 A KR 880006713A KR 890001265 A KR890001265 A KR 890001265A
Authority
KR
South Korea
Prior art keywords
current
transistor
transistors
cmos gate
control
Prior art date
Application number
KR1019880006713A
Other languages
English (en)
Other versions
KR960010851B1 (ko
Inventor
요하네스 율리아나 보데빈스 아르놀두스
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890001265A publication Critical patent/KR890001265A/ko
Application granted granted Critical
Publication of KR960010851B1 publication Critical patent/KR960010851B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

내용없음

Description

발진기 회로
제1도는 본 발명에 따른 발진기 회로의 제1실시예도
제2도는 본 발명에 따른 발진기 회로의 제2실시예도
제3도는 제2도에 도시된 발진기 회로의 확대도

Claims (12)

  1. CMOS 게이트를 갖는 발진기를 구비한 발진기 회로에 있어서, 상기 발진기 CMOS 게이트에 의해 소비되는 전류 및 CMOS 게이트 양단간에 존재하는 전압비를 실제로 일정하게 유지하는 주파수 안정화 수단을 구비하는 것을 특징으로 하는 발진기 회로.
  2. 제1항에 있어서, 주파수 안정화 수단을 CMOS 게이트에 전력 공급을 하기 위한 제어가능한 전력공급 회로와, 기준전압 및 전류가 발생될 수 있는 실제로 온도에는 무관한 선형 저항소자를 포함한 기준회로와, 제어회로를 구비하며, 상기 제어회로의 제1 및 제2측정입력은 측정된 양의 비에 따라 제어식 전력공급 회로를 제어하기 위하여 CMOS 게이트 양단간의 전압 또는 CMOS 게이트에 인가된 전류를 측정하며, 기준전압 또는 기준전류를 측정하기 위한 제어가능한 전력공급 회로의 출력 및 기준회로에 접속되며, 주파수 안정화 수단은 측정된 양과는 다른 상기 양의 비로 고정되는 것을 특징으로 하는 발진기 회로.
  3. 제2항에 있어서, 주파수 안정화 수단은 제1공급단자에 접속되며, 제2공급단자에 접속된 CMOS 게이트 및 제2공급단자에 접속된 선형 저항소자에 전력을 공급하기 위한 제1 및 제2제어가능한 전류원을 구비하는 제1전류 브랜치 및 제2전류 브랜치와, 제어수단을 구비하며, 전류원에 의해 공급된 전류비는 실제로 일정하며, 상기 제어수단은 게이트와, 한측상에서는 저항소자 및 다른측상에서는 전류원사이에 접속되며, CMOS 게이트 양단의 전압 및 저항소자 양단간의 전압비가 일정하게 되도록 전류원을 제어하는 것을 특징으로 하는 발진기 회로.
  4. 제3항에 있어서, 제1 및 제2전류원은 각각의 트랜지스터를 구비하며, 이들 트랜지스터의 각 주전류 경로는 제1공급단자와 CMOS 게이트간, 제1공급단자와 저항소자간에 각각 접속되며, 제어수단은 트래지스터의 제어전극에 접속된 출력을 갖는 연산증폭기를 구비하며, 상기 증폭기의 반전입력은 제1전류원과 CMOS 게이트간에 접속되며, 비반전입력은 제2전류원과 저항소자간에 접속되는 것을 특징으로 하는 발진기 회로.
  5. 제3항에 있어서, 제1 및 제2전류원은 제1도전형의 트랜지스터 각각을 구비하며, 이들 각 트랜지스터의 주전류 경로는 제1공급단자와 CMOS 게이트간, 제1공급단자와 저항소자간에 각각 접속되며, 제어수단은 제 2도전형의 다른트래지스터 및 연산증폭기를 구비하며, 상기 다른 트래지스터이 주전류 경로는 제2전류원과 저항소자간에 제2전류 브랜치에 포함되며, 연산증폭기의 비반전입력은 제1전류원과 CMOS 게이트간에 접속되며, 반전 증폭기는 다른 트랜지스터와 저항소자간에 접속되며 연산증폭기의 출력은 다른 트랜지스터의 제어전극에 접속되는 것을 특징으로 하는 발진기 회로.
  6. 제3항에 있어서, 전류원은 함께 제1도전형의 제1 및 제2트래지스터를 갖는 전류미러를 구비하며, 이들의 각 주전류 경로는 제1 및 제2전류 브랜치 각각내에 포함되며, 제어수단은 제2도전형의 제3트랜지스터를 구비하며, 이 트랜지스터의 주전류 경로는 저항소자와 제2트랜지스터간의 제2전류 브랜치내에 포함되며, 제1전류 브랜치내에는 또한 제1트랜지스터와 COMS 게이트간의 제2도전형의 제4트랜지스터의 주전류 경로가 포함되어 있으며, 제1 및 제2트랜지스터의 제어전극은 서로 접속되며, 제2 및 제3트랜지스터의 접합에 접속되며, 제3 및 제4트랜지스터의 제어전극은 서로 접속되며 제1 및 제4트랜지스터의 접합에 접속되는 것을 특징으로 하는 발진기 회로.
  7. 제6항에 있어서, 제1,제2,제3 및 제4트랜지스터는 바이폴라형인 것을 특징으로 하는 발진기 회로.
  8. 제7항에 있어서, 제1 및 제2트랜지스터의 베이스는 제1도전형의 제5트랜지스터의 접합에 접속되며, 제5트랜지스터의 콜렉터 단자는 제2공급단자에 접속되는 것을 특징으로 하는 발진기 회로.
  9. 제7항 또는 8항에 있어서, 제3 및 제4트랜지스터의 베이스-에미터 경로를 통해 제1 및 제4트랜지스터의 접합에 접속되며, 제6트랜지스터의 콜렉터 단자는 제1공급단자에 접속되는 것을 특징으로 하는 발진기 회로.
  10. 제2 내지 9항중 어느 한항에 있어서, 이후 제1CMOS 게이트에서 누설전류를 보상하기 위하여 저항소자 양단간에 병렬로 접속되며, 제2CMOS 게이트의 입력단자는 제1CMOS 게이트의 입력단자에 접속되는 것을 특징으로 하는 발진기 회로.
  11. 제2 내지 10항중 어느 한항에 있어서, 저항소자는 조정가능한 것을 특징으로 하는 발진기 회로.
  12. 제2 내지 11항중 어느 한항에 있어서, 용량성 소자는 CMOS 게이트 양단간에서 병렬로 접속되는 것을 특징으로 하는 발진기 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880006713A 1987-06-05 1988-06-04 발진기 회로 KR960010851B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8701316A NL8701316A (nl) 1987-06-05 1987-06-05 Oscillatorschakeling, omvattende een oscillator met een cmos-poort.
NL8701316 1987-06-05

Publications (2)

Publication Number Publication Date
KR890001265A true KR890001265A (ko) 1989-03-20
KR960010851B1 KR960010851B1 (ko) 1996-08-09

Family

ID=19850106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880006713A KR960010851B1 (ko) 1987-06-05 1988-06-04 발진기 회로

Country Status (6)

Country Link
US (1) US4893096A (ko)
EP (1) EP0294003B1 (ko)
JP (1) JP2903126B2 (ko)
KR (1) KR960010851B1 (ko)
DE (1) DE3875381T2 (ko)
NL (1) NL8701316A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998047231A1 (en) * 1997-04-17 1998-10-22 Motorola Inc. Low power, low noise, temperature compensated ring oscillator
JP4796927B2 (ja) * 2005-11-28 2011-10-19 株式会社豊田中央研究所 クロック信号出力回路
US7586380B1 (en) * 2008-03-12 2009-09-08 Kawasaki Microelectronics, Inc. Bias circuit to stabilize oscillation in ring oscillator, oscillator, and method to stabilize oscillation in ring oscillator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1494491A (en) * 1974-01-16 1977-12-07 Hitachi Ltd Compensation means in combination with a pulse generator circuit utilising field effect transistors
JPS5673919A (en) * 1979-11-22 1981-06-19 Toshiba Corp Oscillation circuit
JPS5772429A (en) * 1980-10-22 1982-05-06 Toshiba Corp Semiconductor integrated circuit device
JPS5942638U (ja) * 1982-09-10 1984-03-19 株式会社日立製作所 発振器
JPS6077506A (ja) * 1983-10-04 1985-05-02 Sharp Corp 電圧発生回路
US4547749A (en) * 1983-12-29 1985-10-15 Motorola, Inc. Voltage and temperature compensated FET ring oscillator

Also Published As

Publication number Publication date
DE3875381T2 (de) 1993-04-29
KR960010851B1 (ko) 1996-08-09
US4893096A (en) 1990-01-09
EP0294003A1 (en) 1988-12-07
DE3875381D1 (de) 1992-11-26
NL8701316A (nl) 1989-01-02
JP2903126B2 (ja) 1999-06-07
EP0294003B1 (en) 1992-10-21
JPS647811A (en) 1989-01-11

Similar Documents

Publication Publication Date Title
GB2071955A (en) Field-effect transistor current stabilizer
KR920011037A (ko) 밴드 갭 기준 회로
KR870002650A (ko) 자체에 공급된 전원 전압의 조정수단을 가지는 반도체 장치
KR880700513A (ko) 트랜지스터 전력 소비 제한 방법 및 회로
KR890004481A (ko) 주파수 안정화 수단을 구비한 발진기
KR900001120A (ko) 상호 콘덕턴스 회로
KR860007748A (ko) 개선된 부하 구동특성을 갖는 반도체 집적회로
KR840008092A (ko) 감소된 오차를 갖는 전류회로
KR890001265A (ko) 발진기 회로
KR950033753A (ko) 절연형 스위칭전원
KR940004806A (ko) 베타 보상을 가지는 온도 보상 전압 조정기
KR920020831A (ko) 차동 증폭기
KR830002440A (ko) 온도 보상 바이어스 회로
US3370222A (en) Constant current power supply
KR0169987B1 (ko) 증폭기 장치
JPS59780B2 (ja) 測定装置
GB1073189A (en) Improvements in and relating to electrical measuring and like instruments
KR900019348A (ko) 전자회로
KR900002547A (ko) 대수 증폭회로
SU760052A1 (ru) Устройство для регулирования и поддержания на заданном уровне’тока нагрузки i
SU653602A1 (ru) Стабилизатор посто нного тока
SU594492A1 (ru) Транзисторный стабилизатор посто нного напр жени
JPH087465Y2 (ja) 高安定の定電流電源装置
SU811236A1 (ru) Термозависимый источник опорногоНАпР жЕНи
SU517015A1 (ru) Источник питани

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010801

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee