KR890000986A - 2치화상의 런 렝스(Run Length)코드화 회로 - Google Patents

Abstract

내용 없음

Description

2치화상의 런 렝스(Run Length)코드화 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 1 도는 본 발명에 따른 회로도.

Claims (2)

1. 2치 화상데이터를 저장하며 스캔어드레스에 의해 직렬의 2치화상데이터를 액세스하는 화상메모리(3)를 구비한 2치화상의 런 랭스 코드화 회로에 있어서, 중앙처리장치의 소정 출력신호에 의해 인에이블되어 일정기의 클럭을 발생하고 상기 발생 클럭을 어드레싱 카운트하여 상기 화상메모리(2)의 2치 화상데이터를 레스터 스캔닝하여 액세스하는 클럭부(1) 및 어드레스 카운터(2)와, 상기 화상메모리(3)에서 출력되는 한 행에 대한 2치화상 데이터의 시점과 종점을 검지하여 행의 시점인 에이블신호(SEN₁-SEN₂)와 종점 인에이블 신호(EEN₁-EEN₂) 및 런 랭스 산술 인에이블 신호(AEN)를 발생하는 시종점 판별회로(20)와, 상기 시종점 판별회로(20)에서 출력되는 시종점 인에이블신호(SEN₁-SEN₂)(EEN₁-EEN₂)에 의해 인에이블되어 어드레스 카운터(2)에서 증가되는 시점 어드레스와 종점 어드레스를 각각 저장하여 중앙처리장치(11)의 입력단자로 완충 출력하는 제1,2버퍼(8-9)와, 상기 발생된 런 렝스 산술 인에이블 신호(AEN)신호에 의해 제1,2버퍼(8-9)에서 출력되는 출력 시종점 어드레스 신호를 입력하여 종점 어드레스에서 시점어드레스를 감산하여 한 행에 대한 2치화상의 런 렝스를 계산하여 중앙처리장치(11)로 출력하는 감산기(10)와, 상기 제 1 버퍼(8)의 출력과, 제 2 버퍼(9)의 출력과 런 렝스 산술 인에이블(AEN)신호와 감산기(10)의 출력을 입력으로 하여 코드화 된 데이터를 취합하는 중앙처리장치(11)로 구성함을 특징으로 하는 2치화상의 런 렝스 코드화 회로.
2. 상기 제 1 항에 있어서, 시종점 판별회로(20)가 상기 화상메모리(3)에서 출력되는 데이터를 클럭부(1)의 클럭에 의해 쉬프터하여 이전상태의 데이터와 현 상태의 데이터를 출력하는 쉬프트레지스터(4)와 상기 쉬프트된 이전상태의 데이타와 현상태의 데이타가 배타적일 때 소정논리를 출력하는 익클루시브오아(5)와, 상기 쉬프트레지스터(4)의 이전상태출력을 반전하여 출력하는 인버어터(6)와 상기 쉬프트레지스터(4)의 이전상태의 출력과 익스클루시브오아(5)의 출력이 같을 때 런 렝스 산술 인에이블 신호(AEN)를 출력하는 앤드게이트(7)로 구성함을 특징으로 하는 2차 회상의 런 렝스 코드화 회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.