KR890004379B1

KR890004379B1 - 2치 화상의 런 렝스(Run Length)코드화 회로

Info

Publication number: KR890004379B1
Application number: KR1019870005848A
Authority: KR
Inventors: 남병덕
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1987-06-10
Filing date: 1987-06-10
Publication date: 1989-10-31
Also published as: KR890000986A

Abstract

내용 없음.

Description

2치 화상의 런 렝스(Run Length)코드화 회로

제1도는 본 발명에 따른 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 클럭부, 2 : 어드레스 카운터,

3 : 화상메모리, 4 : 쉬프트레지스터,

5 : 배타적 논리합 게이트, 6 : 인버어터,

7 : 앤드 게이트, 8, 9 : 제1, 2버퍼,

10 : 감산기, 11 : CPU,

20 : 시종점 판별회로.

본 발명은 컴퓨터 화상처리에 있어서 2치 변환된 화상데이타의 런 렝스(Run-Length)를 코드화하는 회로에 과한 것으로, 특히 2치 변환된 대상물 화상데이타의 런 렝스를 하드웨어적으로 코드화하여 화상데이타를 고속으로 처리하는 회로에 과한 것이다. 대상물의 데이타를 런 렝스 코드화(Run-Length Coding)할때 종래에는 주로 화상데이타를 컴퓨터에 의해 소프트웨어적으로 처리하는 방법이 사용되어 왔다.

그러나 상기와 같이 컴퓨터에 의해 소프트웨어적으로 처리하는 방법에서는 컴퓨터의 처리속도에 따라 다르지만 하드웨어적 처리에 비해 시간이 많이 소요되는 문제와 처리할 데이타의 양이 방대할 경우에 처리시간이 누적되므로 더욱어 시간이 많이 소요되는 결점이 있어왔다.

또한 코드화된 데이타를 전송할 경우 소프트웨어적인 방법은 코딩 시간이 길어짐으로 해서 실시간(Real Time) 전송이 어려웠다.

따라서 본 발명의 목적은 2치 변환된 화상데이타를 고속으로 처리할수 있도록 하는 하드웨어적으로 구성된런 렝스 코드화 회로를 제공함에 있다.

상기와 같은 본 발명의 목적을 달성하기 위한 본 발명은 2치 변환된 화상에서 대상물과 배경의 데이타가 다른 특징, 즉 대상물이 처음 시작하는 부분에서는 데이타값이 "0"에서 "1"로 변화되고 대상물이 끝나는 부분에서는 데이타값이 "1"에서 "0"으로 변환되는 것을 이용하여 대상물의 시점과 종점의 화상메모리 어드레스를 구하고 또한 시점과 종점의 어드레스의 차이를 이용하여 런 렝스를 코드화하는 것을 특징으로 한다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다. 제1도는 본 발명에 따른 회로도로서, 중앙처리장치(Central Processing Unit : 이하 CPU라 칭함)의 출력단자로 부터 출력되는 소정신호로 인에이블(Enable)되어 소정주기의 클럭을 발생하는 클럭부(1)와, 상기 클럭부(1)에서 출력하는 클럭펄스를 카운팅하여 증가 어드레스 데이타를 출력하는 어드레스 카운터(2)와, 2치 화상데이타를 저장하는 화상메모리부(3)와, 상기 화상메모리(3)에서 출력되는 데이타를 직렬로 입력하고 직렬 입력된 데이타를 클럭부(1)의 클럭에 의해 쉬프트하여 이전상태의 데이타와 현상태의 데이타의 병렬로 출력하는 쉬프트레지스터(4)와, 상기 쉬프트된 이전상태의 데이타와 현상태의 데이타가 배타적일때 소정논리를 출력하는 익스클루시브오아 게이트(Exclusive OR Gate : 이하 EXOR라 칭함)(5)와, 상기 쉬프트레지스터(4)의 이전상태 출력을 반전하여 출력하는 인버어터(6)와, 상기 쉬프트레지스터(4)의 이전상태 출력과 EXOR(5)의 출력이 같을때 소정의 논리를 출력하는 앤더 게이트(7)로 구성되어 화상메모리(3)행(ROW)의 시점 인에이블 신호(SEN₁-SEN₂)와 종점 인에이블 신호(EEN₁-EEN₂) 및 런 렝스 산술 인에이블 신호(AEN)를 발생하는 시종점 판별 회로부(20)와, 상기 EXOR(5)와 인버어터(6)의 시점 인에이블 신호(SEN₁-SEN₂)에 출력에 의해 어드레스 카운터부(2)에서 출력하는 시점 어드레스 신호를 저장하여 완충 출력하는 제 1 버퍼부(8)와, 상기 EXOR(5)과 쉬프트레스터(4)의 이전상태 출력에 의한 종점 인에이블 신호(EEN₁-EEN₂)에 의해 어드레스 카운터부(2)에서 출력되는 종점 어드레스 신호를 저장하여 완충 출력하는 제 2 버퍼부(9)와, 상기 런 렝스 산술 인에니블(AEN)신호에 의해 상기 종점 어드레스 신호에서 시점 어드레스 신호를 감산하여 대상물의 런 렝스 데이타를 출력하는 감산기(Subtracter)(10)와, 상기 제 1 버퍼(8)의 출력과 제 2버퍼(9)의 출력과 런 렝스 산술 인에이블(AEN)신호와 감산기(10)의 출력을 입력으로 하여 코드화된 데이타를 취합하는 CPU(11)로 구성되어 있다.

따라서 클럭부에서 발생되는 소정주기의 클럭신호를 어드레스 카운터(2)가 카운팅하여 증가 어드레스 데이타를 컴퓨터 화상데이타 입출력용 화상메모리(3)의 어드레스로 출력하여 화상메모리(3) 데이타를 레스터 스캔닝(Raster Scaning)하면, 화상메모리(3)는 저장되어진 화상데이타를 직렬데이타로 쉬프트레지스터(4)로 출력한다.

이때 상기 화상메모리(3)에서 출력되는 화상데이타가 배경내에 있을 때에는 논리 "0" 대상물에 있을 때에는 논리 "1"을 출력하게 됨으로써 화상데이타가 배경이나 대상물내에 있을 경우에는 직렬입력 병렬출력 레지스터(Serial-IN Parallel-Out Shift Register)인 쉬프트 레지스트(3)의 N, N-1 값이 "0" 또는 "1"로 되어 EXOR (5)의 출력이 논리 "0"이 되어 화상데이타의 값을 일시저장하는 제1, 2버퍼(8)(9)가 디스에이블(Disable)되어 화상데이타의 어드레스값이 저장되지 않는다. 상기 쉬프트레지스트(4)의 N은 쉬프트되어 입력된 현상태의 값이고 N-1은 쉬프트되어 입력된 이전상태의 값을 말한다.

따라서 화상메모리(3)의 데이타가 배경에서 대상물로 천이될때에는 즉 데이타의 시작점에서는 쉬프트레지스터(4)의 N과 N-1의 출력단자(C_C)와(Q_D)의 2치 화상데이타가 쉬프트되어진 논리 "1"과 "0"를 각각 출력함으로써 EXOR(5)과 인버어터(6)는 각각 논리 "1"의 시점인에이블 신호(SEN₁-SEN₂)를 제 1 버퍼 (8)로 출력한다.

이때 제 1 버퍼(8)는 인에이블 되어 어드레스 카운터(2)의 출력단자(Q_A)에서 출력되어진 화상메모리(3)의 한행시작점의 어드레스 데이타를 저장하여 감산기(10)의 입력단(D₄)으로 출력한다.

상기 어드레스 카운터(2)의 증가에 의해 화상메모리(3)에서 시작점의 화상데이타가 출력되어진후 계속적인 대상물내의 데이타가 출력되어지면 쉬프트레지스터의 현재 및 이전상태의 데이타를 출력하는 출력단자(Q_C)와 (Q_D)에서는 각각 "1"을 출력한다. 그러므로 EXOR(5)는 전술한 바와같이 논리 "0"을 출력하여 제1, 2버퍼(8)(9)는 디스에이블 상태를 유지하게 된다.

이와같은 소정의 시간이 지난후 한행의 화상데이타가 대상물에서 배경으로 천이되어지는 상태에서는 쉬프트레지스터(4)의 N 및 N-1의 출력단자(Q_C)와 (Q_D)가 각각 논리 "1"을 출력함으로써 EXOR(5)와 앤드게이트는 각각 논리 "1"을 출력한다. 따라서 제 2 버퍼(9)의 종점 인에이블 단자(EEN₁-EEN₂)에는 각각 놀리 "1"이 입력됨으로써 인에이블되어 어드레스 카운터(2)의 출력단(Q_A)에서 출력되는 종점 어드레스 데이타를 일시저장하여 감산기(10)의 입력단자(D₅)로 출력한다. 한행에 대한 화상데이타가 배경에서 대상물로 천이되어 화상데이타가 대상물내에 있을 때와 대상물에서 배경내로 천이될때 화상메모리(3)에서 출력되어 쉬프트레지스터(4)의 N과 N-1에서 출력되는 신호에 의해 제1, 2버퍼(8)(9)가 인에이블 되어지는 상태로들 나타내면 다음 표 1-1과 같다.

또한 전술한 제 1 버퍼(8)에서 출력한 한행의 시점 어드레스 신호와 상기 제2버퍼(9)에서 출력하는 한행의 종점 어드레스 신호를 입력한 감산기(10)는 앤드 게이트(7)에서 출력한 논리 "1"의 런 렝스 산술 인에이브(AEN)에 의해 인에이블 되어 입력단자(D₅)로 입력되어진 종점의 어드레스 신호에서 입력단자(D₄)로 입력되어진 시점의 어드레스를 감산하여 한행에 대한 대상물의 런 렝스를 계산하여 출력단자(Q_G)를 통해 CPU의 입력단자로 출력한다.

그러므로 차기의 한행에 대한 어드레스 신호가 어드레스 카운터(2)에서 어드레싱 카우터되면 상기 표 1-1에 기록되어진 바와같이 시종점 판별회로부(20)가 동작되어 각종 인에이블 신호가 출력됨으로써 제1, 2버퍼(8)(9)는 차기 행의 2치화상에 대한 대상물의 시점 어드레스 및 종점 어드레스 신호를 감산기(10)로 출력하고, 감산기(10)는 앤드 게이트(7)의 출력신호 런 렝스 산술 인에이블 신호(AEN)가 논리 "1"되면 인에이블 되어 차기 행에 대한 대상물의 런 렝스를 계산하여 출력단자(Q_G)를 통해 CPU의 입력단자로 출력함을 알수 있다.

따라서 클럭부(1)에서 발생하는 일정주기의 클럭을 어드레스 카운터에서 카운팅하여 화상메모리(3)의 모든행에 대해 레스터 스캔을 행하면 2치 화상데이타에 대해 런 렝스 코드화를 행할 수 있다.

상술한 바와같은 본 발명은 2치 화상데이타의 코드화를 하드웨어적으로 행함으로써, 종래의 소프트웨어적인 방법에 비해 코딩 속도를 향상시킬수 있기 때문에 실시간으로 화상데이타를 코드화하여 전송하고자 하는 시스템이나 방대한 데이타를 코드화하고자 하는 시스템에서 효율을 증대시킬수 있는 이점이 있다.

Claims

2치 화상데이타를 저장하며 스캔어드레스에 의해 직렬의 2치 화상데이타를 액세스하는 화상메모리(3)를 구비한 2치 화상의 런 랭스 코드화 회로에 있어서, 중앙처리장치의 소정 출력신호에 의해 인에이블되어 일정주기의 클럭을 발생하고 상기 발생 클럭을 어드레싱 카운트하여 상기 화상메모리(2)의 2치 화상데이타를 레스터 스탠닝하여 액세스하는 클럭부(1) 및 어드레스 카운터(2)와, 상기 화상메모리(3)에서 출력되는 한행에 대한 2치 화상데이타의 시점과 종점을 검지하여 행의 시점인에이블 신호(SEN₁-SEN₂)와 종점 인에이블 신호(EEN₁-EEN₂) 및 런 렝스 산술 인에이블 신호(AEN)를 발생하는 시종점 판별회로(20)와, 상기 시종점 판별회로(20)에서 출력되는 시정점 인에니블 신호(SEN₁-SEN₂)(EEN₁-EEN₂)에 의해 인에이블되어 어드레스카운티(2)에서 증가되는 시점 어드레스와 종점 어드레스를 각각 저장하여 중앙처리장치,(11)의 입력단자로 완충 출력하는 제1, 2버퍼(8-9)와, 상기 발생된 런 렝스 산술 인에이블 신호(AEN)에 의해 제1, 2버퍼(8-9)에서 출력되는 출력 시종점 어드레스 신호를 입력하여 종점 어드레스에서 시점어드레스를 감산하여 한행에 대한 2치 화상의 런 렝스를 계산하여 중앙처리장치(11)를 출력하는 감산기(10)와, 상기 제 1 버퍼(8)의 출력과 제 2 버퍼(9)의 출력과 런 렝스 산술 인에이블(AEN)신호와 감산기(10)의 출력을 입력으로 하여 코드화된 데이타를 취향하는 중앙처리장치(11)로 구성함을 특징으로 하는 2치 화상의 런 렝스 코드화 회로.
상기 제 1항에 있어서, 시종점 판별회로(20)가 상기 화상메모리(3)에서 출력되는 데이타를 클럭부(1)의 클럭에 의해 쉬프터하여 이전상태의 데이타와 현상태의 데이타를 출력하는 쉬프트레지스터(4)와 상기 쉬프트된 이전상태의 데이타와 현상태의 데이타가 배타적 일때 소정논리를 출력하는 익스클루시브오아(5)와, 상기 쉬프트레지스터(4)의 이전상태 출력을 반전하여 출력하는 인버어터(6)와 상기 쉬프트레지스터(4)의 이전상태의 출력과 익스클루시브오아(5)의 출력이 같을때 런 렝스 산술 인에이블 신호(AEN)를 출력하는 앤드게이트(7)로 구성함을 특징으로 하는 2치 화상의 런 렝스 코드화 회로.