KR880014463A - 리드-솔로몬 에러 보정 코드 엔코더 - Google Patents

리드-솔로몬 에러 보정 코드 엔코더 Download PDF

Info

Publication number
KR880014463A
KR880014463A KR1019880005339A KR880005339A KR880014463A KR 880014463 A KR880014463 A KR 880014463A KR 1019880005339 A KR1019880005339 A KR 1019880005339A KR 880005339 A KR880005339 A KR 880005339A KR 880014463 A KR880014463 A KR 880014463A
Authority
KR
South Korea
Prior art keywords
symbol
bit
bits
ecc
symbols
Prior art date
Application number
KR1019880005339A
Other languages
English (en)
Other versions
KR930008683B1 (ko
Inventor
웽리지
Original Assignee
디지탈 이큄먼트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디지탈 이큄먼트 코포레이션 filed Critical 디지탈 이큄먼트 코포레이션
Publication of KR880014463A publication Critical patent/KR880014463A/ko
Application granted granted Critical
Publication of KR930008683B1 publication Critical patent/KR930008683B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Abstract

내용 없음

Description

리드-솔로몬 에러 보정 코드 엔코더
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 양호한 에러 보정 코드에 따라 에러 보정기호를 제공하는 엔코더의 기능 계통도. 이 엔코더는 다수의 8-비트 데이타 바이트와 부가 8-비트 의사 데이타 바이트를 억셉트하여 10-비트 ECC 기호를 발생시키도록 동작한다.
제2도는 본 발명의 양호한 실시예에 따라 구성된 엔코딩 시스템의 기능 계통도. 이 시스템은 GF(210) 엔코딩을 사용하여 8-비트 ECC 기호를 포함하는 코드워드를 발생시킨다.
제3도는 양호한 실시예의 동작내의 포함된 스텝들의 플로우챠트. 제4도는 양호한 실시예에 따라 발생된 수정자 테이블.

Claims (14)

  1. 최대 d개의 에러가 보정될 수 있도록 갤로이스 휠드의 요소인 q-비트 계수를 갖고 있는 발생기 다항식 q(x)와 갤로이스 휠드(Pq)상의 수정된 리드-솔로몬 에러보정코드("ECC")를 사용하여 데이타 기호를 코드 워드로 엔코딩시키기 위한 방법에 있어서, (A) d개의 q-비트 ECC 기호를 발생시키기 위해 k개의 데이타 기호와 L개의 선정된 의사 데이타 기호를 엔코딩하는 수단, (B) 각각의 q-비트 ECC기호내의 n개의 선택된 비트가 선정된 절사 패턴에 정합되는지의 여부를 확인하여, 소정의 선택된 비트가 절사 패턴 내의 대응 비트에 정합되지 않는 경우에, 비-정합 비트의 위치를 확인하는 수단, (C) (a) 각각의 q-비트 ECC 정합된다는 결정에 응답하여, 선택된 비트들이 아닌 q-비트ECC기호의 q-n비트들로 각각 형성된 k개의 데이타 기호, L개의 의사 데이타 기호 및 d개의 ECC기호를 포함하는 코드 워드를 형성하는 수단, (b) 최소한 1개의 q-비트 ECC 기호 내의 선택된 n개의 비트가 패턴에 정합되지 않는다는 결정에 응답하여, (가) 데이타 기호 및 수정된 의사 데이타 기호로 구성된 열의 엔코딩이 각각의 대체 EC기호의 선택된 n개의 비트들이 패턴에 정합되는 q-비트 대체 ECC 기호를 발생시키도록 L개의 수정된 의사 데이타 기호를 제공하기 위해 선정된 의사 데이타 기호를 수정하는 수단, 및 (나) 선택된 비트가 아인 q-비트 대체 ECC 기호의 q-n비트들로 각각 형성되는 k개의 데이타 기호, L개의 수정된 의사 데이타 기호 및 d개의 ECC 기호를 포함하는 코드 워드를 형성하는 수단을 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 수정 수단이 (A) 선정된 n-비트 패턴 내의 대응 비트와 정합되지 않는 d개의 q-비트 ECC 기호의 각각의 선택된 n개의 비트의 위치에 응답하여 각각의 q-비트 ECC 기호의 수정자 테이블내에서 1개 이상의 엔트리 로우를 선택하는 수단, (B) 각각의 선택된 테이블 로우 내의 컬럼 엔트리들이 각각의 다른 선택된 테이블 로우 내의 대응 엔트리들에 가산되도록 선택된 테이블 로우에 모듈로 P를 가산함으로써 L개의 의사 데이타 기호 수정자 및 d개의 q-비트 ECC 기호 수정자를 형성하는 수단, 및 (C) 대응하는 의사 데이타 기호 및 ECC 기호에 모듈로 P, 의사 데이타 기호 수정자 및 ECC 기호 수정자를 가산함으로써 L개의 의사 데이타 기호와 q-비트 ECC 기호를 수정하는 수단을 포함하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 수정자 테이블이 nd개의 로우와 d+1개의 컬럼으로 구성되고, 제1의 L개의 컬럼인 각각의 L개의 의사 데이타 기호와 관련되며, 한 컬럼이 각각의 d개의 ECC 기호와 관련되고, 테이블이, (A) 각각의 포텐셜 D+1 컬럼 엔트리의 선택된 n개의 비트들이 절사 패턴에 정합되도록 GF(Pq) 요소들로부터 수정자 테이블용의 포텐셜 D+1 컬럼 엔트리 (여기서 D+1 컬럼은 제1의사 데이타 기호와 관련됨)을 선택하는 수단, (B) 각각의 포텐셜 D+1 컬럼 엔트리가 나머지 L-1개의 의사 데이타 기호와 d개의 코드기호용의 모두-제로 엔트리들과 함께 포텐셜 테이블 로우를 형성하도록 각각의 포텐셜 D+1 컬럼 엔트리에 대응하는 d개의 코드 기호를발생시키기 위해, 제1항에 엔코드하기 위해 사용한 동일한 알고리즘에 의해 포텐셜 d+1 컬럼 엔트리를 분리식으로 엔코딩하는 수단, 및 (C) (a) 각각의 ECC 기호가 이에 관련된 n개의 로우를 갖고, (b) 각각의 n개의 로우내에서, ECC 기호에 관련된 컬럼내의 코드 기호가 절사 패턴에 정합되지 않는 n개의 선택된 비트들 중 한 비트를 가지며, (c) 각각의 n개의 로우가 절사 패턴에 정합되지 않는 선택된 n개의 비트들 중 상이한 비트를 갖도록, 포텐셜 테이블 로우로부터 테이블 로우를 선택하는 수단에 의해 발생되는 것을 특징으로 하는 방법.
  4. 제2항에 있어서, 수정자 테이블이 nd개의 로우와 d+L개의 컬럼으로 구성되고, 제1의 L개의 컬럼이 각각의 L개와 의사 데이타 기호와 관련되며, 한 컬럼이 각각의 d개 ECC 기호와 관련되고, 테이블이, (A) (L) "(q-n)xq-n"매트릭스의 저부 로우의 nd요소로서 요소 비트를 사용하고 나머지 저부 로우 요소들에 대해 모두-제로를 사용하여, q-비트 ECC 기호의 n개의 선택된 비트와 동일한 비트 위치를 갖는 n개의 요소 비트들을, q(x)의 각각의 q-비트 계수로부터 선택하는 수단, (B) 수정된 계수를 제공하도록 갤로이스 휠드(Pq)의 근본 요소 α로 각각의 계수 기호를 승산[모듈로 P(x)]시키는 수단, (C) 매트릭스의 다음 로우의 nd 요소로서 수정된 계수의 요소비트를 사용하고 나머지 로우 요소들에 대해모두-제로를 사용하는 수단, 및 (D) 매트릭스가 q-n개의 로우를 포함할 때 까지 수단(B 및 C)를 반복하는 수단에 의해 발생되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 갤로이스 휠드 GF(P)가 512개 또는 576개의 데이타 기호로 구성된 데이타 블록이 엔코드될 수 있도록 선택된 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 갤로이스 휠드가 GF(210)이고, 데이타 기호 및 코드 워드 ECC 기호가 8개의 비트길이로 되도록 선정된 절사 패턴이 2개의 비트 길이로 된 것을 특징으로 하는 방법.
  7. 제6항에 잇어서, 선정된 패턴이 선행하는 2개의 기호 비트 위치 내의 2개의 제로(ZERO)로 구성된 것을 특징으로 하는 방법.
  8. 최대 d개의 에러가 보정될 수 있도록 갤로이스 휠드의 요소인 q-비트 계수를 갖고 있는 발생기 다항식 q(x)와 갤로이스 휠드(Pq)상의 수정된 리드-솔로몬(Reed-Solomon) 에러보정 코드("ECC")를 사용하여 데이타 기호를 코드 워드로 엔코딩시키기 위한 장치에 있어서, (A) q-비트 ECC 기호를 발생시키기 위해 k개의 데이타 기호와 L개의 선정된 의사 데이타 기호를 엔코딩시키기 위한 장치, (B) 각각의 q-비트 ECC 기호 내의 n개의 선택된 비트가 절사 패턴에 정합되는지의 여부를 확인하여, 소정의 선택된 비트가 절사패턴 내의 대응 비트에 정합되지 않는 경우에, 비-정합 비트의 위치를 확인하기 위한 장치, 및 (C) (a) 각각의 q-비트 ECC 기호 내의 선택된 n개의 비트가 패턴에 정합된다는 결정에 응답하여, 선택된 비트들이 아닌 q-비트 ECC 기호의 q-n 비트들로 각각 형성된 K개의 데이타 기호, L개의 의사 데이타 기호 및 d개의 ECC 기호를 포함하는 코드 워드를 형성하기 위한 장치, (b) 최소한 1개의 q-비트 ECC 기호 내의 선택된 n개의 비트가 패턴에 정합되지 않는다는 결정에 응답하여, (가) 데이타 기호 및 수정된 의사 데이타 기호로 구성된 열의 엔코딩이 각각의 대체 ECC 기호의 선택된 n개의 비트들이 패턴에 정합되는 q-비트 대체 ECC 기호를 발생시키도록 L개의 수정된 의사 데이타 기호를 제공하기 위해 선정된 의사 데이타 기호를 수정하기 위한 장치, 및 (나) 선택된 비트가 아닌 q-비트 대체 ECC 기호의 q-n 비트들로 각각 형성되는 K개의 데이타 기호, L개의 수정된 의사 데이타 기호 및 d개의 ECC 기호를 포함하는 코드 워드를 형성하기 위한 장치로 구성된 것을 특징으로 하는 엔코딩 장치.
  9. 제8항에 있어서, 수정장치가, (A) 선정된 n-비트 패턴내의 대응 비트와 정합되지 않는 d개의 q-비트 ECC 기호의 각각의 선택된 n개의 비트의 위치에 응답하여 각각의 q-비트 ECC 기호의 수정자 테이블내에서 1개 이상의 엔트리 로우를 선택하기 위한 장치, (B) 각각의 선택된 테이블 로우내의 컬럼 엔트리들이 각각의 다른 선택된 테이블로우 내의 대응 엔트리들에 가산되도록 선택된 테이블 로우에 모듈로 P를 가산함으로써 L개의 의사 데이타 기호 수정자 및 d개의 q-비트 ECC 기호 수정자를 형성하기 위한 장치, 및 (C) 대응하는 의사 데이타 기호 및 ECC 기호에 모듈로 P, 의사데이타 기호 수정자 및 ECC 기호수정자를 가산함으로써 L개의 의사 데이타 기호와 q-비트 ECC 기호를 수정하기위한 장치를 포함하는 것을 특징으로 하는 엔코딩 장치.
  10. 제9항에 있어서, 수정자 테이블이 nd개의 로우와 d+L개의 컬럼으로 구성되고, 제1의 L개의 컬럼이 각각의 L개의 의사 테이타 기호와 관련되며, 한 컬럼이 각각의 d개의 ECC 기호와 관련되고, 테이블이, (A) 각각의 포텐셜 d+1 컬럼 엔트리의 선택된 n개의 비트들이 절사 패턴에 정합되도록 GF(Pq) 요소들로부터 수정자 테이블용의 포센셜 d+1 컬럼 엔트리(여기서 d+1 컬럼은 제1의사 데이타 기호와 관련됨)을 선택하는 수단, (B) 각각의 포텐셜 d+1 컬럼 엔트리가 나머지 L-1 개의 의사 데이타 기호와 d개의 코드기호 용의 모두-제로 엔트리들과 함께 포텐셜 d+1 컬럼 엔트리가 나머지 L-1개의 의사 데이타 기호와 d개의 코드기호 용의 모두-제로 엔트리들과 함께 포텐셜 테이블 로우를 형성하도록 각각의 포텐셜 d+1 컬럼 엔트리에 대응하는 d개의 코드 기호를 발생시키기 위해, 제1항에서 엔트리하기 위해 사용한 동일한 알고리즘에 의해 포텐셜 d+1 컬럼 엔트리를 분리식으로 엔코딩하는 수단, (C) (a) 각각의 ECC 기호가 이에 관련된 n개의 로울을 갖고, (b) 각각의 n개의 로우내에서, ECC 기호에 관련된 컬럼 내의 코드 기호가 절사 패턴에 정합되지 않는 n개의 선택된 비트들 중 한 비트를 가지며, (c) 각각의 n개의 로우가 절사 패턴에 정합되지 않는 선택된 n개의 선택된 비트들 중 상이한 비트를 갖도록, 포텐셜 테이블 로우로부터 테이블 로우를 선택하는 수단, (D) L이 1이상인 경우에, 다항식 f(x)를 발생시키기 위해, 2개의 q-비트 기호, 즉 1이 뒤따르는 q-1 제로로 구성된 제1 q-비트 기호와 모두 제로로 구성된 제2 q-비트 기호의 기호 열 S를 제1항에서 엔코드하기 위해 사용한 동일한 알로리즘에 의해 엔코딩하는 수단, (E) 수단 (A)에서와 같이, 수정자 테이블용의 포텐셜 d+2 컬럼 엔트리(여기서, d+2 컬럼은 제2의사 데이타 기호와 관련됨)를 선택하는 수단, (F) 각각의 포텐셜 d+2 컬럼 엔트리가 나머지 L-2개의 의사 데이타 기호와 d+1개의 코드 워드 기호 용의 모두-제로 엔트리와 함께 포텐셜 테이블 로우를 형성하도록 각각의 포텐셜 d+2 컬럼 엔트리에 대응하는 d+1개의 코드 기호를 발생시키기 위해 포텐셜 엔트리를 다항식 f(x)로 승산시킴으로써 포텐셜 d+2 컬럼 엔트리를분리식으로 엔코딩하는수단, (G) 수단(C)에서와 같이 포텐셜 테이블 로우로부터 테이블로우를 선택하는 수단, (H) L이 2이상인 경우에, 다항식 f (x)를 발생시키기 위해 3개의 q-비트 기호, 즉 기호 열 S내의 기호와 동일한 제1의 2개의 기호 및 모두-제로로 구성된 제3의 기호의 기호 열 S 를 제1항에서 엔코드하기 위해 사용한 동일한 알고리즘에 의해 엔코딩하는 수단, (I) 수단(A)에서와 같이, 수정자 테이블용의 포텐셜 d+3 컬럼 엔트리(여기서, d+3 컬럼은 제3 의사 데이타 기호와 관련됨)을 선택하는 수단, (J) 수단(F)에서와 같이, 각각의 d+3개의 포텐셜 컬럼 엔트리에 대한 포텐셜 테이블 로우를 발생시키기 위해 f(x)를 f (x)로 대체하여 수단(F)를 반복하는 수단, (K) 수단 (C)에서와 같이 포텐셜 테이블 로우로부터 포텐셜 로우를 선택하는 수단, (L) nd개의 테이블 로우가 선택될 때까지 기호 열 S 가 각각의 반복으로 1개의 모두-제로 기호만틈 확장되도록 수단(H 내지 K)를 반복하는수단에 의해 발생되는 것을 특징으로 하는 엔코딩 장치.
  11. 제9항에 있어서, 수정자 테이블이 nd개의 로우와 d+L개의 컬럼으로 구성되고, 제1의 L개의 컬럼이 각각의 L개의 의사 데이타 기호와 관련되며, 한 컬럼이 각각의 d개의 ECC 기호와 관련되고, 테이블이, (A) 매트릭스의 저부 로우의 nd 요소로서 요소 비트를 사용하고 나머지 저부 로우 요소들에 대해 모두-제로를 사용하여, q-비트 ECC 기호의 n개의 선택된 비트와 동일한 비트 위치를 갖고 있는 n개의 요소 비트들을, g(x)의 각각의 q-비트 계수로부터 선택하는 수단, (B) 수정된 계수를 제공하도록 갤로이스 휠드(Pq)의 근본 요소 α로 각각의 계수 기호를 승산[모듈로 P(x)]시키는 수단, (C) 매트릭스의 다음 로우의 nd요소로서 수정된 계수의 요소 비트를 사용하고 나머지 로우 요소들에 대해 모두-제로를 사용하는 수단, (D) 매트릭스가 q-n 로우를 포함할 때까지 수단(B 및 C)를 반복하는 수단, (E) L이 1이상인 경우에, 다항식 f(x)를 발생시키기 위해 제3항에서와 같이 기호 열 S를 엔코딩하는 수단, (F) 매트릭스가 (2) (q-n)로우를 포함할 때까지 발생기 다항식을 f(x)로 대체하여 수단(A 내지 D)를 반복하는 수단, (G) L이 2이상인 경우에, 다항식 f (x)를 발생시키기 위해 제3항에서와 같이 기호 열 S 를 엔코딩하고, 매트릭스가 (3) (q-n) 로우를 포함할 때까지 f(x)를 f (x)로 대체하여 수단(A 내지 D)를 반복하는 수단, (H) 매트릭스가 (L) (q-n)로우를 포함할 때까지 기호 열 S 가 각각의 반복으로 한 개의 모두-제로 기호만큼 확장되도록 수단(G)를 반복하는 수단, (I) 동일 매트릭스에 가능한 한 근접한 형태로 매트릭스를 조정하기 위해 로우 감소를 사용함으로써 매트릭스의 의사 역수를 형성하는 수단, (J) 테이블의 d+1개의 컬럼 내의 최종적인 엔트리의 q-n 비트(n개의 선택된 비트가 아닌 기호 비트에 대응함)로서 의사 역수 매트릭스의 각각의 제1의 nd 로우를 사용함으로써 수정자 테이블의 d+1개의 컬럼을 형성하는 수단, (K) 최종적인 엔트리의 q-n 비트와 선택된 q-비트 절사 패턴을 결합시킴으로써 q-비트 d+1 컬럼 테이블 엔트리를 발생시키는 수단, (L) 각각의 로우가 d+1개의 컬럼 엔트리, d개의 컬럼 엔트리 및 나머지 L-1 컬럼용의 모두-제로 엔트리로 구성된 테이블의 로우용의 d개의 엔트리를 발생시키기 위해 제1항에서 엔코드하기 위해 사용한 동일한 알고리즘에 의해 각각의 d+1개의 컬럼 엔트리를 엔코딩하는 수단, (M) 의사 역수 매트릭스의 각각의 제2의 nd 로우를 사용하고 수단(J 내지 M)을 반복함으로써 수정자 테이블의 d+2개의 칼럼을 형성하는 수단, 및 (N) 수정자 테이블의 나머지 L-3 컬럼 및 이에 관련된 로우를 형성하기 위해 수단(M)을 반복하는 수단에 의해 발생되는 것을 특징으로 하는 엔코딩 장치.
  12. 제8항에 있어서, 갤로이스 휠드 GF(Pq)가 512개 내비 576개의 데이타 기호로 구성된 데이타 블록이 엔코드될 수 있도록 선택된 것을 특징으로 하는 엔코딩 장치.
  13. 제8항에 있어서, 갤로이스 휠드가 GF(210)이고, 데이타 기호 및 ECC 기호가 8개의 비트 길이로 되도록 선정된 패턴이 2개의 비트 길이로 된 것을 특징으로 하는 엔코딩 장치.
  14. 제13항에 있어서, 선정된 패턴이 선행하는 2개의 기호 비트 위치내의 2개의 제로로 구성된 것을 특징으로 하는 엔코딩 장치.
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR1019880005339A 1987-05-07 1988-05-07 리드-솔로몬 에러 보정 코드 엔코더 KR930008683B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/047,627 US4856003A (en) 1987-05-07 1987-05-07 Error correction code encoder
US047627 1987-05-07

Publications (2)

Publication Number Publication Date
KR880014463A true KR880014463A (ko) 1988-12-23
KR930008683B1 KR930008683B1 (ko) 1993-09-11

Family

ID=21950022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880005339A KR930008683B1 (ko) 1987-05-07 1988-05-07 리드-솔로몬 에러 보정 코드 엔코더

Country Status (8)

Country Link
US (1) US4856003A (ko)
EP (1) EP0290349B1 (ko)
JP (1) JPH02500318A (ko)
KR (1) KR930008683B1 (ko)
AU (1) AU602401B2 (ko)
CA (1) CA1312953C (ko)
DE (1) DE3852423T2 (ko)
WO (1) WO1988009010A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316524A (ja) * 1987-06-18 1988-12-23 Sony Corp リ−ド・ソロモン符号の復号方法
US4989211A (en) * 1988-05-12 1991-01-29 Digital Equipment Corporation Sector mis-synchronization detection method
US5146560A (en) * 1988-05-31 1992-09-08 Digital Equipment Corporation Apparatus for processing bit streams
US5136592A (en) * 1989-06-28 1992-08-04 Digital Equipment Corporation Error detection and correction system for long burst errors
JPH03272224A (ja) * 1990-03-20 1991-12-03 Canon Inc 情報信号処理方法
US5224106A (en) * 1990-05-09 1993-06-29 Digital Equipment Corporation Multi-level error correction system
US5280488A (en) * 1990-11-08 1994-01-18 Neal Glover Reed-Solomon code system employing k-bit serial techniques for encoding and burst error trapping
EP1330129A3 (en) * 1991-04-10 2006-03-15 Mitsubishi Denki Kabushiki Kaisha Encoder and Decoder
US5428630A (en) * 1993-07-01 1995-06-27 Quantum Corp. System and method for verifying the integrity of data written to a memory
US5784387A (en) * 1994-10-31 1998-07-21 International Business Machines Corporation Method for detecting start-of-frame, end of frame and idle words in a data stream
JP3234130B2 (ja) 1995-05-30 2001-12-04 三菱電機株式会社 誤り訂正符号復号化方法およびこの方法を用いる回路
US5778009A (en) * 1995-06-14 1998-07-07 Quantum Corporation Dedicated ALU architecture for 10-bit Reed-Solomon error correction module
US5822336A (en) * 1996-11-14 1998-10-13 Quantum Corporation Modified reed solomon code selection and encoding system
US5948117A (en) * 1997-01-23 1999-09-07 Quantum Corporation Modified Reed-Solomon error correction system using (W+i+1)-bit representations of symbols of GF(2w+i)
FR2767940A1 (fr) * 1997-08-29 1999-02-26 Canon Kk Procedes et dispositifs de codage et de decodage et appareils les mettant en oeuvre
US5889794A (en) * 1997-09-30 1999-03-30 Quantum Corporation Two-level error correction encoder
JP4126795B2 (ja) * 1999-02-12 2008-07-30 ソニー株式会社 疑似積符号復号装置及び方法
US6772390B2 (en) 2000-11-30 2004-08-03 Quantum Corporation Erasure correction for ECC entities
US6609225B1 (en) * 2000-12-21 2003-08-19 Cisco Technology, Inc. Method and apparatus for generating and checking cyclic redundancy code (CRC) values using a multi-byte CRC generator on a variable number of bytes
US6766493B1 (en) 2000-12-21 2004-07-20 Cisco Technology, Inc. Method and apparatus for generating and checking cyclic redundancy code (CRC) values using a CRC generator and binary galois field multiplier
US20020199153A1 (en) * 2001-06-22 2002-12-26 Fall Thomas G. Sampling method for use with bursty communication channels
US7349691B2 (en) * 2001-07-03 2008-03-25 Microsoft Corporation System and apparatus for performing broadcast and localcast communications
US6895546B2 (en) * 2001-08-16 2005-05-17 Broad-Light Ltd. System and method for encoding and decoding data utilizing modified reed-solomon codes
EP1293978A1 (en) * 2001-09-10 2003-03-19 STMicroelectronics S.r.l. Coding/decoding process and device, for instance for disk drives
US7181677B1 (en) * 2003-02-10 2007-02-20 Maxtor Corporation System and method for producing data and ECC code words using a high rate restricted-symbol code
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8683296B2 (en) 2011-12-30 2014-03-25 Streamscale, Inc. Accelerated erasure coding system and method
US8914706B2 (en) 2011-12-30 2014-12-16 Streamscale, Inc. Using parity data for concurrent data authentication, correction, compression, and encryption

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57207960A (en) * 1981-06-17 1982-12-20 Toshiba Corp Method for adding error correcting code to variable length data
FR2533091A1 (fr) * 1982-09-13 1984-03-16 Cii Honeywell Bull Systeme de detection et de correction d'erreurs de transmission d'un message binaire utilisant un code cyclique detecteur et correcteur d'erreurs de type reed-solomon entrelace
US4494155A (en) * 1982-11-08 1985-01-15 Eastman Kodak Company Adaptive redundance in data recording
US4683571A (en) * 1984-05-30 1987-07-28 Victor Company Of Japan, Ltd. Digital signal decoding system
US4623999A (en) * 1984-06-04 1986-11-18 E-Systems, Inc. Look-up table encoder for linear block codes
US4706250A (en) * 1985-09-27 1987-11-10 International Business Machines Corporation Method and apparatus for correcting multibyte errors having improved two-level code structure
US4703485A (en) * 1986-02-10 1987-10-27 International Business Machines Corporation Method and apparatus for computing and implementing error detection check bytes
JPS63316524A (ja) * 1987-06-18 1988-12-23 Sony Corp リ−ド・ソロモン符号の復号方法
AU606694B2 (en) * 1987-06-22 1991-02-14 Sony Corporation Method and apparatus for decoding reed-solomon code

Also Published As

Publication number Publication date
US4856003A (en) 1989-08-08
AU1567188A (en) 1988-11-10
EP0290349A3 (en) 1991-04-24
EP0290349B1 (en) 1994-12-14
KR930008683B1 (ko) 1993-09-11
AU602401B2 (en) 1990-10-11
DE3852423T2 (de) 1995-08-10
WO1988009010A1 (en) 1988-11-17
EP0290349A2 (en) 1988-11-09
JPH02500318A (ja) 1990-02-01
DE3852423D1 (de) 1995-01-26
CA1312953C (en) 1993-01-19

Similar Documents

Publication Publication Date Title
KR880014463A (ko) 리드-솔로몬 에러 보정 코드 엔코더
US7278085B1 (en) Simple error-correction codes for data buffers
JP3810766B2 (ja) エラー訂正のための付加情報生成方法及びその装置
JPH0389631A (ja) 符号語の復号方法および装置
JPH0449139B2 (ko)
US8694872B2 (en) Extended bidirectional hamming code for double-error correction and triple-error detection
JP2009295273A (ja) 誤り訂正符号エンティティのための消失訂正のコンピュータ実現化方法
JPH0831806B2 (ja) エラー訂正方法
JP2002509331A5 (ko)
US5459740A (en) Method and apparatus for implementing a triple error detection and double error correction code
US7085988B1 (en) Hashing system utilizing error correction coding techniques
JP3283130B2 (ja) ディジタルデータ符号化及び復号化方法並びにこれらの方法を実施するための装置
EP0296828A3 (en) Method and apparatus for decoding reed-solomon code
US5889794A (en) Two-level error correction encoder
JPH08293802A (ja) インターリーブ式誤り訂正方法
EP0603932B1 (en) Method and apparatus for implementing a quasi-product code with different degrees of protection against errors
TWI226758B (en) Encoding method and apparatus for cross interleaved cyclic codes
JP6336547B2 (ja) 訂正信号を決定する回路構成及びその方法
JPH0345020A (ja) 巡回符号処理回路
KR100192802B1 (ko) 리드 솔로몬 디코더의 에러값 계산 및 정정 장치
JP2005057741A (ja) インラインワイヤ誤り訂正
KR900000670Y1 (ko) 리드-솔로몬 엔코오더의 코오드워드 발생회로
JP2534563B2 (ja) 許容誤り逐次訂正回路
JPH077919B2 (ja) ２進情報変換回路
JPH0736158B2 (ja) 誤り訂正ブロック符号の許容誤り判定回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980904

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee