JP3810766B2 - エラー訂正のための付加情報生成方法及びその装置 - Google Patents
エラー訂正のための付加情報生成方法及びその装置 Download PDFInfo
- Publication number
- JP3810766B2 JP3810766B2 JP2003422027A JP2003422027A JP3810766B2 JP 3810766 B2 JP3810766 B2 JP 3810766B2 JP 2003422027 A JP2003422027 A JP 2003422027A JP 2003422027 A JP2003422027 A JP 2003422027A JP 3810766 B2 JP3810766 B2 JP 3810766B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- parity
- lower triangular
- columns
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1182—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the structure of the parity-check matrix is obtained by reordering of a random parity-check matrix
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
LDPCの基本概念については非特許文献1に開示されており、H matrixに対する記述は非特許文献2に開示されている。
D.J.MacKay,"Good error-correction codes based on very sparse matrices,"IEEE Trans.on Information Theory,vol.45,no.2,pp.399-431,1999 T.Richardson,R.Urbanke,"Efficient encoding of low density parity check codes,"IEEE Trans.on Information theory,vol.47, no.2,pp. 638-656,2001
パリティ・チェック・マトリックスHと与えられたメッセージデータSとを用いて付加情報pを演算する段階を含み、
前記演算段階では列及び行を交換することにより前記パリティ・チェック・マトリックスのn-m+1番目の列からk列を上位3角型領域が0である下位3角型マトリックスに変換し、
前記生成されたパリティ・チェック・マトリックスを付加情報演算に用いることを特徴とする方法により達成される。
前記第1マトリックス発生部で発生した下位3角型マトリックス領域と与えられたメッセージデータとを用いてバックワード代替演算を行ってk列のパリティを求めるバックワード代替演算部と、前記n-m列のパリティ値は、前記第2マトリックスを用いて求める下位パリティ計算部とを含む装置により達成される。
下位パリティ計算部250はk列を除いたパリティ値は第2マトリックス発生部230で生成された第2マトリックスを用いて計算する。すなわち、第2マトリックスに該当するCマトリックスは既存のHマトリックスの縮少された形であるので、ガウス消去演算方法または式(1)で表示された既存の方法により残りのパリティビットの値を計算する。
220 第1マトリックス発生部
230 第2マトリックス発生部
240 バックワード代替計算部
250 下位パリティ計算部
Claims (22)
- メッセージワード長mの行とコードワード長nの列とを有するマトリックスにおいて列及び行に入る1の数が一定しており、残りの要素は全て0であるパリティ・チェック・マトリックスを用いて付加情報を生成するエラー訂正方法において、
パリティ・チェック・マトリックスHと与えられたメッセージデータSとを用いて付加情報pを演算する段階を含み、
前記演算段階では列及び行を交換することにより前記パリティ・チェック・マトリックスのn-m+1番目の列からk列を上位3角型領域が0である下位3角型マトリックスに変換し、
前記生成されたパリティ・チェック・マトリックスを付加情報演算に用いることを特徴とする方法。 - 前記下位3角型マトリックスの右側上段に0が最大限分布さるべく生成し、前記上位3角型領域が0である下位3角型マトリックスの残り部分に該当するあらゆる1の位置が下位3角型のパリティに該当するマトリックスの対角要素の位置より下に位置することを特徴とする請求項1に記載の方法。
- メッセージワード長mの行とコードワード長nの列とを有するマトリックスにおいて列及び行に入る1の数が一定しており、残りの要素は全て0であるパリティ・チェック・マトリックスを用いて付加情報を生成するエラー訂正方法において、
メッセージワード長に該当する行及びコードワード長に該当する列を有するマトリックスに列及び行に入る1の数が一定しており、残りの要素は全て0であるパリティ・チェック・マトリックスを発生する段階と、
列長n、行長mを有するパリティ・チェック・マトリックスを使用する時、n-m+1列からk列で、上位3角型領域が0である下位3角型マトリックスを生成する段階と、
前記下位3角型マトリックスが生成されていない部分は第2マトリックスとして生成する段階と、
前記下位3角型マトリックス生成段階で発生した下位3角型マトリックス領域とメッセージデータSとを用いてバックワード代替演算を行ってk列のパリティ値を求める段階と、
前記k列を除いたパリティ値は前記第2マトリックスを用いて求める段階とを含む方法。 - 前記下位3角型マトリックス生成段階では、前記上位3角型領域が0である下位3角型マトリックスの残り部分に該当するあらゆる1の位置が下位3角型のパリティに該当するマトリックスの対角要素の位置より下に位置させることを特徴とする請求項5に記載の方法。
- 前記下位3角型マトリックス生成段階では下位3角型マトリックスの右側上段に0が最大限分布さるべく生成することを特徴とする請求項5に記載の方法。
- 前記第2マトリックス生成段階で生成された第2マトリックスは所定のHマトリックスを縮少された形を有することを特徴とする請求項5に記載の方法。
- メッセージワード長mの行及びコードワード長nの列を有するマトリックスにおいて列及び行に入る1の数が一定しており、残りの要素は全て0であるパリティ・チェック・マトリックスを用いて付加情報を生成するエラー訂正装置において、
メッセージワード長に該当する行及びコードワード長に該当する列を有するマトリックスに列及び行に入る1の数が一定しており、残りの要素は全て0であるパリティ・チェック・マトリックスを発生するパリティ・チェック・マトリックス発生部と、
列長n、行長mを有するパリティ・チェック・マトリックスを使用する時、n-m+1列目からk列を上位3角型領域が0である下位3角型マトリックスを生成する第1マトリックス発生部と、
前記第1マトリックス発生部により下位3角型マトリックスが生成されていない部分は第2マトリックスとして生成する第2マトリックス発生部と、
前記第1マトリックス発生部で発生した下位3角型マトリックス領域と与えられたメッセージデータとを用いてバックワード代替演算を行ってk列のパリティを求めるバックワード代替演算部と、
前記n-m列のパリティ値は、前記第2マトリックスを用いて求める下位パリティ計算部とを含む装置。 - 前記第1マトリックス発生部は、前記k列を上位3角型領域が0である下位3角型マトリックスの残り部分に該当する全ての1の位置が下位3角型のパリティに該当するマトリックスの対角要素の位置より下に位置させることを特徴とする請求項11に記載の装置。
- 前記第1マトリックス発生部は下位3角型マトリックスの右側上段に0が最大限分布さるべく生成することを特徴とする請求項11に記載の装置。
- 前記第2マトリックス発生部で生成された第2マトリックスは既存のHマトリックスを縮少した形を有することを特徴とする請求項11に記載の装置。
- パリティ情報を生成する装置において、
各行及び列毎に同じ1の数を有するパリティ・チェック・マトリックスを生成するパリティ・チェック・マトリックス生成器と、
前記パリティ・チェック・マトリックスの所定の第1部分に基づいて下位3角型マトリックスを生成する第1マトリックス生成器と、
メッセージビット及び前記下位3角型マトリックスに基づいて第1パリティ情報を生成するバックワード代替演算器と、
前記パリティ・チェック・マトリックスの所定の第2部分に基づいてCマトリックスを生成する第2マトリックス生成器と、
前記Cマトリックスに基づいて所定の第2パリティ情報を生成する下位パリティ演算器とを含むことを特徴とする装置。 - 前記第1マトリックス生成器は、前記パリティ・チェック・マトリックスの所定部分に基づいて前記行及び列を交換する行及び列置換方法に基づいて前記下位3角型マトリックスを生成する請求項17に記載の装置。
- 前記Cマトリックスは所定のHマトリックスの縮少された形を有することを特徴とする請求項17に記載の装置。
- 前記パリティ・チェック・マトリックスの所定の第2部分は前記パリティ・チェック・マトリックスにおいて前記パリティ・チェック・マトリックスの前記第1所定の部分を除いた部分であることを特徴とする請求項20に記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020082091A KR100936022B1 (ko) | 2002-12-21 | 2002-12-21 | 에러 정정을 위한 부가정보 생성 방법 및 그 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004208307A JP2004208307A (ja) | 2004-07-22 |
JP3810766B2 true JP3810766B2 (ja) | 2006-08-16 |
Family
ID=32822536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003422027A Expired - Fee Related JP3810766B2 (ja) | 2002-12-21 | 2003-12-19 | エラー訂正のための付加情報生成方法及びその装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7243286B2 (ja) |
JP (1) | JP3810766B2 (ja) |
KR (1) | KR100936022B1 (ja) |
CN (1) | CN100440735C (ja) |
TW (1) | TWI238313B (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100540663B1 (ko) * | 2004-04-19 | 2006-01-10 | 삼성전자주식회사 | 저밀도 패리티 체크 코딩의 패리티 체크 행렬 변환 방법 |
US7165205B2 (en) * | 2004-05-14 | 2007-01-16 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
AU2005273169B2 (en) * | 2004-08-16 | 2008-09-11 | Nokia Technologies Oy | Apparatus and method for coding/decoding block low density parity check code with variable block length |
KR100913876B1 (ko) * | 2004-12-01 | 2009-08-26 | 삼성전자주식회사 | 저밀도 패리티 검사 부호의 생성 방법 및 장치 |
KR101216075B1 (ko) * | 2004-12-22 | 2012-12-26 | 엘지전자 주식회사 | 채널 코드를 이용한 복호화 및 복호화 장치 |
JP4558638B2 (ja) * | 2005-12-15 | 2010-10-06 | 富士通株式会社 | 符号器および復号器 |
KR20070063851A (ko) * | 2005-12-15 | 2007-06-20 | 삼성전자주식회사 | 패리티 검사 행렬, 패리티 검사 행렬 생성 방법, 인코딩방법 및 에러 정정 장치 |
US20070198905A1 (en) * | 2006-02-03 | 2007-08-23 | Nokia Corporation | Transmitter for a communications network |
US7506226B2 (en) * | 2006-05-23 | 2009-03-17 | Micron Technology, Inc. | System and method for more efficiently using error correction codes to facilitate memory device testing |
KR101154995B1 (ko) * | 2006-07-14 | 2012-06-15 | 엘지전자 주식회사 | Ldpc 부호화를 수행하는 방법 |
US7913149B2 (en) * | 2006-12-20 | 2011-03-22 | Lsi Corporation | Low complexity LDPC encoding algorithm |
KR101455978B1 (ko) * | 2007-03-27 | 2014-11-04 | 엘지전자 주식회사 | Ldpc 부호를 이용한 부호화 방법 |
KR101435681B1 (ko) * | 2007-11-08 | 2014-09-02 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법 |
US8473824B1 (en) * | 2008-09-08 | 2013-06-25 | Marvell International Ltd. | Quasi-cyclic low-density parity-check (QC-LDPC) encoder |
KR101431268B1 (ko) * | 2007-12-14 | 2014-08-20 | 삼성전자주식회사 | 직렬 부호화를 위한 저밀도 패리티 검사 부호의 생성 장치및 방법 |
JP4898858B2 (ja) * | 2009-03-02 | 2012-03-21 | パナソニック株式会社 | 符号化器、復号化器及び符号化方法 |
US8196012B2 (en) * | 2009-10-05 | 2012-06-05 | The Hong Kong Polytechnic University | Method and system for encoding and decoding low-density-parity-check (LDPC) codes |
TWI447739B (zh) * | 2010-03-22 | 2014-08-01 | Phison Electronics Corp | 錯誤校正方法、記憶體控制器與儲存系統 |
KR101212759B1 (ko) | 2010-10-29 | 2012-12-14 | 에스케이하이닉스 주식회사 | 데이터 오류 검사 기능을 이용한 데이터 전송 방법, 데이터 오류 검사 기능을 이용한 반도체 메모리 및 메모리 시스템 |
KR20120059806A (ko) * | 2010-12-01 | 2012-06-11 | 한국전자통신연구원 | 에러 정정 부호의 생성방법, 복호 방법 및 그 장치 |
WO2012159304A1 (zh) * | 2011-06-28 | 2012-11-29 | 华为技术有限公司 | 低密度奇偶校验码的编码方法和装置 |
JP5591876B2 (ja) * | 2012-06-22 | 2014-09-17 | 株式会社東芝 | 誤り訂正装置、誤り訂正方法およびプログラム |
WO2014069464A1 (ja) * | 2012-11-05 | 2014-05-08 | 三菱電機株式会社 | 誤り訂正符号化方法および誤り訂正符号化装置 |
US10033407B2 (en) * | 2016-04-08 | 2018-07-24 | SK Hynix Inc. | Optimization of low density parity-check code encoder based on a search for an independent set of nodes |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2799592B1 (fr) | 1999-10-12 | 2003-09-26 | Thomson Csf | Procede de construction et de codage simple et systematique de codes ldpc |
US7173978B2 (en) * | 2000-07-21 | 2007-02-06 | Song Zhang | Method and system for turbo encoding in ADSL |
US6895547B2 (en) * | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
EP1518328B1 (en) * | 2002-07-03 | 2007-04-18 | The DIRECTV Group, Inc. | Encoding of low-density parity check (ldpc) codes using a structured parity check matrix |
US6785863B2 (en) * | 2002-09-18 | 2004-08-31 | Motorola, Inc. | Method and apparatus for generating parity-check bits from a symbol set |
US7120856B2 (en) * | 2002-09-25 | 2006-10-10 | Leanics Corporation | LDPC code and encoder/decoder regarding same |
KR100906474B1 (ko) * | 2003-01-29 | 2009-07-08 | 삼성전자주식회사 | 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치 |
-
2002
- 2002-12-21 KR KR1020020082091A patent/KR100936022B1/ko not_active IP Right Cessation
-
2003
- 2003-12-17 TW TW092135719A patent/TWI238313B/zh not_active IP Right Cessation
- 2003-12-18 US US10/738,203 patent/US7243286B2/en not_active Expired - Fee Related
- 2003-12-19 JP JP2003422027A patent/JP3810766B2/ja not_active Expired - Fee Related
- 2003-12-21 CN CNB2003101097839A patent/CN100440735C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040199860A1 (en) | 2004-10-07 |
CN100440735C (zh) | 2008-12-03 |
US7243286B2 (en) | 2007-07-10 |
JP2004208307A (ja) | 2004-07-22 |
TW200412492A (en) | 2004-07-16 |
KR20040055424A (ko) | 2004-06-26 |
CN1534875A (zh) | 2004-10-06 |
TWI238313B (en) | 2005-08-21 |
KR100936022B1 (ko) | 2010-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3810766B2 (ja) | エラー訂正のための付加情報生成方法及びその装置 | |
KR100906474B1 (ko) | 저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치 | |
JP3727938B2 (ja) | Ldpc復号化装置及びその方法 | |
US20110099454A1 (en) | Low Complexity LDPC Encoding Algorithm | |
JP2019517209A (ja) | 構造的ldpcの符号化、復号化方法および装置 | |
KR20050044963A (ko) | q차 제곱 잉여류를 이용한 준순환 저밀도 패러티 검사부호 생성 방법 | |
WO2004107585A1 (ja) | 復号方法および復号装置、プログラム、記録再生装置および方法、並びに、再生装置および方法 | |
KR20070063851A (ko) | 패리티 검사 행렬, 패리티 검사 행렬 생성 방법, 인코딩방법 및 에러 정정 장치 | |
WO2015135298A1 (zh) | 一种支持低码率编码的方法及装置、计算机存储介质 | |
JPWO2006064659A1 (ja) | 誤り訂正符号化装置及びそれに用いる誤り訂正符号化方法 | |
JP2004088468A (ja) | 符号化装置及び符号化方法、並びに復号装置及び復号方法 | |
KR100918741B1 (ko) | 이동 통신 시스템에서 채널 부호화 장치 및 방법 | |
CN111164897B (zh) | 广义低密度奇偶校验码 | |
KR101562606B1 (ko) | 이진 데이터의 오류 정정 및 오류 검출 방법 | |
EP2675069A1 (en) | Method for encoding with GLDPC codes based on reed-solomon component codes | |
JP2009182421A (ja) | 復号化方法及び復号化装置 | |
KR101923116B1 (ko) | 분산 저장 시스템에서 부분접속 복구 부호를 이용하는 부호화/복호화 장치 및 방법 | |
Kumar et al. | On graphical representations of algebraic codes suitable for iterative decoding | |
JP2006100941A (ja) | 信号処理装置、低密度パリティ検査符号の符号化方法および復号方法 | |
US9009577B1 (en) | Circuitry and method for forward error correction | |
KR20080075591A (ko) | 순환 행렬을 이용한 리차드슨 엘디피씨 부호화 알고리즘기반의 고속 부호화 방법 | |
CN113556136B (zh) | 一种gn陪集码译码方法及装置 | |
US20230370091A1 (en) | Error Correction With Fast Syndrome Calculation | |
JP2010028408A (ja) | 情報処理装置、情報処理方法、およびプログラム | |
WO2021120729A1 (zh) | 译码方法、设备、可读存储介质、芯片及计算机程序产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |