Claims (1)
바코드 검출회로에 있어서, 바코드 데이타 입력시 소정수 만큼 카운팅하는 카운터(10)와, 상기 카운터(10)의 출력과 바데이터의 레벨이 바뀌면 카운터(10)를 리세트 시키는 리세트부(20)와, 상기 카운터(10)의 카운팅 수가 일정수에 도달하면 출력을 발생하고 잡음 입력시 클럭발생을 중지하는 클럭 제어부(30)와, 상기 클럭 제어부(30)의 출력을 입력하여 14진 카운팅하는 14진 카운터(40)와, 상기 14진 카운터(40)와 상기 클럭 제어부(30)의 출력을 입력하여 클럭을 동기시키는 앤드게이트(G1- G2)와, 상기 앤드게이트(G1- G2)의 출력인 클럭신호에 의해 동작하고 외부로부터 바코드 직렬데이타를 입력하는 시프트 레지스터(50-60)와, 상기 시프트 레지스터(50-60)의 출력을 입력하고 상기 14진 카운터(40)의 출력에 의해 인에이블되어 데이타를 출력하는 버퍼(70-80)와, 상기 14진 카운터(40)의 출력이 소정 신호로 변환할시 인터럽트 펄스를 발생하는 인터럽트 제어부(90)와, 상기 인터럽트 제어부(90)의 출력을 입력하여 상기 버퍼(70-80)의 출력 데이타를 페치하는 마이컴부(100)로 구성됨을 특징으로 하는 회로.In the barcode detection circuit, a counter 10 for counting a predetermined number at the time of barcode data input, and a reset unit 20 for resetting the counter 10 when the output of the counter 10 and the level of the bar data change. When the counting number of the counter 10 reaches a certain number, the clock control unit 30 generates an output and stops the clock generation when noise is input, and the 14-decimal number inputting the output of the clock control unit 30 counts. An AND gate G 1 -G 2 for inputting a counter 40, an output of the 14-degree counter 40, and the clock controller 30 to synchronize a clock, and the AND gate G 1 -G 2 . A shift register 50-60 that operates by a clock signal that is an output of < RTI ID = 0.0 >,< / RTI > Buffers 70-80 that are enabled to output data, The interrupt control unit 90 generates an interrupt pulse when the output of the fourteen-decimal counter 40 is converted into a predetermined signal, and the output data of the buffer 70-80 is input by inputting the output of the interrupt control unit 90. A circuit, characterized in that consisting of a micom unit 100 to fetch.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.