KR880008155A - 엠에스엑스 컴퓨터에서 두개의 중앙처리장치가 램을 공유하는 회로 - Google Patents
엠에스엑스 컴퓨터에서 두개의 중앙처리장치가 램을 공유하는 회로 Download PDFInfo
- Publication number
- KR880008155A KR880008155A KR860010214A KR860010214A KR880008155A KR 880008155 A KR880008155 A KR 880008155A KR 860010214 A KR860010214 A KR 860010214A KR 860010214 A KR860010214 A KR 860010214A KR 880008155 A KR880008155 A KR 880008155A
- Authority
- KR
- South Korea
- Prior art keywords
- processing unit
- central processing
- ram
- data
- computer
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 회로도,
제2도는 래치(8)에서 각 비트의 의미를 나타낸 도면.
제3도는 본 발명에 따른 주 중앙처리장치 명령장소의 각 비트의 의미를 나타낸 도면.
Claims (1)
- 엠에스엑스 컴퓨터에 있어서, 주중앙처리 장치(1), 종속중앙처리장치(2), 램(2), 데이터 셀렉터(4, 13), 버퍼(5, 6), 양방향성 버퍼(7), 래치(8), 디플립플롭(9), 라인 데코더(10, 11), 프로그램 롬(12)등을 상호 접속하여, 디플립플롭(9)의 Q출력을 "1"로 했을 경우에 종속 중앙처리장치(2)의 동작이 중지되어, 종속 중앙처리 장치(2)의 어드레스 버스, 데이터 버스, 콘트롤 신호등을 주 중앙처리장치(1)가 사용하므로서, 종속 중앙처리장치(2)의 어드레스 버스, 데이터 버스, 콘트롤 신호선에 연결되어 있는 램(3)을 데이터 셀렉터(4)와 버퍼(5,6,7)를 통해 선택하므로서, 램(3)에 데이터를 써넣거나, 램(3)으로 부터 데이터를 읽어낼 수 있고, 디플립플롭(9)의 Q출력을 "0"으로 했을 경우에는 종속 중앙처리장치(2)가 넌 마스커블 인터럽트 루틴으로 가게되어, 주 중앙처리장치(1)가 필요로 하는 램(3)에 써넣은 데이터의 송출이나, 데이터의 입력을 수행할 수 있도록 되어있는 엠에스 엑스 컴퓨터에서 두 개의 중앙처리장치가 램을 공유하는 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR860010214A KR880008155A (ko) | 1986-12-01 | 1986-12-01 | 엠에스엑스 컴퓨터에서 두개의 중앙처리장치가 램을 공유하는 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR860010214A KR880008155A (ko) | 1986-12-01 | 1986-12-01 | 엠에스엑스 컴퓨터에서 두개의 중앙처리장치가 램을 공유하는 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR880008155A true KR880008155A (ko) | 1988-08-30 |
Family
ID=68470051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR860010214A KR880008155A (ko) | 1986-12-01 | 1986-12-01 | 엠에스엑스 컴퓨터에서 두개의 중앙처리장치가 램을 공유하는 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880008155A (ko) |
-
1986
- 1986-12-01 KR KR860010214A patent/KR880008155A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880010365A (ko) | 디지탈 데이타 프로세서용 버스 인터페이스 회로 | |
| KR900015008A (ko) | 데이터 프로세서 | |
| JPH0326866B2 (ko) | ||
| KR880008155A (ko) | 엠에스엑스 컴퓨터에서 두개의 중앙처리장치가 램을 공유하는 회로 | |
| EP0114683A2 (en) | Arithmetic unit | |
| KR870001937Y1 (ko) | 멀티 버스를 사용한 컴퓨터에서의 ilbx를 이용한 듀얼포트 시스템 | |
| KR900002191A (ko) | 버퍼 메모리 듀플렉싱 제어 회로 | |
| KR890010724A (ko) | 마이크로 프로세서간의 억세스 중재 제어 시스템 | |
| KR970007157Y1 (ko) | 시스템버스와 다수 병렬포트 사이의 인터페이스 장치 | |
| KR890003236Y1 (ko) | 데이터 변환값의 라이트 및 리이드 회로 | |
| KR890010686A (ko) | 마이크로 프로세서의 데이터처리속도를 개선한 회로 | |
| KR950024080A (ko) | 멀티프로세서 시스템의 캐쉬 데이타 전송장치 | |
| KR910012874A (ko) | 스눕인터페이스 서브 유니트 | |
| KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
| KR920010447A (ko) | 이중포트 ram을 이용한 cpu간 데이터손실 방지회로 | |
| KR920015202A (ko) | 이중포트 기억 장치의 제어 로직 회로 | |
| KR950020167A (ko) | 피씨아이(pci)카드의 아이사(isa) 카드로의 전환장치 | |
| KR950020205A (ko) | 이중포트 지원 및 vme 인터페이스를 위한 버퍼램 제어기 | |
| KR920014037A (ko) | 이중화 프로세서 시스팀의 입출력 장비 정합장치 | |
| KR890010700A (ko) | 시스템의 제어 및 에러검출회로 | |
| KR890008664A (ko) | Crt디스플레이 인터페이스의 문자발생기 선택회로 | |
| KR910003512A (ko) | 중앙처리장치와 주변 입출력 장치와의 인터페이스 회로 | |
| KR890011270A (ko) | 인터럽트를 이용한 프로세서간의 정보 교환회로 | |
| KR970002790A (ko) | 피아이오(pio)를 이용한 캔 콘트롤 장치 | |
| KR870010440A (ko) | Cd- rom드라이버의 인터페이싱 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |