KR880001099A - Fm 복조기 및 복조 방법 - Google Patents

Fm 복조기 및 복조 방법 Download PDF

Info

Publication number
KR880001099A
KR880001099A KR1019870006556A KR870006556A KR880001099A KR 880001099 A KR880001099 A KR 880001099A KR 1019870006556 A KR1019870006556 A KR 1019870006556A KR 870006556 A KR870006556 A KR 870006556A KR 880001099 A KR880001099 A KR 880001099A
Authority
KR
South Korea
Prior art keywords
pulse
pulse train
circuit
signal
pulse generator
Prior art date
Application number
KR1019870006556A
Other languages
English (en)
Other versions
KR900008751B1 (en
Inventor
시게오 요시자와
에이이찌 이시이
Original Assignee
세끼모또 타다히로
닛본덴기 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시기가이샤 filed Critical 세끼모또 타다히로
Publication of KR880001099A publication Critical patent/KR880001099A/ko
Application granted granted Critical
Publication of KR900008751B1 publication Critical patent/KR900008751B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
    • H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
    • H03K17/667—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/04—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by counting or integrating cycles of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
    • H03K9/06—Demodulating pulses which have been modulated with a continuously-variable signal of frequency- or rate-modulated pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Television Signal Processing For Recording (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

내용 없음

Description

FM 복조기 및 복조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 양호한 실시예에 따른 펄스 계수형 FM 복조기를 도시한 개략 계통도.
제5A 내지 제5D도는 제4도의 복조기의 동작을 설명하기 위한 타이밍도.
제6도는 제4도의 복조기의 F/V 특성을 도시한 도면.

Claims (26)

  1. 입력 신호를 장방형 신호로 변환시키기 위한 제한기 장치, 장방형 신호 주기 동안 제1 및 제2상태를 갖고있는 제1펄스열을 발생시키기 위해 장방형 신호의 전이지점에 응답하는 제1펄스 발생기 장치, 장방형 신호 주기 동안 제3 및 제4상태를 갖고있는 제2펄스열을 발생시키기 위한 제2펄스 발생기 장치, 및 복조된 신호를 제공하도록 제2펄스열을 적분하기 위한 저역 통과 휠터 장치로 구성되고, 제1 상태가 선정된 기간을 갖고 있으며, 제3 상태의 기간이 제1펄스열의 제2 상태의 기간에 기초를 둔 선정된 시간 길이만큼 감소되는 것을 특징으로 하는 주파수 변조(FM) 복조기.
  2. 제1항에 있어서, 제1펄스 발생기 장치가 단안정 멀티 바이브레이터를 포함하는 것을 특징으로 하는 FM 복조기.
  3. 제1항에 있어서, 제2펄스 발생기 장치가 규정된 지연을 제1펄스열에 제공하기 위한 지연 회로, 및 제2 펄스 발생기 장치의 출력으로서 출력을 제공하도록 제1펄스열과 지연 회로의 출력을 AND하기 위한 AND게이트를 포함하는 것을 특징으로 하는 FM 복조기.
  4. 제3항에 있어서, 지연 회로가 한쌍의 적분회로와 인버터의 직렬 회로로 구성되고, 각각의 적분 회로가 저항기 및 캐패시터로 구성되며, 각각의 인버터가 적분회로의 각각의 출력의 극성을 반전시키는 것을 특징으로 하는 FM 복조기.
  5. 제1항에 있어서, 제2펄스 발생기 장치가 규정된 지연을 제1펄스열에 연속적으로 제공하기 위한 다수의 지연 회로, 및 제2펄스 발생기 장치의 출력으로서 출력을 제공하도록 제1펄스열과 다수의 지연 회로들의 각각의 출력들을 AND하기 위한 AND게이트를 포함하는 것을 특징으로 하는 FM 복조기.
  6. 제5항에 있어서, 다수의 지연 회로들에 의한 지연들이 서로 동일한 것을 특징으로 하는 FM 복조기.
  7. 제1항에 있어서, 제2펄스 발생기 장치가 제1펄스열을 수신하여 이것을 제1펄스열의 선연부 및 미연부에서 상이한 시정수에 의해 적분하기 위한 적분회로, 및 적분회로의 출력을 장방형 신호로 변환시키기 위한 비교기를 포함하는 것을 특징으로 하는 FM 복조기.
  8. 제7항에 있어서, 적분회로가 제1 및 제2전류를 각각 공급하기 위한 제1 및 제2정전류원, 제1정전류원을 턴온시키고 제2정전류원을 턴 오프시키기 위해 제1펄스열의 상승에 응답하고 제1정전류원을 턴 오프시키고 제2정전류원을 턴온시키기 위해 제1펄스열의 하강에 응답하는 스위칭 회로, 제1 및 제2정전류원에 결합되고 제1정전류원으로부터의 제1전류에 의해 충전된 캐패시터, 및 규정된 레벨에서 캐패시터의 단자들 사이의 전압을 클램프하기 위한 클램프 회로로 구성되는 것을 특징으로 하는 FM 복조기.
  9. 제8항에 있어서, 제1전류와 제2전류사이의 비율이n(n은 양의 실수이다)인 것을 특징으로 하는 FM 복조기.
  10. 제9항에 있어서, 스위칭 회로가 입력 단자들이 제1펄스열을 수신하고 제1 및 제2트랜지스터로 구성되는 차등증폭기를 포함하고, 제1 및 제2정전류원이 베이스들이 제1 및 제2트랜지스터의 각각의 콜렉터에 접속된 제3 및 제4 트랜지스터를 포함하며 전류 미터가 제3 및 제4 트랜지스터에 각각 결합되고 에미터 영역이 비율n으로 되어있는 제5 및 제6 트랜지스터를 포함하고, 제6 트랜지스터의 콜렉터가 캐패시터에 결합되는 것을 특징으로 하는 FM 복조기.
  11. 제8항에 있어서, 클램프 회로가 다이오드를 포함하는 것을 특징으로 하는 FM 복조기.
  12. 제1 및 제2레벨을 갖고 있고 입력 신호의 전이지점에 응답하여 제1 레벨로부터 제2레벨로 변하며 선정된 기간후에 제2레벨로부터 제 1 레벨로 다시 변하는 제1펄스열을 발생시키기 위한 제1펄스 발생기 장치, 제1펄스열의 선연부 및 미연부 중 한연부로부터 제1펄스열의 다음 선연부 및 미연부 중 다른 연부까지의 펄스 간격만큼 제1펄스열을 펄스폭 변조시킴으로써 제2펄스열을 발생시키기 위한 제2펄스 발생기 장치, 및 제2펄스열을 D.C.전압으로 변환시키기 위한 장치로 구성되는 것을 특징으로 하는 FM 복조기.
  13. 제12항에 있어서, 제1펄스 발생 장치가 규정된 펄스폭을 갖고 있고 입력 신호의 상승 및 하강에 응답하여 상승하는 펄스를 발생시키고 제1펄스열로서 발생된 펄스를 제공하기 위해 단안정 멀터바이브레이터를 포함하고, 제2펄스 발생기 장치가 규정된 시간 길이만큼 제1펄스열을 지연시키기 위한 지연 회로 및 제2펄스열을 제공하도록 제1펄스열과 지연 회로의 출력을 AND하기 위한 AND 게이트로 구성되며, 변환 장치가 제2펄스열을 저대역 통과 휠터하기 위한 저 대역 통과 휠터를 포함하는 것을 특징으로 하는 FM 복조기..
  14. 제12항에 있어서, 제1펄스 발생장치가 규정된 폭을 갖고 있고 입력 신호의 상승 및 하강에 응답하여 상승하는 펄스를 발생시키고 제1펄스열로서 발생된 펄스를 제공하기 위해 단안정 멀티바이브레이터를 포함하고, 제2펄스 발생기장치가 규정된 지연을 제1펄스열에 연속적으로 제공하기 위한 다수의 지연 회로들 및 제2펄스열을 제공하도록 제1펄스열과 다수의 지연 회로들의 각각의 출력들을 AND하기 위한 AND 게이트를 포함하며, 변환 장치가 제2펄스열을 지역 통과 출터하기 위한 저역 통과 휠터를 포함하는 것을 특징으로 하는 FM 복조기.
  15. 제12항에 있어서, 제1펄스 발생기 장치가 규정된 폭을 갖고 있고 입력 신호의 상승 및 하강에 응답하여 상승하는 펄스를 발생시키고 제1펄스열로서 발생된 펄스를 제공하기 위해 단안정 멀티바이브레이터를 포함하고, 제2펄스발생기 장치가 캐패시터, 제1펄스열의 선연부 및 미연부에서 상이한 시정수에 의해 캐피시터를 충전 및 방전시키기 위해 제1펄스열에 응답하는 충전 및 방전 회로, 및 충전 및 방전 회로의 출력을 장방형 신호로 변환시키기 위한 비교기를 포함하며, 변환 장치가 제2펄스열을 지역 통과 휠터하기 위한 저역 통과 휠터를 포함하는 것을 특징으로 하는 FM 복조기.
  16. 제15항에 있어서, 충전 및 방전 회로가 제1 및 제2전류를 각각 공급하기 위한 제1 및 제2정전류원, 제1 및 제2정전류원을 교대로 턴온 및 턴 오프시키기 위해 제1펄스열의 전이지점에 응답하는 스위칭 회로, 및 규정된 레벨에서 캐패시터의 단자들사이의 전압을 클램프하기 위한 클램프 회로로 구성되고, 캐패시터가 제1 및 제2정전류원에 결합되고 제1 및 제2정전류에 의해 충전 및 방전되는 것을 특징으로 하는 FM 복조기.
  17. 제12항에 있어서, 입력 신호를 장방형 신호로 변환시키고, 이것을 제1펄스 발생기 장치에 공급하기 위한 제한기 장치를 포함하는 것을 특징으로 하는 FM 복조기.
  18. FM 신호의 전이 지점에 응답하여 FM 신호의 1주기 동안 제1 및 제2 상태를 갖고있는 제1펄스열을 발생시키는 수단, 제1펄스열의 제2 상태의 기간에 기초를 두고 제1펄스열을 펄스폭 변조시킴으로써 제2펄스열을 발생시키는 수단, 및 제2펄스열을 D.C.전압으로 변환시키는 수단을 포함하고, 제1 상태가 선정된 기간을 갖고있는 것을 특징으로하는 FM 신호 복조 방법.
  19. 제18항에 있어서, FM 신호를 진폭 제한하는 수단을 포함하는 것을 특징으로 하는 방법.
  20. 제19항에 있어서, 제1펄스열 발생 수단이 진폭 제한된 FM 신호의 선연부 및 미연부에서 상승하는 펄스를 제1펄스열로서 발생시키는 수단을 포함하고, 제2펄스열 발생 수단이 선정된 시간 길이만큼 제1펄스열을 지연시키는 수단 및 제1펄스열과 지연된 펄스열의 논리적을 취함으로써 제2펄스열을 발생시키는 수단을 포함하여, D.C.전압으로 변환시키는 수단이 제2펄스열을 저역 통과 휠터하는 수단을 포함하는 것을 특징으로 하는 방법.
  21. 제19항에 있어서, 제1펄스열 발생 수단이 진폭 제한된 FM 신호의 선연부 및 미연부에서 상승하는 펄스를 제1펄스열로서 발생시키는 수단을 포함하고, 제2펄스열 발생수단이 제1펄스열과 연속적으로 지연시키는 수단 및 제1펄스열과 연속적으로 지연된 다수의 펄스열들의 논리적을 취함으로써 제2펄스열을 발생시키는 수단을 포함하며, D.C.전압으로 변환시키는 수단이 제2펄스열을 저역 통과 휠터하는 수단을 포함하는 것을 특징으로하는 방법.
  22. 제19항에 있어서, 제1펄스열 발생 수단이 진폭 제한된 FM 신호의 선연부 및 미연부에서 상승하는 펄스를 제1펄스열로서 발생시키는 수단을 포함하고, 제2펄스열 발생 수단이 제1펄스열의 상승 및 하강에 응답하여 제1 및 제2정전류를 캐패시터에 공급하는 수단, 제2펄스열을 발생시키기 위해 규정된 레벨에서 캐패시터 충전된 전압의 상한치를 클램프하는 수단 및 캐패시터의 2개의 단자들 사이의 전압과 규정된 레벨보다 약간 낮은 기준 전압을 비교하는 수단을 포함하며, D.C.전압으로 변환시키는 수단이 제2펄스열을 저역 통과 휠터하는 수단을 포함하는 것을 특징으로 하는 방법.
  23. 입력 신호를 최소한 입력 신호의 1주기(T) 동안 제1 및 제2 상태를 갖고 있는 제1신호로 변환시키기 위한 제1펄스 발생기 회로, 기간이인 제3 상태를 갖고있는 제2 신호를 제공하도록 제1 신호의 제2 상태의 기간(△t)로 제1 신호를 펄스폭 변조시키기 위한 제2펄스 발생기 회로, 및 FM 복조 신호를 제공하도록 제2펄스 발생기 회로로부터의 제2펄스를 적분하기 위한 적분회로로 구성되는 것을 특징으로 하는 복조기 회로.
  24. 제23항에 있어서, 제2펄스 발생기 회로가 제1펄스 발생기 회로의 출력을 지연시키기 위한 지연 회로, 및 제1펄스 발생기 회로와 지연 회로의 출력들을 수신하는 AND 회로를 포함하는 것을 특징으로 하는 FM 복조기 회로.
  25. 제23항에 있어서, 제2펄스 발생기 회로가 상이한 시간 길이 만큼 제1펄스 발생기 회로의 출력을 각각 지연시키기 위한 다수의 지연 회로, 및 이 지연 회로들의 각각의 출력과 제1펄스 발생기 회로의 출력을 수신하는 AND 회로를 포함하는 것을 특징으로 하는 FM 복조기 회로.
  26. 제23항에 있어서, 제2펄스 발생기 회로가 제1펄스 발생기 회로의 출력에 응답하고 상이한 상승 및 하강 시정수를 갖고 있는 적분 회로, 및 장방형 신호를 재발생시키기 위해 적분회로의 출력에 응답하는 비교기를 포함하는 것을 특징으로 하는 FM 복조리 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8706556A 1986-06-28 1987-06-27 F.m.demodulator and demodulation method KR900008751B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP150662 1986-06-28
JP61150662A JPS639211A (ja) 1986-06-28 1986-06-28 Ｆｍ復調回路

Publications (2)

Publication Number Publication Date
KR880001099A true KR880001099A (ko) 1988-03-31
KR900008751B1 KR900008751B1 (en) 1990-11-29

Family

ID=15501743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8706556A KR900008751B1 (en) 1986-06-28 1987-06-27 F.m.demodulator and demodulation method

Country Status (7)

Country Link
US (1) US4800338A (ko)
EP (1) EP0251239B1 (ko)
JP (1) JPS639211A (ko)
KR (1) KR900008751B1 (ko)
AU (1) AU591856B2 (ko)
CA (1) CA1287883C (ko)
DE (1) DE3781604T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2264833B (en) * 1992-03-04 1995-08-09 Ampy Automation Digilog Frequency discriminator
FR2743227B1 (fr) * 1995-12-29 1998-03-06 Thomson Broadcast Systems Dispositif demodulateur de frequence monolithiquement integrable
KR970055245A (ko) * 1995-12-30 1997-07-31 김광호 에프.엠 복조 회로
AU7027998A (en) * 1997-05-27 1998-12-30 Cestmir Konecny Apparatus for converting frequency of an electric signal to voltage
US20070237265A1 (en) * 2006-04-11 2007-10-11 Hsiang-Hui Chang Demodulator and method thereof
DE102018124094A1 (de) * 2018-09-28 2020-04-02 Valeo Siemens Eautomotive Germany Gmbh Stromrichter, Fahrzeug und Verfahren zum Betreiben eines Stromrichters

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3491305A (en) * 1966-12-21 1970-01-20 Xerox Corp Fm demodulator zero-crossing detector
FR1554371A (ko) * 1967-03-29 1969-01-17
DE2228069C3 (de) * 1972-06-09 1979-07-26 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren und Einrichtung zur Unterdrückung von Störungen bei frequenzmodulierten Signalen
US4091330A (en) * 1977-09-15 1978-05-23 Ampex Corporation Circuit and method for demodulating a frequency modulated signal
JPS56169462A (en) * 1980-05-30 1981-12-26 Mitsubishi Electric Corp Demodulation circuit for frequency shift modulation signal
JPS5961312A (ja) * 1982-09-30 1984-04-07 Toshiba Corp パルス遅延回路
JPS6113804A (ja) * 1984-06-29 1986-01-22 Nec Home Electronics Ltd Ｆｍ復調回路

Also Published As

Publication number Publication date
EP0251239B1 (en) 1992-09-09
DE3781604D1 (en) 1992-10-15
DE3781604T2 (de) 1993-03-18
AU591856B2 (en) 1989-12-14
EP0251239A3 (en) 1989-03-08
US4800338A (en) 1989-01-24
JPS639211A (ja) 1988-01-14
AU7480087A (en) 1988-01-07
KR900008751B1 (en) 1990-11-29
CA1287883C (en) 1991-08-20
EP0251239A2 (en) 1988-01-07

Similar Documents

Publication Publication Date Title
US3535658A (en) Frequency to analog converter
KR930009257A (ko) 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기
US2933625A (en) Multiple delay circuit
GB1107913A (en) Improvements in signal pulse discriminator
KR880001099A (ko) Fm 복조기 및 복조 방법
US5045943A (en) Synchronous signal separation circuit
US3867648A (en) Pulse width shortening circuit
GB1149826A (en) Voltage-frequency converter
SU1721804A1 (ru) Формирователь управл ющих импульсов
JPS6057745B2 (ja) 二値化回路
EP0086334A1 (en) Pulse duty conversion circuit
KR910003473Y1 (ko) 자동이득제어 펄스 발생회로
US3586885A (en) Square wave generator
SU1112534A1 (ru) Триггер Шмитта
SU1471296A1 (ru) Преобразователь напр жени в интервал времени
SU420104A1 (ru) Генератор импульсов
SU1231589A1 (ru) Генератор пилообразного напр жени
SU1495981A1 (ru) Стабилизированный генератор треугольного напр жени
GB1379154A (en) Railway track circuit
SU552725A1 (ru) Устройство дл приема телеграфных посылок с амплитудной модул цией
JP2952916B2 (ja) Ｆｍ復調回路
SU396632A1 (ru) УСТРОЙСТВО дл ИЗМЕРЕНИЯ ОТНОСИТЕЛЬНОЙ РАЗНОСТИ ЧАСТОТ СЛЕДОВАНИЯ ИМПУЛЬСОВ
SU773860A1 (ru) Конвертор
SU362444A1 (ru) УСТРОЙСТВО дл НЕЗАВИСИМОЙ РЕГУЛИРОВКИ
SU1386927A1 (ru) Способ сравнени двух гармонических сигналов одинаковой частоты по амплитуде и устройство дл его осуществлени

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061124

Year of fee payment: 17

EXPY Expiration of term