KR880000820Y1 - 에스 램을 이용한 비디오텍스 디코오더 - Google Patents

에스 램을 이용한 비디오텍스 디코오더 Download PDF

Info

Publication number
KR880000820Y1
KR880000820Y1 KR2019850007500U KR850007500U KR880000820Y1 KR 880000820 Y1 KR880000820 Y1 KR 880000820Y1 KR 2019850007500 U KR2019850007500 U KR 2019850007500U KR 850007500 U KR850007500 U KR 850007500U KR 880000820 Y1 KR880000820 Y1 KR 880000820Y1
Authority
KR
South Korea
Prior art keywords
rom
ram
output
terminal
nand
Prior art date
Application number
KR2019850007500U
Other languages
English (en)
Other versions
KR870001368U (ko
Inventor
윤원영
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR2019850007500U priority Critical patent/KR880000820Y1/ko
Publication of KR870001368U publication Critical patent/KR870001368U/ko
Application granted granted Critical
Publication of KR880000820Y1 publication Critical patent/KR880000820Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

내용 없음.

Description

에스 램을 이용한 비디오텍스 디코오더
제1도는 종래의 비디오텍스 디코오더의 회로도.
제2도는 본 고안 비디오텍스 디코오더의 상세 회로도.
제3도는 본 고안 비디오텍스 디코오더의 기억장치의 번지 배치도.
* 도면의 주요부분에 대한 부호의 설명
CPU : 중앙처리장치 CVDG : 칼라 영상 표시 발진기
ROM0-ROM1: 롬 RAM0-RAM5: 램
AD : 번지 해독기 BF1-BF4: 버퍼
SRAM : 에스 램 I1,I2: 인버터
NAND1, NAND2: 낸드게이트 OR1, OR2: 오아게이트
본 고안은 비디오텍스(Videotex)디코오더에 에스 램(Static RAM)을 내장하여 그 에스 램에 사용자가 자주 이용하는 전화번호 및 연결을 원하는 데이타 베이스에서 요구하고 있는 명령어 등 여러가지의 데이타를 임의로 저장하고, 그 저장된 데이타를 조거할 수 있게 한 에스 램을 이용한 비디오텍스 디코오더에 관한 것이다.
종래의 비디오텍스 디코오더의 기억장치는 제1도에 도시한 바와같이 각기 16K byte의 기억용량을 가지고 있는 3개의 롬(ROM0, ROM1, ROM2)과, 8K byte의 기억용량을 가지고 있는 6개의 램(RAM0-RAM5)을 사용하고 있다.
여기서 중앙처리장치(CPU)는 칼라영상표시발진기(CVDG)를 통해서만 램(RAM0-RAM5)을 호출(access)할 수 있고, 칼라영상표시발진기(CVDG)는 램(RAM0-RAM5)의 총 48K byte의 기억용량 중에서 32K byte의 기억용량을 모니터 디스플레이를 위한 영역으로 사용하고, 나머지 16K byte의 기억용량은 중앙처리장치(CPU)가 사용할 수 있게 되어 있는데, 중앙처리장치(CPU)는 번지해독기(AD)를 통해 칼라영상표시발진기(CVDG)의 호출단자(DRCS)에 호출신호를 보내어 램(RAM0-RAM5)의 나머지 16K byte를 호출하고, 32K byte의 모니터 디스플레이 영역은 중앙처리장치(CPU)가 번지해독기(AD)를 통해 칼라영상표시 발진기(CVDG)의 입출력 단자(IOCS)에 호출신호를 보내어 호출한다.
그리고, 중앙처리장치(CPU)가 그의 출력단자(A15)(A14)(MREQ)로 번지해독기(AD)에 호출신호를 보내면, 번지해독기(AD)는 그 호출신호에 따라 출력단자또는로 저전위신호를 출력하여 롬(ROM0) 또는 (ROM1)(ROM2)을 호출하게 된다.
이와 같이 구성된 종래의 비디오텍스 디코오더는 기억장치에 롬(RAM0-ROM2) 및 램(RAM0-RAM5)만을 사용하고, 전화번호 등 여러가지의 데이타를 사용자가 임의로 저장하고, 소거할 수 있는 기억장치가 구비되어 있지 않으므로 사용자는 상대방과 통신을 원할 경우마다 일일이 전화번호 등을 다이얼링하여야 되는 번거로움이 있었다.
본 고안은 이와 같은 종래의 결함을 감안하여, 사용자가 임의로 데이타를 저장 및 소거할 수 있는 에스 램을 비디오텍스 디코오더에 내장하고, 그 에스 램의 번지는 롬(ROM2)의 상위 2K byte의 번지를 할당하여 전화번호 및 명령어 등 여러가지의 데이타를 임의로 저장하고, 또한 소거할 수 있게 안출한 것으로, 이를 제2도 및 제3도를 참조하여 상세히 설명하면 다음과 같다.
제2도에 도시한 바와 같이 중앙처리장치(CPU) 및 칼라영상표시발진기(CVDG), 롬(ROM0-ROM2), 램(RAM0-RAM5) 번지해독기(AD), 버퍼(BF1-BF4)로 구성된 비디오텍스 디코오더에 있어서, 중앙처리장치(CPU)의 출력단자(A11)(A12)를 낸드게이트(NAND1)의 입력단자에 각기 접속하고, 출력단자(A13)는 인버터(I1)를 통한 번지해독기(AD)의 출력단자와 함께 낸드게이트(NAND2)의 입력단자에 접속하여 그 낸드게이트(NAND1) (NAND2)의 출력측을 오아게이트(OR1)를 통해 2K byte의 기억용량을 가지고 있는 에스 램(SRAM)의 호출단자에 접속함과 동시에 그 접속점을 인버터(I2)를 통해 오아게이트(OR2)의 일측 입력단자에 접속하며, 오아게이트(OR2)의 타측 입력단자에는 번지해독기(AD)의 출력단자를 접속하여 그의 출력측을 롬(ROM2)의 호출단자에 접속한 것으로, 상기에서 에스 램(SRAM)의 번지는 롬(ROM2)의 상위 2K byte의 번지를 사용한다.
이와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
먼저 본 고안의 기억장치는 제3도에 도시한 바와 같이 16K byte의 기억용량을 가지고 있는 롬(ROM0) (ROM1)에 0000Hex-3FFFHex(여기서 Hex는 16진수를 나타냄) 및 4000Hex-7FFFHex의 번지가 각기 할당되고, 롬(ROM2)에는 8000Hex-B7FFHex의 번지가 할당되며, 종래의 롬(ROM2)에 할당된 번지 B800Hex-BFFFHex는 에스 램(SRAM)에 할당된다. 그리고, C000Hex-FFFFHex의 번지는 종래와 마찬가지로 8K byte의 기억용량을 가지고 있는 램(RAM4)(RAM5)에 각기 할당되어 있다.
여기서 살펴보면 롬(ROM2)의 번지는 8000Hex-B7FFHex즉 1000 0000 0000 0000(여기서 1은 고전위, 0은 저전위를 각기 나타냄)에서 1011 0111 1111 1111까지이고, 에스 램(SRAM)의 번지는 B800Hex-BFFFHex즉, 1011 1000 0000 0000에서 1011 1111 1111 1111까지 이므로 중앙처리장치(CPU)의 출력단자(A15)(A14)에 10이 각기 출력될 때 종래와 마찬가지로 번지해독기(AD)의 출력단자에 저전위가 출력되어 롬(ROM2)의 호출단자에 저전위가 인가되게 해야 되고, 이와 같이 롬(ROM2)이 선택된 상태에서 중앙처리장치(CPU)의 출력단자(A13)(A12)(A11)에 111이 각기 출력될 때 롬(ROM2)의 호출단자에 고전위가 인가되게 함과 동시에 에스 램(SRAM)의 호출단자에 저전위가 인가되도록 해야 롬(ROM2)의 호출이 차단되고, 에스 램(SRAM)이 호출됨을 알 수 있다.
그러면, 중앙처리장치(CPU)의 제어에 의해 에스 램(SRAM)이 호출되는 과정을 설명하면 다음과 같다.
중앙처리장치(CPU)의 출력단자(A15)(A14)에 10이 각기 출력되어 번지해독기(AD)에 입력되면 그의 출력단자에는 종래와 마찬가지로 0이 출력되어 오아게이트(OR2)의 타측 입력단자에 인가됨과 동시에 인버터(I1)를 통해 1로 반전되어 낸드게이트(NAND2)의 타측 입력단자에 인가된다.
이때, 중앙처리장치(CPU)의 출력단자(A13)(A12)(A1에 111이 출력되어 낸드게이트(NAND2)의 일측 입력단자 및 낸드게이트(NAND1)의 양 입력단자에 인가되면, 그 낸드게이트(NAND1)(NAND2)의 출력측에 00이 출력되어 오아게이트(OR1)의 양 입력단자 각기 인가되므로 오아게이트(OR1)의 출력측에는 0이 출력되어 에스 램(SRAM)의 호출단자(CE4)에 0이 인가됨과 동시에 그 0이 인버터(I2)를 통해 1로 반전되어 오아게이트(OR2)의 일측 입력단자에 인가되고, 이에 따라 오아게이트(OR1)의 출력측에는 1이 출력되어 롬(ROM)의 호출단자(CE3)에 인가된다.
즉, 중앙처리장치(CPU)의 출력단자(A15)(A14)(A13)(A12)(A11)에 10111이 각기 출력되면 롬(ROM2)의 호출단자(CE3)에 1이 인가되어 호출되지 않고, 에스 램(SRAM)의 호출단자(CE4)에는 0이 인가되어 호출된다.
그리고, 상기에서 중앙처리장치(CPU)의 출력단자(A13)(A12)(A11)에 모두 111이 출력되지 않고, 어느 하나라도 0이 출력되면 낸드게이트(NAND1)(NAND2)의 출력측 중에서 어느 하나 또는 모두 1이 출력되어 오아게이트(OR1)의 입력단자에 인가되므로 상기와는 반대로 오아게이트(OR1)의 출력측에 1이 출력되어 에스 램(SRAM)의 호출이 차단됨과 동시에 그 출력된 1이 인버터(I2)를 통해 0으로 반전되어 오아게이트(OR2)의 일측 입력단자에 인가되고, 이때 그의 타측입력단자에는 상기에서와 같이 번지해독기(AD)의 출력측(R2)에서 출력된 0이 인가되어 있으므로 오아게이트(OR2)의 출력측에는 0이 출력되어 롬(ROM2)의 호출단자(CE3)에 인가되고 롬(ROM2)이 호출된다.
따라서, 중앙처리장치(CPU)의 출력단자(A15)(A14)에 10 각기 출력된 상태에서 출력단자(A13)(A12)(A11)에 111이 출력되면, 에스 램(SRAM)이 호출되어 에스 램(SRAM)이 여러 가지의 데이타를 저장 및 그 저장된 데이타를 조거할 수 있고, 출력단자(A13)(A12)(A11)중에서 어느 하나라도 0이 출력되면 롬(ROM2)이 호출되어 그 롬(ROM2)에 저장된 데이타를 인출할 수 있게 된다.
이상에서 설명한 바와같이 본 고안은 비디오텍스 디코오더에 에스 램(SRAM)을 내장하여 사용자가 자주 이용하는 전화번호 및 연결을 원하는 데이타 베이스에서 요구하는 명령어등 여러가지의 데이타를 저장할 수 있게 되므로 사용자가 간편하게 상대방을 호출 및 통신을 할 수 있는 효과가 있다.

Claims (1)

  1. 중앙처리장치(CPU) 및 칼라영상표시발진기(CVDG), 롬(ROM0-ROM2), 램(RAM0-RAM5), 번지해독기(AD), 버퍼(BF1-BF4)로 구성된 비디오텍스 디코오더에 있어서, 중앙처리장치(CPU)의 출력단자(A12)(A11)는 낸드게이트(NAND1)의 입력단자에 접속하고, 출력단자(A13)는 번지해독기(AD)의 출력단자(R2)가 인버터(I1)를 통해 타측입력단자에 접속된 낸드게이트(NAND2)의 일측 입력단자에 접속하여 그 낸드게이트(NAND1)(NAND2)의 출력측을 오아게이트(OR1)를 통해 에스 램(SRAM)의 호출단자(CE4)에 접속함과 동시에 그 접속점을 상기 번지해독기(AD)의 출력단자(R2)가 타측 입력단자에 접속된 오아게이트(OR2)의 일측 입력단자에 접속하며, 그의 출력측은 롬(ROM2)의 호출단자(CE3)에 접속하여 구성함을 특징으로 하는 에스 램을 이용한 비디오텍스 디코오더.
KR2019850007500U 1985-06-22 1985-06-22 에스 램을 이용한 비디오텍스 디코오더 KR880000820Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850007500U KR880000820Y1 (ko) 1985-06-22 1985-06-22 에스 램을 이용한 비디오텍스 디코오더

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850007500U KR880000820Y1 (ko) 1985-06-22 1985-06-22 에스 램을 이용한 비디오텍스 디코오더

Publications (2)

Publication Number Publication Date
KR870001368U KR870001368U (ko) 1987-02-20
KR880000820Y1 true KR880000820Y1 (ko) 1988-03-15

Family

ID=19243119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850007500U KR880000820Y1 (ko) 1985-06-22 1985-06-22 에스 램을 이용한 비디오텍스 디코오더

Country Status (1)

Country Link
KR (1) KR880000820Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640772B1 (ko) * 2005-06-10 2006-10-31 주식회사 대우일렉트로닉스 세탁기의 액체세제 투입장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640772B1 (ko) * 2005-06-10 2006-10-31 주식회사 대우일렉트로닉스 세탁기의 액체세제 투입장치 및 그 방법

Also Published As

Publication number Publication date
KR870001368U (ko) 1987-02-20

Similar Documents

Publication Publication Date Title
KR870011614A (ko) 메모리 카트리지
KR860002148A (ko) 반도체 집적회로 장치
US4354258A (en) Memory board automatically assigned its address range by its position
KR910007298A (ko) 무선통신 방식
KR880003252A (ko) 마이크로 프로세서
KR880000820Y1 (ko) 에스 램을 이용한 비디오텍스 디코오더
US4918586A (en) Extended memory device with instruction read from first control store containing information for accessing second control store
EP0274439B1 (en) Display system for plural display areas on one screen
US4754435A (en) Semiconductor device having a memory circuit
KR930017359A (ko) 자동 디스플레이 기능을 갖는 전화 장치
US5566309A (en) Variable memory boundaries between external and internal memories for single-chip microcomputer
JPS61145786A (ja) アドレス割付回路
JPS5892054A (ja) プログラマブル・チツプ・イネ−ブル回路
JPS61145789A (ja) アドレス割付回路
JPS61145787A (ja) アドレス割付回路
JP2634488B2 (ja) コンピュータ装置
GB2103398A (en) Microcomputer apparatus for use with a video display
JPH05128327A (ja) Ｉｃカード
KR950005464Y1 (ko) 확장 메모리 액세스 장치
JPS61233489A (ja) アドレス割付回路
JPS61145784A (ja) アドレス割付回路
JPS6230663B2 (ko)
KR0128157Y1 (ko) Plc의 프로그램 로더
JPS59144966A (ja) デ−タ処理装置
JPS60220442A (ja) メモリのアクセス方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19951226

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee