KR0128157Y1 - Plc의 프로그램 로더 - Google Patents

Plc의 프로그램 로더 Download PDF

Info

Publication number
KR0128157Y1
KR0128157Y1 KR2019920027750U KR920027750U KR0128157Y1 KR 0128157 Y1 KR0128157 Y1 KR 0128157Y1 KR 2019920027750 U KR2019920027750 U KR 2019920027750U KR 920027750 U KR920027750 U KR 920027750U KR 0128157 Y1 KR0128157 Y1 KR 0128157Y1
Authority
KR
South Korea
Prior art keywords
rom
program
memory
specific
address
Prior art date
Application number
KR2019920027750U
Other languages
English (en)
Other versions
KR940017048U (ko
Inventor
박면전
Original Assignee
이대원
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성전자주식회사 filed Critical 이대원
Priority to KR2019920027750U priority Critical patent/KR0128157Y1/ko
Publication of KR940017048U publication Critical patent/KR940017048U/ko
Application granted granted Critical
Publication of KR0128157Y1 publication Critical patent/KR0128157Y1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

시스템의 프로그램을 저장하는 ROM과 ROM을 페이지 분할하여 특정의 프로그램에 특정한 영역을 할당하기 위한 신호를 데이터 버스에서 입력받아 저장하였다가 출력하는 래치와, 래치의 출력신호를 입력으로 하여 메모리 영역확장을 위한 추가의 어드레스를 출력하여 특정의 프로그램에 특정의 ROM영역을 지정하고 어드레스 버스를 통해 메모리의 어드레스 일부를 입력하여 칩 선택신호를 출력하는 디코더와, 어드레스 버스상에 메모리의 어드레스를 출력하는 CPU로 이루어진 PLC의 프로그램 로더는 ROM을 프로그램의 특성에 따라 페이지 형식으로 분할하여 특정의 프로그램에 특정의 ROM영역을 지정하여 사용할 수 있게 하여 메모리의 확장을 용이하게 할 수 있고, 메모리의 확장에 따른 메모리의 손실을 없앨 수 있다.

Description

PLC의 프로그램 로더
제1도는 종래의 PLC 프로그램 로더의 블록도이고,
제2도는 종래의 PLC 의 메모리 맵도이고,
제3도는 이 고안의 실시예에 따른 PLC의 프로그램 로더에서 메모리 확장 장치의 기능을 나타낸 도면이고,
제4도는 이 고안의 실시예에 따른 PLC의 프로그램 로더의 블록도이고,
제5도는 이 고안의 실시예에 따른 PLC의 메모리 맵도이다.
이 고안의 프로그래머블 로직 컨트롤러(Programmable Logic Controller : 이하 PLC라 명명함)의 프로그램 로더에 관한 것으로 더욱 상세하게 말하자면, 프로그램 로더(Program Loader)의 롬(Read Only Memory : 이하 ROM이라 명명함)을 페이지(page)로 분할하여 시스템의 메모리의 확장을 용이하게 하는 PLC의 프로그램 로더에 관한 것이다.
일반적으로 PLC는 공장자동화(FA)의 산업 분야에 많이 적용되고 있는 장치로서 릴레이(relay), 타이머, 카운터(counter), 무접점 릴레이 등의 개개의 부품이 갖는 기능을 로직으로 컴팩트(compact)하게 통합시킨 장치이다.
PLC의 프로그램 로더는 각 기능별로 분리된 메뉴(menu) 방식으로 되어 있으며 각각의 메뉴에는 초기설정, 리드(read), 라이트(write)와 중앙처리장치(Central Processing Unit : 이하 CPU라 명명함)의 현재 진행상태를 모니터(monitor)를 통해 표시하는 기능과, 롬 라이터 인터페이스(ROM writer interface), 프린터(printer) 인터페이스, 보조기능 등이 있으며, 또한 이 각각의 메뉴들은 독립적으로 실행되기 때문에 프로그램도 독립적이다. 프로그램 로더는 많은 메뉴를 가지고 많은 기능을 PLC에 지원해 줘야 하므로 대량의 프로그램이 요구되고, 후에 새로운 기능의 추가를 위해서도 메모리의 확보가 필요하다.
이하 종래의 PLC의 프로그램 로더에 대해 설명한다.
제1도는 종래의 PLC 프로그램 로더의 블록도이고, 어드레스 버스(ADD BUS), 데이터 버스(DATA BUS) 및 컨트롤 버스(COR BUS)에는 CPU(10), 디코더(20), 롬(Read Only Memory : 이하 ROM이라 명명함)(30), 램(Random Access Memory : 이하 RAM이라 명명함)(40), 액정 표시 장치(Liquid Crystal Display : 이하 LCD라 명명함)(50), 피피아이(Programmable Peripheral Interface : 이하 PPI라 명명함)(60)가 연결되어 있다. PPI(60)에는 키보드(70)가 연결된다. 또한, 디코더(20)에서는 ROM(30), RAM(40), LCD(50) 및 PPI(60)를 위한 칩 선택신호가 출력된다.
제2도는 종래의 PLC의 메모리 맵도로서, 시스템 메모리와 외부 메모리간에 ROM 영역 및 RAM 영역, 입출력 영역을 나누어, 시스템 메모리의 ROM 영역에는 외부 메모리의 ROM 영역을, 입출력 영역에는 외부 메모리의 입출력 영역을 맵핑시키는 일대일 대응방식을 사용하였다.
종래의 기술은 CPU(10)에서 ROM(30)으로 16비트의 어드레스를 주게되어 메모리의 용량이 64K 까지로 한정되므로, 메모리의 확장이 불가능하며 그에 따라 시스템의 확장 및 기능의 추가를 할 수 없는 단점이 있다.
이러한 단점을 해결하기 위하여 제2도에서 보는 바와 같이 다수의 ROM을 사용하고 각각의 ROM이 시스템 메모리와 일대일로 대응되므로, 필요에 따라 하나의 ROM을 선택하여 메모리를 확장하는 뱅크스 셀렉트(banks select) 방식이 있다. 이 방식은 다수의 ROM 중에서 ROMO를 제외한 나머지 ROM(ROM1~ROM2)에서 사용불가인 영역(1)이 있으므로 메모리의 손실을 가져오는 단점이 있다.
그러므로 이 고안의 목적은 상기한 단점을 해결하기 위한 것으로, ROM을 프로그램의 특성에 따라 페이지 형식으로 분할하여 특정의 프로그램에 특정의 ROM 영역을 지정하여 사용할 수 있게 하여 메모리의 확장을 용이하게 할 수 있고, 메모리의 확장에 따른 메모리의 손실을 없앨 수 있는 PLC의 프로그램 로더를 제공하는 것이다.
상기의 목적을 달성하기 위하여 이 고안의 구성은, 시스템의 프로그램을 저장하는 ROM(400)과, 상기 ROM을 페이지로 분할하여 특정의 프로그램에 특정한 ROM 영역을 할당하기 위한 신호(D0~D2)를 데이터 버스(DATA BUS)에서 입력받아 출력신호(Q1~Q2)로 출력하는 래치(200)와, 상기 출력신호(Q1~Q2)를 입력받고, 상기 ROM을 확장하기 위한 추가의 어드레스(RA14~RA16)를 상기 ROM에 출력하고, 어드레스 버스(ADD BUS)를 통해 상기 ROM의 어드레스 일부(A0~A13)를 입력하여 칩 선택신호(CS1~CS4)를 출력하는 디코더(300)와, 상기 어드레스 버스에 상기 ROM 어드레스를 출력하고, 상기 데이터 버스에 상기 특정의 프로그램에 특정한 ROM 영역을 할당하기 위한 신호를 출력하는 CPU(100)로 이루어진다.
상기 구성에 의한 이 고안의 용이하게 실시할 수 있는 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
제3도는 이 고안의 실시예에 따른 PLC의 프로그램 로더에서 래치의 기능을 나타낸 도면이고, 제4도는 이 고안의 실시예에 따른 PLC의 프로그램 로더의 블록도이며, 제5도는 이 고안의 실시예에 따른 PLC의 프로그램 로더의 메모리맵도이다.
제3도에 도시된 바와 같이, 래치(200)를 데이터 버스(DATA BUS)와 컨트롤 버스(COR BUS)에 연결한다. 데이터 버스(DATA BUS)로부터 3개의 입력 신호(D0~D2)를 받고 시스템 클럭(CLK)을 입력으로 받아 동작하여 3개의 출력 신호(Q0~Q2)를 디코더(300)로 출력한다.
제4도에 도시된 바와 같이, PLC의 프로그램 로더의 구성은, CPU(100)와, CPU(100)의 출력단에 연결된 래치(200), 래치(200)의 출력단에 연결되어 있는 디코더(300), 디코더(300)의 출력단에 연결된 ROM(400), RAM(500), LCD(600), PPI(700), PPI(700)의 출력단에 연결된 키보드(800), 상기에 연결되어 있는 어드레스 버스(ADD BUS), 데이터 버스(DATA BUS)와 컨트롤 버스(COR BUS)로 이루어진다.
상기한 구성에 의한 이 고안의 실시예에 따른 PLC의 프로그램 로더의 작용은 다음과 같다.
종래의 메모리 매핑에 있어서 ROM으로 출력되는 어드레스 비트가 16개이므로 64K 까지밖에 메모리를 사용할 수 없다. ROM을 확장하기 위해 추가의 어드레스를 출력하기 위해서 데이터 버스를 통해 3개의 입력 신호(D0~D2)가 래치(200)에 입력되면 래치(200)는 입력신호(D0~D2)를 저장하였다가 ROM의 확장을 위한 출력신호(Q0~Q3)를 디코더(300)로 출력하게 된다.
출력신호(Q0~Q2)는 디코더(300)에 입력되고, 디코더(300)는 이에 따라 디코딩하여 확장용 어드레스 비트인 RA14~RA16를 ROM(400)에 출력하게 된다. 그러므로 어드레스 버스(ADD BUS)를 통해 입력되는 14비트 어드레스(A0~A13)와 디코더(30)에서 출력된 3비트(RA14~RA16)를 어드레스로 입력하면 총 17비트(bit)가 되어 1M 비트의 ROM을 사용할 수 있다.
또한, 디코더(300)는 2비트의 어드레스(A14~A15)를 사용하여 4개의 칩 선택신호(CS1, CS2, CS3, CS4)를 디코딩하여 각각 ROM(400), RAM(500), LCD(600) 및 PPI(700)에 출력한다.
확장용 어드레스(RA14~RA16)에 의하여 ROM은 8개의 페이지(K0~K7)로 나눌 수 있고 각각의 페이지는 16K의 용량을 갖는다. 제5도에 도시된 바와 같이, 시스템의 메모리는 인터럽트 서브루틴(ISR)영역 및 서브루틴(SBR) 영역, ROM 영역, RAM 영역 및 입출력 영역으로 나뉜다.
K0 페이지는 인터럽트 서브루틴(interrupt subroutine) 및 기타 자주 사용되는 중요한 루틴을 프로그램하고, K1~K7의 페이지에는 프로그램 로더의 메뉴를 7개로 나누어 각 메뉴 하나하나를 프로그램한다. 따라서, 메뉴에 따라 시스템 메모리상의 ROM 영역으로 할당된 부분은
디코더(300)에서 출력된 확장용 어드레스 RA14~RA16에 의하여 다음과 같이 ROM의 각 페이지를 선택하여 사용할 수가 있다.
상기와 같이 ROM을 페이지로 분할하여 자주 사용하는 인터럽트 루틴(ISR)은 K0영역을 호출하여 사용하고, 그외의 프로그램은 K1~K7의 영역을 호출하여 사용하므로써, 특정의 프로그램에 특정의 ROM 영역을 지정하여 사용할 수가 있다. 따라서, 시스템의 메모리를 확장하여 프로그램 용량의 증가에 따른 메모리 사용이 가능하다.
이상에서와 같이 이 고안의 실시예에서, 메모리의 어드레스를 확장하여 사용하고 ROM을 페이지로 분할하므로써, 메모리의 손실이 없어 경제적이며 메모리의 확장이 용이하여, 후에 새로운 기능추가를 위한 프로그램의 추가가 용이한 효과를 가진 PLC의 프로그램 로더를 제공할 수가 있다.

Claims (1)

  1. PLC의 프로그램 로더에 있어서, 시스템의 프로그램을 저장하는 ROM(400)과, 상기 ROM을 페이지로 분할하여 특정의 프로그램에 특정한 ROM 영역을 할당하기 위한 신호(D0~D2)를 데이터 버스(DATA BUS)에서 입력받아 출력신호(Q0~Q2)로 출력하는 래치(200)와, 상기 출력신호(Q0~Q2)를 입력받고, 상기 ROM을 확장하기 위한 추가의 어드레스(RA14~RA16)를 상기 ROM에 출력하고, 어드레스 버스(ADD BUS)를 통해 상기 ROM의 어드레스 일부(A0~A13)를 입력하여 칩 선택신호(CS1~CS4)를 출력하는 디코더(300)와, 상기 어드레스 버스에 상기 ROM 어드레스를 출력하고, 상기 데이터 버스에 상기 특정의 프로그램에 특정한 ROM 영역을 할당하기 위한 신호를 출력하는 CPU(100)로 이루어지는 것을 특징으로 하는 PLC의 프로그램 로더.
KR2019920027750U 1992-12-30 1992-12-30 Plc의 프로그램 로더 KR0128157Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019920027750U KR0128157Y1 (ko) 1992-12-30 1992-12-30 Plc의 프로그램 로더

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019920027750U KR0128157Y1 (ko) 1992-12-30 1992-12-30 Plc의 프로그램 로더

Publications (2)

Publication Number Publication Date
KR940017048U KR940017048U (ko) 1994-07-25
KR0128157Y1 true KR0128157Y1 (ko) 1998-12-15

Family

ID=19348882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019920027750U KR0128157Y1 (ko) 1992-12-30 1992-12-30 Plc의 프로그램 로더

Country Status (1)

Country Link
KR (1) KR0128157Y1 (ko)

Also Published As

Publication number Publication date
KR940017048U (ko) 1994-07-25

Similar Documents

Publication Publication Date Title
EP0595880B1 (en) Memory management method
US6000027A (en) Method and apparatus for improved graphics/image processing using a processor and a memory
EP0584783A2 (en) Method and apparatus for improved processing
US4475176A (en) Memory control system
EP0284981A2 (en) Addressing in a computer system
KR890002469B1 (ko) 마이크로컴퓨터의 기억 페이징 시스템
KR940001877B1 (ko) 멀티 프로세서 시스템
US5127096A (en) Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes
US4918586A (en) Extended memory device with instruction read from first control store containing information for accessing second control store
KR0128157Y1 (ko) Plc의 프로그램 로더
US5581771A (en) Microcomputer having interrupt control circuit to determine priority level
US4807119A (en) Memory address mapping mechanism
US5247631A (en) Programmable control of EMS page register addresses
JPS5827253A (ja) デ−タ処理装置
US5410662A (en) Programmable control of EMS page register addresses
KR0159720B1 (ko) 마이크로 컴퓨터의 프로그램영역 크기 확장회로
KR850000978Y1 (ko) 마이크로 프로세서의 순차가변 메모리 지정회로
EP0157341A2 (en) Memory interface circuit
KR19980070351A (ko) 프로그래머블 컨트롤러
EP0172342A2 (en) Bus control gate array
JPH04115337A (ja) 半導体集積回路
KR870002194B1 (ko) 비디오램의 메모리 확장회로
US20020158817A1 (en) Display apparatus and information processing apparatus
JP2000207165A (ja) パ―ソナルコンピュ―タの表示システム
KR950000124B1 (ko) 다이나믹형 메모리의 액세스 방법 및 데이타 처리 시스템의 구축 방법과 데이타 처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070726

Year of fee payment: 10

EXPY Expiration of term