KR870006726A - 프로그램가능 논리 배열 회로 - Google Patents

프로그램가능 논리 배열 회로 Download PDF

Info

Publication number
KR870006726A
KR870006726A KR860011427A KR860011427A KR870006726A KR 870006726 A KR870006726 A KR 870006726A KR 860011427 A KR860011427 A KR 860011427A KR 860011427 A KR860011427 A KR 860011427A KR 870006726 A KR870006726 A KR 870006726A
Authority
KR
South Korea
Prior art keywords
result
line
evaluation
array
lines
Prior art date
Application number
KR860011427A
Other languages
English (en)
Inventor
브니세뜨 쟈끄
미첼 쥬느엥 라브롸세 장
Original Assignee
이반 밑러 레르너
엔. 브이. 필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밑러 레르너, 엔. 브이. 필립스 글로아이람펜파브리켄 filed Critical 이반 밑러 레르너
Publication of KR870006726A publication Critical patent/KR870006726A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
    • H03K19/1772—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register with synchronous operation of at least one of the logical matrixes

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

프로그램가능 논리 배열 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 PLA(프로그램가능 논리 배열) 선도.
제2도는 규격을 나타내기 위해 칩상에 있는 PLA에 대한 도시도.

Claims (7)

  1. p(p는 양의 정수임.) 결과 라인과 교차하도록 배열된 n(n은 양의 정수임.) 입력 라인과, 각각의 상기 결과 라인과 상기 입력 라인과의 하나나 또는 여러개의 교점에 제공된 k(1≤k≤n.p) 선택 트랜지스터와 상기 결과 라인의 사전 충전의 시작과 종료를 제어하기 위하여 제조 속도 사전 충전제어 수단에 따라서 동일 결과 라인에 대하여 값이 한 제조된 배열에서 다른 배열까지 변할 수 있는 자체의 실등가 용량을 갖는 각각의 결과 라인을 포함하는 반도체 기판상의 다이나믹 논리 소자로 실현되는 프로그램 가능배열 회로에 있어서, 상기 배열회로는 한편으로는, 추가의 결과 라인이 상기 동시 제조된 결과 라인과 완전히 동일한 제조 속도로 되도록 다른 결과 라인과 매우 근접하게 기판상에 배치되고 다른 한편으로는, 하나의 제조된 배열과 다른 배열 사이의 제조 속도가 어떠하든간에, 각각의 제조된 배열에 대하여 추가의 결과라인 그 자체의 실 사전 충전 용량이 상기 결과 라인의 상기 값의 최고치보다 약간 높은 값을 갖도록 배열된 추가의 결과 라인을 구비하는 것을 특징으로 하는 프로그램 가능 논리 배열 회로.
  2. 제1항에 있어서, 상기 추가의 결과 라인은 특히 상기 각각의 결과가 라인에 제공되거나 또는 제공되지 않는 상기 선택 트랜지스터의 수에 따라서 적절한 규격의 용량을 통해서 접지로 결합되는 것을 특징으로 하는 프로그램가능 논리 배열 회로.
  3. 제1항 또는 제2항에 있어서, 상기 추가의 결과 라인에는 선택 트랜지스터가 제공되며, 그 수효는 상기 추가의 결과 라인에 대해서 희망되는 전체 등가 용량에 따라서 선택되는 것을 특징으로 하는 프로그램가능 논리 배열 회로.
  4. 제1항, 2항 또는 3항 있어서, 상기 추가의 결과 라인에는 한편으로는, 사전 충전이 시작되기 전에 방전되도록 하기 위하여 방전수단이 제공되고, 다른 한편으로는, 사전 충전이 시작되었을 때 그 자체의 사전 충전의 종료를 검출하고 이 경우 사전 충전 신호의 안정한 종료를 발생시키기 위하여 사전충전의 종료 검출 수단이 제공되는 것을 특징으로 하는 프로그램가능 논리 배열 회로.
  5. 결과 라인의 평가의 시작과 종료를 제어하기 위한 평가 제어 수단도 포함하는 제4항에 따른 배열회로에 있어서, 한편으로는, 상기 추가의 결과 라인은 평가 기간 동안 사전 충전을 지속시키도록 배열되고, 다른 한편으로는, 첫째로, 사전 충전의 정지를 제어하기 위하여 사전 충전 신호의 상기 종료를 상기 사전 충전 제어 수단에 송신하기 위해, 그리고 둘째로, 평가의 시작을 제어하기 위하여 상기 사전 충전 신호의 종료를 상기 평가 제어 수단에 송신하기 위해 사전 접속의 종료에 대한 논리 시스템을 포함하는 것을 특징으로 하는 프로그램가능 논리 배열 회로.
  6. 제5항에 있어서, 상기 배열 회로는 각각의 결과 라인보다 높은 등가의 실 용량을 구비하도록 하기 위하여 사전 존재하는 추가의 결과 라인과 유사하게 배열된 또 다른 결과 라인도 포함하며, 이 다른 추가의 결과 라인은 평가가 시작되었을때 그 자체의 방전의 종료를 검출하고 이 경우 방전 신호의 적절한 종료를 발생시키기 위하여, 한편으로는, 배열의 평가 기간 동안 그 사전 충전을 손실하도록 배열되고, 다른 한편으로는, 방전 종료 검출 수단을 구비하는 것을 특징으로 하는 프로그램가능 논리 배열 회로.
  7. 제6항에 청구된 바와같은 둘 이상의 종속 접속된 배열로 이루어진 시스템에 있어서, 배열‘i’의 결과 라인은 ‘i＋1’의 입력 라인을 구성하고, ‘r’배열의 사전 충전은 되도록이면 동시에 초기 상태로 되며, 배열‘i’의 방전 종료는 평가를 제어하기 위하여 평가 접속 시스템의 논리 종료에 의하여 배열‘i＋1’로 송신되고, 방전 신호의 종료가 최종 출력이 그들 자체의 결과 라인상에 준비되어 있음을 나타내는 최종 배열까지 송신되는 것을 특징으로 하는 시스템.
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR860011427A 1985-12-31 1986-12-29 프로그램가능 논리 배열 회로 KR870006726A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8519478A FR2592539B1 (fr) 1985-12-31 1985-12-31 Reseau programmable en logique dynamique et son application.
FR8519478 1985-12-31

Publications (1)

Publication Number Publication Date
KR870006726A true KR870006726A (ko) 1987-07-14

Family

ID=9326354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR860011427A KR870006726A (ko) 1985-12-31 1986-12-29 프로그램가능 논리 배열 회로

Country Status (4)

Country Link
EP (1) EP0231550A1 (ko)
JP (1) JPS62160820A (ko)
KR (1) KR870006726A (ko)
FR (1) FR2592539B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1257343A (en) * 1986-07-02 1989-07-11 Robert C. Rose Self-timed programmable logic array with pre-charge circuit
US4914633A (en) * 1986-07-02 1990-04-03 Digital Equipment Corporation Self-timed programmable logic array with pre-charge circuit
US4751407A (en) * 1986-12-19 1988-06-14 Hughes Aircraft Company Self-timing circuit
JP2575899B2 (ja) * 1989-10-26 1997-01-29 株式会社東芝 プリチャージ式論理回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233667A (en) * 1978-10-23 1980-11-11 International Business Machines Corporation Demand powered programmable logic array
JPS6032911B2 (ja) * 1979-07-26 1985-07-31 株式会社東芝 半導体記憶装置
GB2070372B (en) * 1980-01-31 1983-09-28 Tokyo Shibaura Electric Co Semiconductor memory device
US4611133A (en) * 1983-05-12 1986-09-09 Codex Corporation High speed fully precharged programmable logic array
EP0174397A3 (en) * 1983-08-05 1986-09-24 Texas Instruments Incorporated Dummy load controlled multi-level logic single clock logic circuit
US4627032A (en) * 1983-11-25 1986-12-02 At&T Bell Laboratories Glitch lockout circuit for memory array

Also Published As

Publication number Publication date
FR2592539B1 (fr) 1988-02-12
FR2592539A1 (fr) 1987-07-03
EP0231550A1 (fr) 1987-08-12
JPS62160820A (ja) 1987-07-16

Similar Documents

Publication Publication Date Title
US5377153A (en) Virtual ground read only memory circuit
US4037089A (en) Integrated programmable logic array
US4985641A (en) Semiconductor integrated circuit device having selectable operational functions
KR870006701A (ko) 출력제한 전류비를 제공하는 출력버퍼 및 제어회로
KR970051195A (ko) 하위 워드 라인 구동 회로 및 이를 이용한 반도체 메모리 장치
KR920008768A (ko) 반도체기억장치
KR870008439A (ko) 반도체장치의 시간지연회로
KR920022295A (ko) 높은 출력 이득을 얻는 데이타 출력 드라이버
KR0135085B1 (ko) 메모리장치
KR890007505A (ko) 프로그램이 가능한 논리 어레이 회로
KR910014939A (ko) 노이즈로 인한 오동작을 방지하기 위한 반도체 장치
KR920010632A (ko) 반도체 메모리 디바이스
KR870006726A (ko) 프로그램가능 논리 배열 회로
US4933579A (en) Output circuit for a semiconductor device for reducing rise time of an output signal
KR930015355A (ko) 이중전압 아이솔레이션을 갖춘 고속 3단 디코더
EP0463243A1 (en) Semiconductor integrated circuit including a detection circuit
JPS57179997A (en) Semiconductor memory
US4633102A (en) High speed address transition detector circuit for dynamic read/write memory
EP0058273B1 (en) Two-level threshold circuitry for large scale integrated circuit memories
JPS62291788A (ja) メモリ回路
IE54352B1 (en) Decoder circuit for a semiconductor device
KR960006376B1 (ko) 어드레스 천이 검출회로
KR910008729A (ko) 그의 주변에 분포된 복수의 어드레스 입력을 포함하는 반도체 메모리 장치
JPS63200389A (ja) プリチャ−ジ回路を有する自己タイミング式のプログラム可能な論理アレイ
KR960042762A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid