KR870005320A - 최적 결정 회로 - Google Patents

최적 결정 회로 Download PDF

Info

Publication number
KR870005320A
KR870005320A KR860009345A KR860009345A KR870005320A KR 870005320 A KR870005320 A KR 870005320A KR 860009345 A KR860009345 A KR 860009345A KR 860009345 A KR860009345 A KR 860009345A KR 870005320 A KR870005320 A KR 870005320A
Authority
KR
South Korea
Prior art keywords
amplifier
input
conductance
circuit
decision circuit
Prior art date
Application number
KR860009345A
Other languages
English (en)
Inventor
죠셉 호프필드 죤
윌리암 탱크 데이비드
Original Assignee
마이클 와이. 엡스타인
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 와이. 엡스타인, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 마이클 와이. 엡스타인
Publication of KR870005320A publication Critical patent/KR870005320A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/125—Asynchronous, i.e. free-running operation within each conversion cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/42—Sequential comparisons in series-connected stages with no change in value of analogue signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Computational Linguistics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Fuzzy Systems (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Neurology (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Communication Control (AREA)

Abstract

내용 없음

Description

최적 결정 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 4비트 A/D 변환 공정을 사용하기 위해 본 발명의 원리에 부합되어 설치된 회로망의 도해도.
제3도는 본 발명의 회로망에 의해 분해될 수 있는 샘플화된 신호의 도해도.
제4도는 결합될 때 제3도의 샘플화된 신호를 형성하는 다수의 가우시언 동작 도해도.
제5도는다수의 샘플을 구비하는 신호를 분해하기 위한 회로망 도해도.
* 도면의 주요부분에 대한 부호의 설명
10 : 증폭기 20 : 접속 매트릭스 21 : 노드
22 : 입력라인 23 : 출력라인

Claims (9)

  1. 기본 함수 Ek를 선택하여 입력신호를 최적으로 결정하기 위한 회로에 있어서, 각각의 증폭기 Ai가 전류 Ii가 유입되는 입력단자 및 출력단자를 가지는 다수의 N개의 증폭기(10)와, 증폭기 Ai의 출력단자를 증폭기 Ai의 입력단자에 각각 접속시키는 콘덕턴스 Tij(21)를 가지며, 상기 Tij콘덕턴스 각각은 Ei와 Ej의 도트적에 관련되어 있는 것을 특징으로 하는 최적 결정회로.
  2. 제1항에 있어서, 증폭기 i의 상기 입력단자에 유입되는 전류 Ii를 더 구비하며, 상기 전류 Iij는 Ei의 상기 입력신호의 도트적 및 Ei자체의 도트적에 관련되어 있는 것을 특징으로 하는 최적 결정회로.
  3. 제1항에 있어서, 상기 증폭기의 이득을 변환시키기 위한 수단을 더 구비하는 것을 특징으로 하는 최적 결정회로.
  4. 제1항에 있어서, 상기 증폭기의 이득을 낮은 레벨로 세팅하며 상기 이득을 최종의 높은 레벨로 증가시켜서 상기 회로의 안정 출력을 얻으며, 여기서, 상기 증폭기는 입력/출력 변환 특성에 있어서 고이득 신호를 가지는 수단을 더 구비하는 것을 특징으로 하는 최적 결정회로.
  5. 제1항에 있어서, 선정된 바이어스 전압부분과 상기 입력신호의 부분을 상기 각 증폭기의 입력단자에 결합시키기 위한 제2상호 접속 매트릭스(30)를 더 구비하는 것을 특징으로 하는 최적 결정회로.
  6. 제5항에 있어서, 상기 증폭기의 이득을 변경시키기 위한 수단을 더 구비하는 것을 특징으로 하는 최적 결정회로.
  7. 제5항에 있어서, 상기 콘덕턴스 Tij는 상기 기본 함수의 도트적에 관련되며, 여기서, 상기 제2상호 접속 매트릭스는 상기 선정된 바이어스 전압 및 상기 입력 전압을 상기 기본 함수에 관련된 콘덕턴스를 통해 상기 입력단자에 접속시키는 것을 특징으로 하는 최적 결정회로.
  8. 제5항에 있어서, 상기 콘덕턴스 Tij는 Ei와 Ej의 도트적에 관련되며, 여기서 Ei및 Ej는 비 직교 함수 EK의 세트의 부분이며 여기서, 상기 제2상호 접속 매트릭스는 Ei자체의 도트적에 관련된 콘덕턴스를 통해 상기 각 증폭기 Ai의 상기 입력단자에 상기 선정된 바이어스 전압을 접속시키며, 상기 Ei에 관련된 콘덕턴스를 통해 상기 각 증폭기 Ai의 상기 입력단자에 상기 각 입력 전압을 접속시키는 것을 특징으로 하는 최적 결정회로.
  9. A/D 변환기로 사용되기 위한 제1항의 회로에 있어서, 선정된 바이어스 전압-V 및 상기 입력전압을 상기 각 증폭기의 입력단자에 접속시키기 위한 제2 상호 접속 매트릭스를 구비하며, 여기서, 각 콘덕턴스 Tij의 값은 i≠j일 때 -2(i+j)에 세트되며, i=j일 때 0에 세트되며 여기서 상기 제2상호 접속 매트릭스는 2(2i-1)/V의 값을 가진 콘덕턴스를 통해 상기 증폭기 Ai의 상기 입력단자에 상기 선정된 바이어스 전압을 접속시키며 2i의 값을 가진 콘덕턴스를 통해 증폭기 Ai의 상기 입력단자에 상기 입력전압을 접속시키는 것을 특징으로 하는 최적 결정회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR860009345A 1985-11-07 1986-11-06 최적 결정 회로 KR870005320A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/795,789 US4719591A (en) 1985-11-07 1985-11-07 Optimization network for the decomposition of signals
US795789 1985-11-07

Publications (1)

Publication Number Publication Date
KR870005320A true KR870005320A (ko) 1987-06-08

Family

ID=25166453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR860009345A KR870005320A (ko) 1985-11-07 1986-11-06 최적 결정 회로

Country Status (8)

Country Link
US (1) US4719591A (ko)
EP (1) EP0223468B1 (ko)
JP (1) JPS62114071A (ko)
KR (1) KR870005320A (ko)
CA (1) CA1281423C (ko)
DE (1) DE3689030T2 (ko)
ES (1) ES2042498T3 (ko)
IL (1) IL80513A (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752906A (en) * 1986-12-16 1988-06-21 American Telephone & Telegraph Company, At&T Bell Laboratories Temporal sequences with neural networks
US4782460A (en) * 1987-04-06 1988-11-01 American Telephone And Telegraph Company, At&T Bell Laboratories Computing apparatus comprising a programmable resistor
US4885757A (en) * 1987-06-01 1989-12-05 Texas Instruments Incorporated Digital adaptive receiver employing maximum-likelihood sequence estimation with neural networks
AU2485788A (en) * 1987-07-28 1989-03-01 Maxdem, Inc. Electrically settable resistance device
US4903226A (en) * 1987-08-27 1990-02-20 Yannis Tsividis Switched networks
US4873661A (en) * 1987-08-27 1989-10-10 Yannis Tsividis Switched neural networks
US4983962A (en) * 1987-09-14 1991-01-08 Hammerstrom Daniel W Neural-model, computational architecture employing broadcast hierarchy and hypergrid, point-to-point communication
US4875183A (en) * 1987-11-19 1989-10-17 American Telephone And Telegraph Company, At&T Bell Laboratories Neural networks
US4897811A (en) * 1988-01-19 1990-01-30 Nestor, Inc. N-dimensional coulomb neural network which provides for cumulative learning of internal representations
US4926180A (en) * 1988-03-25 1990-05-15 Trustees Of Columbia University In The City Of New York Analog to digital conversion using correlated quantization and collective optimization
JPH087789B2 (ja) * 1988-08-15 1996-01-29 工業技術院長 パターン連想記憶方法および装置
US5093781A (en) * 1988-10-07 1992-03-03 Hughes Aircraft Company Cellular network assignment processor using minimum/maximum convergence technique
US5008833A (en) * 1988-11-18 1991-04-16 California Institute Of Technology Parallel optoelectronic neural network processors
US4965579A (en) * 1988-11-28 1990-10-23 The Board Of Governors Of Wayne State University N-bit A/D converter utilizing N comparators
KR910009445B1 (ko) * 1989-02-02 1991-11-16 정호선 신경회로망을 이용한 연상메모리(Associative memory)
JP2760543B2 (ja) * 1989-02-10 1998-06-04 株式会社東芝 多重帰還回路
JP2863550B2 (ja) * 1989-06-08 1999-03-03 株式会社日立製作所 配置最適化方法及び配置最適化装置と回路設計装置
US5113367A (en) * 1989-07-03 1992-05-12 The United States Of America As Represented By The Secretary Of The Navy Cross entropy deconvolver circuit adaptable to changing convolution functions
EP0411341A3 (en) * 1989-07-10 1992-05-13 Yozan Inc. Neural network
US5150323A (en) * 1989-08-11 1992-09-22 Hughes Aircraft Company Adaptive network for in-band signal separation
US5058049A (en) * 1989-09-06 1991-10-15 Motorola Inc. Complex signal transformation using a resistive network
US5103496A (en) * 1989-09-18 1992-04-07 The United States Of America As Represented By The Secretary Of The Navy Artificial neural network system for memory modification
US5075868A (en) * 1989-09-18 1991-12-24 The United States Of America As Represented By The Secretary Of The Navy Memory modification of artificial neural networks
US5339818A (en) * 1989-09-20 1994-08-23 University Of Utah Research Foundation Method for determining blood pressure utilizing a neural network
JP2724374B2 (ja) * 1989-10-11 1998-03-09 株式会社鷹山 データ処理装置
US5253328A (en) * 1989-11-17 1993-10-12 Microelectronics & Computer Technology Corp. Neural-network content-addressable memory
AU620959B2 (en) * 1989-11-27 1992-02-27 Hughes Aircraft Company Neural network signal processor
JPH04130968A (ja) * 1990-09-21 1992-05-01 Toshiba Corp ニューラルネットワークを用いた配線方式
US5068662A (en) * 1990-09-27 1991-11-26 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Neural network analog-to-digital converter
US5303269A (en) * 1990-11-01 1994-04-12 Chirp Corporation Optically maximum A posteriori demodulator
US5146602A (en) * 1990-12-26 1992-09-08 Intel Corporation Method of increasing the accuracy of an analog neural network and the like
US5319737A (en) * 1991-01-15 1994-06-07 Smiths Industries Aerospace & Defense Systems, Inc. Network structure for path generation
JP2727257B2 (ja) * 1991-04-16 1998-03-11 富士写真フイルム株式会社 ニューラルネットワークを用いた放射線画像処理方法
US5261035A (en) * 1991-05-31 1993-11-09 Institute Of Advanced Study Neural network architecture based on summation of phase-coherent alternating current signals
US5377305A (en) * 1991-10-01 1994-12-27 Lockheed Sanders, Inc. Outer product neural network
US8352400B2 (en) 1991-12-23 2013-01-08 Hoffberg Steven M Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore
US10361802B1 (en) 1999-02-01 2019-07-23 Blanding Hovenweep, Llc Adaptive pattern recognition based control system and method
US5276771A (en) * 1991-12-27 1994-01-04 R & D Associates Rapidly converging projective neural network
JPH05251789A (ja) * 1992-03-06 1993-09-28 Ezel Inc ニューロデバイス
GB9205727D0 (en) * 1992-03-16 1992-04-29 Sarnoff David Res Center Averaging,flash analog to digital converter
JPH07200512A (ja) * 1993-09-13 1995-08-04 Ezel Inc 最適化問題解決装置
US6463438B1 (en) 1994-06-03 2002-10-08 Urocor, Inc. Neural network for cell image analysis for identification of abnormal cells
US6208963B1 (en) 1998-06-24 2001-03-27 Tony R. Martinez Method and apparatus for signal classification using a multilayer network
US8364136B2 (en) 1999-02-01 2013-01-29 Steven M Hoffberg Mobile system, a method of operating mobile system and a non-transitory computer readable medium for a programmable control of a mobile system
US7904187B2 (en) 1999-02-01 2011-03-08 Hoffberg Steven M Internet appliance system and method
US8363744B2 (en) 2001-06-10 2013-01-29 Aloft Media, Llc Method and system for robust, secure, and high-efficiency voice and packet transmission over ad-hoc, mesh, and MIMO communication networks
US20050159824A1 (en) * 2004-01-20 2005-07-21 Childress Ronald L.Jr. Recurrent distribution network with input boundary limiters
US7469167B2 (en) * 2004-10-20 2008-12-23 Childress Jr Ronald L Predictive header pressure control
US7672918B2 (en) * 2007-02-05 2010-03-02 Steve Adkins Artificial neuron
US10133151B2 (en) 2017-02-23 2018-11-20 International Business Machines Corporation Media-defined optical logic circuitry design

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3546601A (en) * 1968-01-22 1970-12-08 Us Navy Neuronal event recognizer
US3617726A (en) * 1968-11-17 1971-11-02 Nippon Electric Co Automatic waveform analyzing apparatus for observing arbitrary waveforms by the synthesis of a plurality of optimumly weighted fundamental waveforms
US3934231A (en) * 1974-02-28 1976-01-20 Dendronic Decisions Limited Adaptive boolean logic element
US4326259A (en) * 1980-03-27 1982-04-20 Nestor Associates Self organizing general pattern class separator and identifier
JPS5842317A (ja) * 1981-09-07 1983-03-11 Toshiba Corp アナログ／ディジタル変換回路
FR2517066A1 (fr) * 1981-11-20 1983-05-27 Lavergnat Jacques Dispositif pour determiner et suivre les coordonnees instantanees de l'extremum d'une courbe y = f (x), caracteristique d'un systeme comportant une entree x et une sortie y
US4551817A (en) * 1983-10-24 1985-11-05 Director General Of Agency Of Industrial Science And Technology Device for detecting center position of two-dimensionally distributed data
US4660166A (en) * 1985-01-22 1987-04-21 Bell Telephone Laboratories, Incorporated Electronic network for collective decision based on large number of connections between signals

Also Published As

Publication number Publication date
ES2042498T3 (es) 1993-12-16
EP0223468A3 (en) 1988-12-28
IL80513A0 (en) 1987-02-27
IL80513A (en) 1990-12-23
EP0223468A2 (en) 1987-05-27
CA1281423C (en) 1991-03-12
EP0223468B1 (en) 1993-09-15
DE3689030T2 (de) 1994-01-27
DE3689030D1 (de) 1993-10-21
JPS62114071A (ja) 1987-05-25
US4719591A (en) 1988-01-12

Similar Documents

Publication Publication Date Title
KR870005320A (ko) 최적 결정 회로
JPS56169935A (en) Digital-to-analog converting circuit
US4725813A (en) MOS type circuit device
KR900019345A (ko) 증폭장치
KR890011227A (ko) 디지탈-아날로그 변환기
US5459466A (en) Method and apparatus for converting a thermometer code to a gray code
US3161868A (en) Pcm encoder
US4896157A (en) Digital to analog converter having single resistive string with shiftable voltage thereacross
KR880013328A (ko) 디지탈·애널로그 변환장치
KR890005997A (ko) Ad변환기
EP0018739A2 (en) A decoder circuit for a semiconductor memory device
EP0130716A2 (en) Signal processing integrated circuit with AD or DA converter
US3242479A (en) Converting message amplitude values into a pulse sequence corresponding to a binary permutation code
KR960027364A (ko) 디지탈 오디오신호 혼합회로
KR920001858A (ko) D/a 컨버터
US20040066232A1 (en) Variable-gain differential input and output amplifier
KR880010578A (ko) 병렬형 d/a 콘버터의 직선성 보상회로
KR890013767A (ko) biCMOS 인터페이스 회로
KR880011802A (ko) 반도체장치
JPS63275212A (ja) 電圧変換回路
KR880005743A (ko) 비교기
KR900701097A (ko) N 비트 아날로그 대 디지탈 컨버터로 부터 가변 출력 비트 리절류션을 발생시키기 위한 방법과 제어 시스템
KR900011140A (ko) A/d 변환기의 바이어스회로
KR890006000A (ko) 2진 워드의 가중치 합산용 디지탈/아날로그 변환기
KR880013329A (ko) 디지탈-아날로그 변환기

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid