KR870000642A - 감소된 명령셋트 컴퓨터내에서 바이트를 이동시키기 위한 장치 및 방법 - Google Patents
감소된 명령셋트 컴퓨터내에서 바이트를 이동시키기 위한 장치 및 방법 Download PDFInfo
- Publication number
- KR870000642A KR870000642A KR1019860005175A KR860005175A KR870000642A KR 870000642 A KR870000642 A KR 870000642A KR 1019860005175 A KR1019860005175 A KR 1019860005175A KR 860005175 A KR860005175 A KR 860005175A KR 870000642 A KR870000642 A KR 870000642A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- register
- computer device
- wheeled
- pointer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 7
- 230000003362 replicative effect Effects 0.000 claims 3
- 238000006073 displacement reaction Methods 0.000 claims 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/35—Indirect addressing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예를 예시하는 명령의 포오맷을 도시한 도면,
제2도는 본 발명에 따라 명령을 실행하기 위한 장치를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
110 : 6-비트 연산 코드 112,114 : 5-비트 휠드
116 : 2-비트 지정자 120 : 1-비트 지정자
124 : 캐쉬 제어 비트 126 : 연산 코드 연장부
128 : 변경비트 130 : 5-비트 부호화 즉치휠드
140 : 명령STORE BYTES(STBYS) 220 : 캐쉬
221 : 데이타 레지스터
223 : 바이트 입력 224,229 : 데이타 입력 포오트
226,228,233,236 : 바이트 232,243 : 어드레스
231,235 : 입력 포오트 238 : 지표부
239 : 워드부 240 : 기입 제어 유니트
242 : 태그부 246,248 : 태그
250 : 비교기 장치 255 : 기입 엔에이블
Claims (12)
- 레지스터로부터 메모리로 데이타를 이동시키는 연산을 식별하기 위한 제 1 휠드, 어드레스 레지스터를 식별하기 위한 제 2 휠드, 및 데이타 레지스터를 식별하기 위한 제 3 휠드로 구성되는 명령 순차, 및 1싸이클 내에서 어드레스 레지스터에 의해 결정된 제 1 어드레스를 갖고있는 메모리로부터 데이타 레지스터에 의해 결정된 제 2 어드레스를 갖고 있는 메모리로 데이타의 일부를 이동시키기 위해 명령에 응답하는 장치로 구성되고, 제 1 , 제 2 및 제 3 휠드가 1씨이클내에서 실행하기 위한 단일 순차로 구성되는 것을 특징으로 하는 컴퓨터 장치.
- 제1항에 있어서, 명령이 제 1 어드레스의 변경을 지정하기 위해 단일 순차내의 제 4 휠드를 포함하는 것을 특징으로 하는 컴퓨터 장치.
- 제2항에 있어서, 명령이 변경된 어드레스를 발생시키도록 제 1 어드레스와 결합되는 변위 값을 지정하기 위해 단일 순차내의 제 5 휠드를 포함하는 것을 특징으로 하는 컴퓨터 장치.
- 제2항에 있어서, 감소된 명령 셋트가 데이타 이동 연산 전후의 제 1 어드레스의 변경을 지정하기 위해 단일 순차내의 제 6 휠드를 포함하는 것을 특징으로 하는 컴퓨터 장치.
- 단일 순차 명령으로 선택된 어드레스를 발생시키는 수단, 및 명령에 의해 결정된 선택 레지스터로부터의 워드를 메모리에 복제시키는 수단을 포함하고, 발생된 어드레스에 의해 결정되는 워드의 일부만이 복제되는 것을 특징으로 하는 워드의 바이트를 복제하는 방법.
- 제5항에 있어서, 발생 수단이 지정된 어드레스 레지스터로 부터 제 1 값을 얻는 수단, 발생된 어드레스를 제공하도록 단일 순차 명령내에 지정된 제 2 값에서 제 1 값을 가산하는 수단을 포함하고, 제 1 값을 얻는 수단 및 가산 수단이 컴퓨터 장치의 단일 싸이클내에성 실행되는 것을 특징으로 하는 방법.
- 제5항에 있어서, 발생 수단 및 복제 수단이 컴퓨터 장치의 단일 싸이클 내에서 실행되는 것을 특징으로 하는 방법.
- 제7항에 있어서, 복제 수단이 포인터로서 발생된 어드레스를 갖고 있는 레지스타로부터 워드내의 바이트로 복제하는 것을 특징으로 하는 방법.
- 제8항에 있어서, 복제 수단이 레지스터내의 포인터 이전의 워드의 일부를 복제하는 것을 특징으로 하는 방법.
- 제8항에 있어서, 복제 수단이 레지스터내의 포인터 이후의 워드의 일부를 복제하는 것을 특징으로 하는 방법.
- 제9항에 있어서, 복제 수단이 포인터에서 바이트를 복제하는 수단을 포함하는 것을 특징으로 하는 방법.
- 제10항에 있어서, 복제 수단이 포인터에서 바이트를 복제하는 수단을 포함하는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US750,701 | 1985-06-28 | ||
US06/750,701 US4739471A (en) | 1985-06-28 | 1985-06-28 | Method and means for moving bytes in a reduced instruction set computer |
Publications (1)
Publication Number | Publication Date |
---|---|
KR870000642A true KR870000642A (ko) | 1987-02-19 |
Family
ID=25018862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860005175A KR870000642A (ko) | 1985-06-28 | 1986-06-27 | 감소된 명령셋트 컴퓨터내에서 바이트를 이동시키기 위한 장치 및 방법 |
Country Status (8)
Country | Link |
---|---|
US (1) | US4739471A (ko) |
EP (1) | EP0207666B1 (ko) |
JP (1) | JPH0769794B2 (ko) |
KR (1) | KR870000642A (ko) |
CN (1) | CN1009588B (ko) |
AU (1) | AU600442B2 (ko) |
CA (1) | CA1264861A (ko) |
DE (1) | DE3650006T2 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5133072A (en) * | 1986-11-13 | 1992-07-21 | Hewlett-Packard Company | Method for improved code generation in reduced instruction set computers |
US4814976C1 (en) * | 1986-12-23 | 2002-06-04 | Mips Tech Inc | Risc computer with unaligned reference handling and method for the same |
JP2655191B2 (ja) * | 1989-07-05 | 1997-09-17 | 三菱電機株式会社 | 演算処理装置 |
WO1991011765A1 (en) * | 1990-01-29 | 1991-08-08 | Teraplex, Inc. | Architecture for minimal instruction set computing system |
US5442769A (en) * | 1990-03-13 | 1995-08-15 | At&T Corp. | Processor having general registers with subdivisions addressable in instructions by register number and subdivision type |
CA2045735A1 (en) * | 1990-06-29 | 1991-12-30 | Richard Lee Sites | Computer performance by eliminating branches |
CA2045705A1 (en) * | 1990-06-29 | 1991-12-30 | Richard Lee Sites | In-register data manipulation in reduced instruction set processor |
US5706460A (en) * | 1991-03-19 | 1998-01-06 | The United States Of America As Represented By The Secretary Of The Navy | Variable architecture computer with vector parallel processor and using instructions with variable length fields |
CN1045674C (zh) * | 1992-04-27 | 1999-10-13 | 北京市大兴县多思软件有限公司 | 一种宏指令集的指令体系 |
US5438668A (en) * | 1992-03-31 | 1995-08-01 | Seiko Epson Corporation | System and method for extraction, alignment and decoding of CISC instructions into a nano-instruction bucket for execution by a RISC computer |
JP3644959B2 (ja) | 1992-09-29 | 2005-05-11 | セイコーエプソン株式会社 | マイクロプロセッサシステム |
US6735685B1 (en) | 1992-09-29 | 2004-05-11 | Seiko Epson Corporation | System and method for handling load and/or store operations in a superscalar microprocessor |
EP1164479B1 (en) | 1993-05-27 | 2007-05-09 | Matsushita Electric Industrial Co., Ltd. | Program converting unit |
WO1994029790A1 (en) * | 1993-06-14 | 1994-12-22 | Apple Computer, Inc. | Method and apparatus for finding a termination character within a variable length character string or a processor |
US5815695A (en) * | 1993-10-28 | 1998-09-29 | Apple Computer, Inc. | Method and apparatus for using condition codes to nullify instructions based on results of previously-executed instructions on a computer processor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5572267A (en) * | 1978-11-27 | 1980-05-30 | Hitachi Ltd | Data processor |
JPS5798030A (en) * | 1980-12-12 | 1982-06-18 | Oki Electric Ind Co Ltd | Data processing system |
JPS59221746A (ja) * | 1983-05-31 | 1984-12-13 | Citizen Watch Co Ltd | マイクロコンピユ−タ |
US4569016A (en) * | 1983-06-30 | 1986-02-04 | International Business Machines Corporation | Mechanism for implementing one machine cycle executable mask and rotate instructions in a primitive instruction set computing system |
-
1985
- 1985-06-28 US US06/750,701 patent/US4739471A/en not_active Expired - Lifetime
-
1986
- 1986-06-02 CN CN86103694A patent/CN1009588B/zh not_active Expired
- 1986-06-12 EP EP86304501A patent/EP0207666B1/en not_active Expired - Lifetime
- 1986-06-12 DE DE3650006T patent/DE3650006T2/de not_active Expired - Lifetime
- 1986-06-20 CA CA000512068A patent/CA1264861A/en not_active Expired - Lifetime
- 1986-06-24 AU AU59166/86A patent/AU600442B2/en not_active Expired
- 1986-06-26 JP JP61150608A patent/JPH0769794B2/ja not_active Expired - Lifetime
- 1986-06-27 KR KR1019860005175A patent/KR870000642A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPS623337A (ja) | 1987-01-09 |
AU5916686A (en) | 1988-01-07 |
EP0207666A2 (en) | 1987-01-07 |
DE3650006D1 (de) | 1994-09-08 |
US4739471A (en) | 1988-04-19 |
CA1264861A (en) | 1990-01-23 |
AU600442B2 (en) | 1990-08-16 |
EP0207666A3 (en) | 1988-10-26 |
JPH0769794B2 (ja) | 1995-07-31 |
EP0207666B1 (en) | 1994-08-03 |
CN86103694A (zh) | 1986-12-24 |
DE3650006T2 (de) | 1994-11-17 |
CN1009588B (zh) | 1990-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870000642A (ko) | 감소된 명령셋트 컴퓨터내에서 바이트를 이동시키기 위한 장치 및 방법 | |
TWI279715B (en) | Method, system and machine-readable medium of translating and executing binary of program code, and apparatus to process binaries | |
KR920001334A (ko) | 멀티프로세서 또는 파이프 라인식 프로세서 시스템에서 데이타의 보존을 확실히 하는 방법 | |
KR920001320A (ko) | 감소된 명령 세트 프로세서에서 내부 레지스터의 데이타를 조정하는 방법 및 장치 | |
TW201413454A (zh) | 比較及取代動態位址轉譯表項 | |
KR920001323A (ko) | 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법 | |
CN110832455A (zh) | 测试向量元素内部的位值 | |
KR950001531A (ko) | 문자열 복사 방법 | |
KR900006853A (ko) | 마이크로 프로세서 | |
TW446916B (en) | Computer instruction which generates multiple results of different data types to improve software emulation | |
US20240028337A1 (en) | Masked-vector-comparison instruction | |
KR860007590A (ko) | 버퍼메모리 제어시스템 | |
TW390990B (en) | A system for allowing a two word instruction to be executed in a single cycle and method therefor | |
KR870000641A (ko) | 명령열내에 데이타를 매입하기 위한 방법 | |
GB1218656A (en) | Improvements in or relating to computer system | |
Brown | SUPERMAC—a macro facility that can be added to existing compilers | |
Foley | Microcode simulation in the computer architecture course | |
Jorgensen | x86-64 Assembly Language Programming with Ubuntu | |
Broadbent | Microprogramming and system architecture | |
Hahn et al. | Diagnostic messages | |
Wilson et al. | CAT: a 7090-3600 computer-aided translation | |
Day | The use of symbol-state tables | |
Lamb | HYDRA user documentation | |
JPS6334644A (ja) | 機能レベルシミユレ−タ | |
Wiederhold et al. | Inferred syntax and semantics of PL/S |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |