KR860001935B1 - 듀얼 포오트형 반도체 기억장치 - Google Patents

듀얼 포오트형 반도체 기억장치 Download PDF

Info

Publication number
KR860001935B1
KR860001935B1 KR1019830004613A KR830004613A KR860001935B1 KR 860001935 B1 KR860001935 B1 KR 860001935B1 KR 1019830004613 A KR1019830004613 A KR 1019830004613A KR 830004613 A KR830004613 A KR 830004613A KR 860001935 B1 KR860001935 B1 KR 860001935B1
Authority
KR
South Korea
Prior art keywords
semiconductor memory
bit lines
type semiconductor
port type
read
Prior art date
Application number
KR1019830004613A
Other languages
English (en)
Other versions
KR840006098A (ko
Inventor
후미오 바바
Original Assignee
후지쓰 가부시끼 가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼 가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼 가이샤
Publication of KR840006098A publication Critical patent/KR840006098A/ko
Application granted granted Critical
Publication of KR860001935B1 publication Critical patent/KR860001935B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

듀얼 포오트형 반도체 기억장치
제1도는 스태틱형 RAM을 사용한 종래의 듀열포오트형 반도체 기억장치의 일부분 기본회로도.
제2도는 본 발명의 일실시예에 따른 다이나믹형 RAM을 사용한 듀열 포오트형 반도체 기억장치의 일부분 기본회로도.
제3도는 본 발명의 일실시예에 따른 다이나믹형 RAM을 사용한 듀얼포오트형 기억장치 전체 구조의 블록도.
*도면의 주요부분에 대한 부호의 설명
WR: 워어드라인 BLR: 비트라인
MC : 메모리셀 CD1: 제1열디코우더
CD2: 제2열디코우더 SA : 센스증폭기
본 발명은 반도체 기억장치 특히 콤퓨터시스템의 기억장치에 유리하게 사용되는 다이나믹형(dynamic type) 등속호출기억장치(RAM)를 사용하는 듀얼포오트형 반도체 기억장치에 관한 것이다.
반도체기억장치 분야에 있어서의 최근의 연구개발은 가일층의 축소화 및 집적화를 달성하려는데 집중되고 있다. 그러나 반도체 기억장치를 보다 효율적으로 이용할 수 있는데 대한 연구는 거의 이루어지지 못하고 있다.
반도체 기억장치의 이용효율을 크게 증진시키는 한 주지의 방법은 스태틱형(static type) RAM을 사용하는 듀얼포오트형 반도체 기억장치를 사용하는 것이다.
스태틱형 RAM은 "비파괴 독출"의 특징을 갖고 있다. 즉, 메모리 셀(memory cell)로 부터 데이타가 독출되더라도 메모리셀내에 기억된 데이타는 지워지지 않는다. 스태틱형 RAM은 이와같은 특징을 갖고 있기 때문에 같은 메모리셀로 부터 동시에 두개의 데이타를 독출할 수 있다.
그러나 스태틱형 RAM은 보통 다이나믹형 RAM의 2소자에 대하여 6개라는 많은 소자를 갖고있다. 그러므로 스태틱 RAM은 기억장치를 최소화하고 집적도를 증가시키는데에 불리하다. 이러한 의미에서, 다이나믹형 RAM이 유리하다. 그러나 단일 트랜지스터 메모리셀의 어떤 다이나믹형 RAM도 "비파괴독출"을 제공해주지 못한다. 이것은 일단 메모리셀로부터 데이타가 독출되고나면 메모리셀내의 데이타는 소거된다는 것을 의미한다.
따라서 다이나믹형 RAM을 사용하는 어떠한 듀얼포오트형 반도체 기억장치도 현재까지 성취되지 못하고 있다.
본 발명의 일차목적은 다이나믹형 RAM을 사용하는 듀얼포오트형 반도체 기억장치를 제공하는 것이다.
본 발명의 다른 목적은 높은 이용효율을 가능케하는 다이나믹형 RAM을 사용하는 듀얼포오트형 반도체 기억장치를 제공하는 것이다.
본 발명의 또다른 목적은 높은 축소화와 집적화의 특징을 가진 다이나믹형 RAM을 사용하는 듀얼포오트형 반도체 기억장치를 제공하는 것이다.
본 발명에 의하여, 복수개의 워어드라인과, 복수쌍의 비트라인과, 워어드라인과 비트라인의 각 교점에서 워어드라인과 비트라인 사이에 접속되어 있는 단일 트랜지스터의 복수개의 다이나믹 메모리셀과, 각 비트라인에 직접 접속되어 있는 2개의 트랜지스터로 구성되어 있는 한쌍의 게이트(G1)를 통해서 기록-독출버스에 접속되어 있는 제1열 디코우더와, 각 비트라인에 접속되어 있는 2개의 트랜지스터와 독출버스에 접속되어 있는 2개의 트랜지스터와의 4개의 트랜지스터로서 구성되어 있는 한쌍의 게이트(G2)를 통해서 독출버스에 접속되어 있는 제2열 디코우더와로 구성되어 있는 다이나믹형 RAM을 사용하는 듀얼포오트형 반도체 기억장치가 제공된다.
본 발명의 구조에 의하여, 다이나믹형 RAM을 듀얼포오트형 반도체 기억장치로 사용하는 것이 가능하며 이것은 듀얼포오트형 반도체 기억장치를 최소화하고 그의 집적도를 증가시키는 데에 대단히 유리하다.
본 발명의 바람직한 실시예를 설명하기에 앞서서 참고로 스태틱형 RAM을 사용하는 종래의 듀얼포오트형 반도체 기억장치에 대해 설명하겠다.
제1도에서 MC는 플립플롭회로 형태의 스태틱형 RAM에 의해 형성된 메모리셀을 표시한다. 메모리 셀(MC)은 라인(WR,
Figure kpo00001
및 WW)으로 되어 있는 워어드라인(W)과 두쌍의 비트라인(BLW, BLR및
Figure kpo00002
의 각교점에서 이들 워어드라인과 비트라인 사이에 각각 접속되어 있다.
메모리셀(MC)에 기록시에 워어드라인(WW) 및 비트라인(BLW,
Figure kpo00003
)이 선택되며 기록데이타(DW,
Figure kpo00004
)가 중앙처리장치(CPU표시않됨)로 부터 전송된 명령에 의해서 메모리 셀(MC)로 가해진다.
메모리셀(MC)로 부터의 독출시에 워어드라인(WR) 및 비트라인(BLR)이 선택되며 독출데이타(DR)는 어드레스라인(표시안됨)을 통하여 CPU로 부터 전송된 명령에 의해서 메모리셀(MC)로 부터 얻어진다.
메모리셀(MC)이 다른 어드레스라인(표시안됨)을 통하여 CPU로 부터 전송된 명령에 의해서 상기한 독출 과정동안 엑세스 될 경우 워어드라인
Figure kpo00005
및 비트라인
Figure kpo00006
이 선택되며 반전된 독출데이타
Figure kpo00007
이 메모리셀(MC)로 분터 얻어진다.
스태틱형 RAM을 사용하는 듀얼포오트형 반도체 기억장치는 상기한 기록 및 독출과정에 의해서 동시에 억세스 될수 있다. 결과적으로 반도체 기억장치에 대한 이용효율이 증대된다.
이제 본 발명의 일실시예에 따른 다이나믹형 RAM을 사용하는 듀얼포오트형 반도체 기억장치를 설명한다. 제2도를 참고하면, 복수개의 워어드라인이 참고문자(W1, W2…Wn)에 의해 표시된다.
한쌍의 비트라인은 참고문자(BL 및
Figure kpo00008
)로 표시되며 카수의 단일 트랜지스터형 다이나믹 메모리셀은 동일한 참고문자(MC')로 표시된다. 각 메모리셀(MC')은 도면에 표시된 바와같이 워어드라인과 비트라인 사이의 각 교점에 접속된다.
각 메모리셀(MC')은 트랜지스터(Tr), 콘덴서(C) 및 전압원(Vcc)으로 구성된다.
콘덴서(C)를 이용하여 데이타를 기억시킬 경우에 일반적으로 소위 "재생" (refresh)동작으로 불리는데에 있어서 피할 수 없는 방전에 의해서 소멜되는 것을 막기위 해서 주기적으로 데이타가 재기억된다.
재생동작은 센스증폭기(SA)에 의해서 수행될 수 있다. 통상 센스증폭기(SA)는 플립플롭회로를 포함하며 메모리셀(MC')의 콘덴서(C)에 기억된 데이타가 소멜되기전에 메모리셀(MC')에 전과 같은 재생된 데이타를 인가할 수 있다. 따라서 센스증폭기(SA)는 짧은 기간동안 데이타를 기억시킬 수 있다. 그러므로 센스증폭기(SA)는 상기한 바와 같은 스태틱형 RAM의 특징 뿐 아니라 "비파괴 독출"의 기능을 갖고있다.
더우기 센스증폭기(SA)는 데이타의 기록 및 판독의 경우에 센스증폭기(SA)에 접속된 모든 메모리셀(MC')에 데이타를 유지하도록 작용할 수 있다.
본 발명에 따른 다이나믹형 RAM을 사용하는 듀얼포오트형 반도체 기억장치는 더우기 최소한 2개의 열디코우터(CD1, CD2)를 포함한다. 제1열 디코우더(CD1)는 1쌍의 게이트(G1)를 통하여 기록-독출버스(B1)에 접속된다.
제2열 디코우더(CD2)는 1쌍의 게이트(G2)를 통하여 독출버스(B2)에 접속된다. 만약 CPU가 다른 어드레스 루우트(표시안됨)를 통하여 상부 메모리셀(MC')로부터 데이타(D) 및 하부메모리 셀(MC')로 부터 데이타(D')의 독출을 동시에 요구한다면 한 어드레스 루우트에 대하여는 제1열 디코우더(CD1)가 열 어드레스 버스(A1)를 통하여 선택되며 다른 어드레스 루우트에 대해서는 제2열 디코우더(CD2)가 열 어드레스버스(A2)를 통하여 선택된다.
결과적으로 소망하는 데이타는 각각의 어드레스 루우트를 통하여 CPU에 가해진다.
제1열 디코우더(CD1)는 한쌍의 게이트(G1)가 트랜지스터의 게이트를 통하는 것이 아니라 비트라인(BL,
Figure kpo00009
)과 기록-독출 버스(B1) 사이에 직접접속되기 때문에 메모리 셀(MC')에 데이타를 기록할 수 있다. 따라서 기록억세스는 단지 제1열 디코우더(CD1)를 통하여만 수행될 수 있다.
임의의 워어드라인(Wn)의 메모리셀(MC')중의 하나에 데이타를 기록할 때, 이와 동시에 만약 CPU가 다른 메모리셀(MC')(표시안됨)로 부터 데이타 독출을 요구할 경우 메모리셀의 선택 및 그로부터의 데이타 독출은 다른 열 디코우더(표시안됨)에 의해서 수행될 수 있다.
한쌍의 게이트(G2)는 제2열 디코우더(CD2)에 의해 제어되며 트랜지스터의 게이트를 통하여 비트라인(BL,
Figure kpo00010
)에 접속되기 때문에 비트라인상의 데이타는 한쌍의 게이트(G2)의 동작에 의해 영향을 받지 않는다. 즉, 한쌍의 게이트(G2)를 통하여 메모리 셀로부터 데이타가 독출될때 비트라인상의 데이타는 독출버스(B2)의 영향에 의해 파괴되지 않는다. 한편 한쌍의 게이트(G1)는 제1열 디코우더(CD1)에 의해 제어되며 상기한 바와같이 게이트가 아니라 트랜지스터의 드레인 및 소오스를 통하여 비트라인(BL, BL)에 직접 접속되기 때문에 비트선상의 데이타는 기록-독출버스(B1)에 의해 영향을 받는다.
버스(B1)로 부터의 영향을 방지하기 위하여는 제1열 디코우더(CD1)를 통하여 메모리셀로부터 데이타가 독출될때 메모리셀은 버스(B1)에 접속된 외부증폭기(WA, 제3도에 표시됨)뿐만 아니라 다이나믹형 RAM에 종래의 외부 증폭기에 의해서 재생된다.
제3도는 본 발명에 따른 다이나믹형 RAM을 사용하는 듀얼포오트형 반도체 기억장치의 전체적인 구조의 블록도이다. 제3도를 참조하면, 참고문자(SAG)는 한 그룹의 센스증폭기(SA1내지 SAn)를 표시하며 MCA는 한그룹의 메모리셀(MC'), 즉 메모리셀 어레이를 표시한다.
참고번호(DCG1)는 한쌍의 게이트(G1내지 G1n)를 포함하는 제1열 디코우더(CD1)의 한그룹을 표시하며 DCG2는 한쌍의 게이트(G21내지 G2n)를 포함하는 제2열 디코우더의 한그룹을 표시한다. 행디코우더(RD)는 CPU로부터 전송된 행어드레스 명령에 따라서 워어드라인(W1, W2…Wn)중의 하나를 선택할 수 있다.
DCG1에서 제1열 디코우더(CD11내지 CD1n)중의 하나가 열 어드레스버스(A1)를 통하여 CPU로부터 전송된 열어드레스 명령에 의해서 선택된다.
비슷하게 DCG2에서 제2열 디코우더(CD21내지 CD2n)는 열어드레스 버스(A2)를 통하여 선택된다. DCG1으로부터의 독출데이타는 버스(B1)를 통해서 제1독출 버퍼증폭기(RB1)에 가해진다.
독출데이타(DR1)는 버퍼(RB1)의 출력으로부터 얻어진다. 제1열 디코우더는 상기한 바와 같은 기록 기능을 갖기 때문에 기록데이타(DW)는 기록증폭기(WA)를 통하여 버스(B1)에 가해진다.
한편 DCG2로 부터의 독출데이타는 버스(B2)를 통하여 제2독출버퍼증폭기(RB2)에 가해진다. 독출데이타(DR2)는 버퍼(RB2)의 출력으로부터 얻어진다.

Claims (4)

  1. 다이나믹형 등속호출기억장치(RAM)을 사용하는 듀얼포오트형 반도체 기억장치에 있어서, 복수의 워어드라인, 복수의 비트라인 쌍, 워어드라인과 비트라인들의 각교점에서 상기 워어드라인과 상기 비트라인사이에 각각 접속된 복수의 다이나믹 메모리 셀, 기록-독출버스에 공통으로 그리고 상기 각 비트라인에 각각 접속된 복수의 제1열 디코우더 및 독출버스에 공통으로 그리고 상기 각 비트라인에 각각 접속된 복수의 제1열 디코우더 및 독출버스에 공통으로 그리고 상기 각 비트라인에 각각 접속된 복수의 제2열 디코우더로 구성되는 것을 특징으로 하는 다이나믹형 RAM을 사용하는 듀얼 포오트형 반도체 기억장치.
  2. 제1항에 있어서, 상기 제1열 디코우더의 각각은 상기 각 비트라인에 직접 접속된 두개의 트랜지스터로 구성되는 1쌍의 게이트(C1)를 통하여 기록-독출 버스에 접속되며 상기 제2열 디코우더 각각은 두개의 게이트는 상기 각 비트라인에 접속되며 다른 두개의 게이트는 상기 독출버스에 접속되는 4개의 트랜지스터로 구성되는 한쌍의 게이트(G2)를 통하여 독출버스에 접속되는 것을 특징으로 하는 다이나믹형 RAM을 사용하는 듀얼포오트형 반도체 기억장치.
  3. 제1항에 있어서, 상기 제1열 디코우더는 제1열 어드레스 버스에 공통으로 접속되는 것을 특징으로 하는 다이나믹형 RAM을 사용하는 듀얼 포오트형 반도체 기억장치.
  4. 제1항에 있어서, 상기 제2열 디코우더는 제2열 어드레스 버스에 공통으로 접속되는 것을 특징으로 하는 다이나믹형 RAM을 사용하는 듀얼포트형 반도체 기억장치.
KR1019830004613A 1982-09-30 1983-09-29 듀얼 포오트형 반도체 기억장치 KR860001935B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP57-169551 1982-09-30
JP169551 1982-09-30
JP57169551A JPS5960793A (ja) 1982-09-30 1982-09-30 半導体メモリ

Publications (2)

Publication Number Publication Date
KR840006098A KR840006098A (ko) 1984-11-21
KR860001935B1 true KR860001935B1 (ko) 1986-10-25

Family

ID=15888564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830004613A KR860001935B1 (ko) 1982-09-30 1983-09-29 듀얼 포오트형 반도체 기억장치

Country Status (6)

Country Link
US (1) US4578780A (ko)
EP (1) EP0107340B1 (ko)
JP (1) JPS5960793A (ko)
KR (1) KR860001935B1 (ko)
CA (1) CA1205912A (ko)
DE (1) DE3382595T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115095A (ja) * 1983-11-26 1985-06-21 Matsushita Electronics Corp メモリ装置
JPS60127598A (ja) * 1983-12-14 1985-07-08 Toshiba Corp 半導体集積回路装置
JPS6142795A (ja) * 1984-08-03 1986-03-01 Toshiba Corp 半導体記憶装置の行デコ−ダ系
US5587952A (en) * 1984-12-17 1996-12-24 Hitachi, Ltd. Dynamic random access memory including read preamplifiers activated before rewrite amplifiers
US4764899A (en) * 1986-02-07 1988-08-16 Advanced Micro Devices, Inc. Writing speed in multi-port static rams
US5249159A (en) * 1987-05-27 1993-09-28 Hitachi, Ltd. Semiconductor memory
JPH0782481B2 (ja) * 1989-12-26 1995-09-06 三菱電機株式会社 半導体神経回路網
US5142540A (en) * 1990-03-13 1992-08-25 Glasser Lance A Multipart memory apparatus with error detection
US5325338A (en) * 1991-09-04 1994-06-28 Advanced Micro Devices, Inc. Dual port memory, such as used in color lookup tables for video systems
JP2704607B2 (ja) * 1994-08-03 1998-01-26 三菱電機株式会社 半導体記憶装置
US5559450A (en) * 1995-07-27 1996-09-24 Lucent Technologies Inc. Field programmable gate array with multi-port RAM
US5835401A (en) * 1996-12-05 1998-11-10 Cypress Semiconductor Corporation Dram with hidden refresh
JP2000076845A (ja) * 1998-08-28 2000-03-14 Sony Corp 記憶装置および記憶装置の制御方法
US6317358B1 (en) * 2000-08-03 2001-11-13 Micron Technology, Inc. Efficient dual port DRAM cell using SOI technology

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968480A (en) * 1974-04-25 1976-07-06 Honeywell Inc. Memory cell
JPS5539073B2 (ko) * 1974-12-25 1980-10-08
JPS51147225A (en) * 1975-06-13 1976-12-17 Hitachi Ltd Semiconductor memory
US4086662A (en) * 1975-11-07 1978-04-25 Hitachi, Ltd. Memory system with read/write control lines
US4045783A (en) * 1976-04-12 1977-08-30 Standard Microsystems Corporation Mos one transistor cell ram having divided and balanced bit lines, coupled by regenerative flip-flop sense amplifiers, and balanced access circuitry
JPS52129337A (en) * 1976-04-23 1977-10-29 Hitachi Ltd Memory circuit
JPS5587381A (en) * 1978-12-25 1980-07-02 Hitachi Ltd 1-transistor type mis memory
JPS55157194A (en) * 1979-05-23 1980-12-06 Fujitsu Ltd Semiconductor memory device
JPS5634179A (en) * 1979-08-24 1981-04-06 Mitsubishi Electric Corp Control circuit for memory unit

Also Published As

Publication number Publication date
JPH0459713B2 (ko) 1992-09-24
DE3382595D1 (de) 1992-08-27
DE3382595T2 (de) 1993-02-11
JPS5960793A (ja) 1984-04-06
KR840006098A (ko) 1984-11-21
EP0107340A3 (en) 1986-10-15
EP0107340A2 (en) 1984-05-02
CA1205912A (en) 1986-06-10
US4578780A (en) 1986-03-25
EP0107340B1 (en) 1992-07-22

Similar Documents

Publication Publication Date Title
JP2987193B2 (ja) 半導体記憶装置
KR860001935B1 (ko) 듀얼 포오트형 반도체 기억장치
GB1580415A (en) Random access memory
JPH08129882A (ja) 半導体記憶装置
KR950006608A (ko) 고속순차 액세스용 행어드레스 버퍼 유니트에 독자적인 캐쉬 메모리로서 역할하는 감지 증폭기를 가진 동적 랜덤 액세스 메모리 장치
JPS6194290A (ja) 半導体メモリ
KR850007158A (ko) 반도체 메모리 장치
JPH041955B2 (ko)
JP3481263B2 (ja) シリアル記憶装置
JPS6336068B2 (ko)
JP2845187B2 (ja) 半導体記憶装置
US6064620A (en) Multi-array memory device, and associated method, having shared decoder circuitry
US6331963B1 (en) Semiconductor memory device and layout method thereof
JPH11149787A (ja) 半導体記憶装置
US6219296B1 (en) Multiport memory cell having a reduced number of write wordlines
US6137746A (en) High performance random access memory with multiple local I/O lines
JPS61126689A (ja) 半導体記憶装置
JP3061824B2 (ja) 半導体メモリ
JPS6142794A (ja) 半導体記憶装置のセンスアンプ系
US6278646B1 (en) Multi-array memory device, and associated method, having shared decoder circuitry
KR100472860B1 (ko) 디램셀을 사용하는 에스램 호환 듀얼포트램
KR0145889B1 (ko) 공통 비트 라인의 접속 구조를 갖는 메모리 셀 어레이 및 반도체 메모리 장치
JPS63183692A (ja) 半導体記憶装置
JPH0574160A (ja) マルチポートメモリ
JPS5930295A (ja) 半導体メモリのアクセス方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021008

Year of fee payment: 17

EXPY Expiration of term