KR820002038B1

KR820002038B1 - Ohmic electrode formation method

Info

Publication number: KR820002038B1
Application number: KR7900637A
Authority: KR
Inventors: 슈우조오 이도오
Original assignee: 히고 이찌로오; 신닛본 덴기 가부시기 가이샤
Priority date: 1979-03-02
Filing date: 1979-03-02
Publication date: 1982-10-25

Abstract

Base metal layer(11), which is familiar with semiconduct or and soakable to solder is formed on the semiconductor wafer(10). Then the solder layer(12) is formed on the base metal(11) by evaporation. According to this method, adhesion between silicon wafer(10) and this first metal layer are formed in vaccum. The oxide cannot be formed between each layer and the property of adhesion is good. Solder layer has a uniform thickness because it is formed by evaporation. Metal layer for preventing oxidation is made on the solder(12).

Description

Method of forming an ohmic electrode

제1도는 반도체장치의 요부 종단면도.1 is a longitudinal sectional view of principal parts of a semiconductor device.

제2도 및 제3도는 종래의 반도체소자의 소자취부체의의 고착방법을 설명하기 위한 고착전의 분해 종단면도.2 and 3 are exploded longitudinal cross-sectional views of a conventional semiconductor device prior to fixing for explaining a method of fixing to an element mounting body of a conventional semiconductor device.

제4도는 본 발명의 방법을 설명하기 위한 반도체 웨이퍼의 요부 확대 종단면도.4 is an enlarged longitudinal sectional view of a main portion of a semiconductor wafer for explaining the method of the present invention.

제5도는 본 발명 방법의 일실시예를 설명하기 위한 반도체 웨이퍼의 요부 확대 단면도.5 is an enlarged cross-sectional view of a main portion of a semiconductor wafer for explaining an embodiment of the method of the present invention.

본 발명은 반도체장치의 오우믹 전극의 형성방법에 관한 것이다.The present invention relates to a method for forming an ohmic electrode of a semiconductor device.

일반적으로 반도체장치는, 제1도에 도시한 바와같이, 반도체소자(11)에 땜납(2)을 개재시켜 스템, 리이드 프레임등의 소자취부체(3)에 고착하여 제조된다. 이런경우, 제2도에 도시한 바와같이 소자취부체(3)를 가열하여 두고, 이 소자취부체(3)위에 땜납조각(2)을 재치하여 용융케하고, 이어서 이 용융된 땜납위에 반도체소자(1)를 재치하여 고착하는 것이 보통이다. 그런데, 이와같은 방법에 의하면, 용융된 땜납의 표면에 산화막이 생기므로, 반도체소자(1)와 땜납(2)과의 사이에 산화막이 개재되고, 반도체소자(1)의 고착성이 나쁘며, 반도체소자(1)가 박리하기 쉽다고 하는 문제점이 있었다. 그 때문에, 용융된 땜납의 표면을 긁어서 산화막을 제거한다든지, 스크라이빙이라 칭하는 반도체소자(1)를 용융 땜납위에서 회전시킨다든지하여 반도체소자(1)를 고착하는 등의 방법도 제안되고 있지만, 번잡하다.In general, as shown in FIG. 1, a semiconductor device is manufactured by attaching a solder 2 to a semiconductor element 11 and attaching it to an element mounting body 3 such as a stem and a lead frame. In this case, as shown in FIG. 2, the element mounting body 3 is heated, and a piece of solder 2 is placed on the element mounting body 3 to be melted, and then the semiconductor element is placed on the molten solder. It is common to attach and fix (1). By the way, according to this method, since an oxide film is formed on the surface of the molten solder, an oxide film is interposed between the semiconductor element 1 and the solder 2, and the adhesion of the semiconductor element 1 is poor, and the semiconductor element is poor. There existed a problem that (1) was easy to peel. Therefore, methods such as removing the oxide film by scraping the surface of the molten solder or rotating the semiconductor element 1 called scribing on the molten solder to fix the semiconductor element 1 are also proposed. Do.

한편, 제3도에 도시한 바와같이, 반도체소자(1)를 용융 땜납중에 첨지하여 반도체소자(1)에 땜납(2b)을 피착해두고, 소자취부체(3)에 고착하는 방법도 제안되고 있다. 이 방법에 의하면, 전기한 반도체소자(1)와 납땜과의 박리 문제는 일어나지 않지만, 액상(液相)인 땜납이 고상으로 되기까지 땜납(2b)의 표면에 산화막이 형성되며, 땜납(2b)과 소자취부체(3)과의 고착성이 나빠진다. 또, 땜납(2b)은 용융시의 표면장력으로 도시한 바와같이, 중앙부가 두껍고 주변부가 얇아지므로, 반도체소자(1)가 경사하여 소자취부체(3)에 고착된다고 하는 문제점이 있었다.On the other hand, as shown in FIG. 3, a method of depositing the semiconductor element 1 in the molten solder to deposit the solder 2b on the semiconductor element 1 and fixing it to the element mounting body 3 is also proposed. have. According to this method, the problem of peeling between the semiconductor element 1 and solder described above does not occur, but an oxide film is formed on the surface of the solder 2b until the liquid solder becomes solid, and the solder 2b And adhesion between the element mounting body 3 and the like deteriorate. Further, the solder 2b has a problem that the semiconductor element 1 is inclined and adhered to the element mounting body 3 because the center portion becomes thick and the peripheral portion becomes thin, as shown by the surface tension during melting.

그로인하여, 본 발명의 주된 목적은, 반도체소자를 소자취부체에 용이하게 또한 확실하게 고착할 수 있는 오우믹 전극의 형성방법을 제공하는데 있다.Therefore, a main object of the present invention is to provide a method for forming an ohmic electrode which can easily and reliably adhere a semiconductor element to an element mounting body.

본 발명을 요약하면, 반도체 웨이퍼에 적어도 땜납을 증착 형성하는 공정을 포함하는 것을 특징으로 하는 것이다.In summary, the present invention includes a process of depositing and forming at least solder on a semiconductor wafer.

본 발명의 상술한 목적 및 기타의 목적과 특징은, 도면을 참조한 아래의 상세한 설명에서 한층 더 명확해질 것이다. 제4도는 본 발명 방법을 설명하기 위한 반도체 웨이퍼(10)의 표면에 실리콘과 친밀성이 좋고, 또한 땜납과 젖기 쉬운 밑바탕 금속층(11)을 증착형성하고, 이 밑바탕 금속층(11)의 위에 땜납층(12)을 증착형성하고, 이 땜납층(12)의 위에 땜납의 산화방지 금속층(13)을 증착 형성한다.The above and other objects and features of the present invention will become more apparent from the following detailed description with reference to the drawings. FIG. 4 shows a base metal layer 11 having good intimacy with silicon and easy to wet with solder on the surface of the semiconductor wafer 10 for explaining the method of the present invention, and a solder layer on the base metal layer 11. (12) is formed by evaporation, and an anti-oxidation metal layer (13) of solder is evaporated on this solder layer (12).

제5도는 본 발명의 실시예 방법을 설명하기 위한 반도체 웨이퍼의 요부 확대 종단면도로서 실리콘 웨이퍼(10)의 표면을 호모닝에 의해서 조면화(粗面化)하고, 숫돌알맹이 및 실리콘 더스트를 N₂블로오에 의해 붙여서 날리고, 조면(10a)에 직시 실리콘과 친밀하기 쉬운 Cr, Al의 어느 것인가를 200-1000℃정도의 두께로 증착하여 제1 금속층(111)을 형성하고, 다음에 이 제1 금속층(111)의 위에 땜납과 젖기쉬운 Ni를 3000-7000Å정도의 두께로 증착하여 제2 금속층(112)을 형성한다.5 is an enlarged longitudinal sectional view of a main portion of a semiconductor wafer for explaining the method of the embodiment of the present invention, roughening the surface of the silicon wafer 10 by homomorphing, and grinding the grinding wheel and silicon dust N _2. It is blown by a blow and blown, and any of Cr and Al which are easily intimately intimate with silicon on the rough surface 10a is deposited to a thickness of about 200-1000 ° C. to form the first metal layer 111, and then the first Solder and wet Ni are deposited on the metal layer 111 to a thickness of about 3000-7000 kPa to form the second metal layer 112.

이 제1 금속층(111)과 제2 금속층(112)으로서 밑바탕 금속층(11)을 구성하고 있다. 이 다음, P_b-S_n또는 P_b-A_g-S_n등의 조성의 땜납을 1,000-100,000Å정도의 두께로 증착하여 땜납층(12)을 형성한다. 단, 땜납의 조성금속층, P_b와 S_n(및/또는 A_g)와는 증기압이 달라지기 때문에, 전기한 금속층(112)위에 먼저 증기압의 낮은 P_b층(121)이 증착되며 그위에 증기압이 높은 S_n층(및/또는 A_g층)(122)가 형성된다.The underlying metal layer 11 is formed as the first metal layer 111 and the second metal layer 112. Subsequently, solder having a composition such as P _b -S _n or P _b -A _g -S _n is deposited to a thickness of about 1,000 to 100,000 kPa to form the solder layer 12. However, since the vapor pressure is different from that of the solder composition metal layer, P _b and S _n (and / or A _g ), a low vapor pressure P _b layer 121 is first deposited on the above-described metal layer 112 and the vapor pressure is formed thereon. A high S _n layer (and / or A _g layer) 122 is formed.

이 S_n층(및/또는 A_g층)(122)의 위에 A_n, A_g의 어느 것인가를 5,000-10,000Å정도의 두께로 증착하여 산화방지 금속층(13)을 형성한다.An oxide metal layer 13 is formed on the S _n layer (and / or A _g layer) 122 by depositing any of A _n and A _g to a thickness of about 5,000-10,000 m 3.

이와같은 방법에 의하면, 모든층이 모두가 진공중에서 증착 형성되므로, 실리콘 웨이퍼(10)와 제1 금속층(111)과의 밀착성은 좋으며, 각층과 층의 사이에 산화막이 형성 개재되는 일이 없고, 층상호간의 밀착성도 좋다. 다시 땜납층(12)은 증착으로 형성되므로, 전면에 걸쳐서 균일한 두께이며, 더욱이 표면이 산화방지 금속층(13)으로서 피복되어 있으므로, 산화막이 형성되지 않는다. 이 반도체 웨이퍼는 개개의 반도체 웨이퍼는 개개의 반도체소자로 절단 분리되지만, 그와 같이하여 얻어진 반도체소자에 있어서도, 전재와 같이 땜납층(12)이 반도체소자의 중앙부와 주변부에서 균일한 두께를 갖는 것 및 산화방지 금속층(13)에 의해서 산화막을 일으키지 않는다는 것은 물론이다. 따라서 이와 같이하여 얻어진 반도체소자를소자취부체에 고착할 경우는, 반도체소자와 땜납과의 사이 및 땜납과 소자취부체의 사이의 어느것에도 산화막이 개재되는 일이 없이, 용이하고 또한 확실히 고착할 수 있다. 또 각 금속층을 도금으로 형성할 경우처럼 금속층중에 가스가 흡장되지 않으므로, 전기저항 및 열저항이 작아진다. 뿐만 아니고, 땜납층(12)의 두께가 균일하므로, 반도체소자가 경사하여 소자취부체에 고착되는 일도 없고 반도체소자와 소자취부체와의 사이의 전기저항 및 열저항이 균일해지므로, 파워사이클 강도가 큰 반도체장치가 얻어진다. 그리고, 땜납층(12)의 두께는, 상기한 실시예에 있어서는, 다이아몬드 포인트에 의해 스크라이브한 뒤 브레이킹하여 개개의 반도체소자로 분할할 것을 고려하여, 10,000-100,000Å정도로 했으나, 예를들면 다이싱소우를 사용하여 분할해야할 경우는 더욱 두껍게 하여도 좋다.According to this method, since all the layers are all formed by vacuum deposition, the adhesion between the silicon wafer 10 and the first metal layer 111 is good, and no oxide film is formed between each layer and the layer. The adhesion between the layers is also good. Again, since the solder layer 12 is formed by vapor deposition, it has a uniform thickness over the entire surface, and furthermore, since the surface is covered with the anti-oxidation metal layer 13, no oxide film is formed. In this semiconductor wafer, the individual semiconductor wafers are cut and separated into individual semiconductor elements, but also in the semiconductor element thus obtained, the solder layer 12 has a uniform thickness in the center and peripheral portions of the semiconductor element as in the previous material. It goes without saying that the oxide film is not caused by the anti-oxidation metal layer 13. Therefore, when the semiconductor element thus obtained is fixed to the element mounting body, the oxide film can be easily and reliably fixed without any oxide film interposed between the semiconductor element and the solder and between the solder and the element mounting body. have. In addition, since gas is not occluded in the metal layer as in the case of forming each metal layer by plating, electrical resistance and heat resistance are reduced. In addition, since the thickness of the solder layer 12 is uniform, the semiconductor element is not inclined and adhered to the element mounting body, and the electrical resistance and thermal resistance between the semiconductor element and the element mounting body become uniform, thereby providing power cycle strength. A large semiconductor device is obtained. In the above-described embodiment, the thickness of the solder layer 12 was set to about 10,000 to 100,000 kPa in consideration of scribing with a diamond point and then breaking and dividing into individual semiconductor elements. If it is necessary to divide using saw, it may be thicker.

본 발명은 이상과 같이, 반도체 웨이퍼에 적어도 땜납을 증착하여 오우믹 전극을 형성하는 공정을 포함하는 것이므로, 반도체 소자를 소자취부체에 용이하게 또한 확실히 고착할 수 있고, 더욱이 반도체소자를 소자취부체에 고착할 무렵에 반도체소자가 경사하여 고착된다고 한 것이 방지되는 효과를 나타낸다.Since the present invention includes a step of forming at least solder on a semiconductor wafer to form an ohmic electrode, as described above, the semiconductor element can be easily and securely fixed to the element attaching body, and furthermore, the semiconductor element is attached to the element attaching body. The fact that the semiconductor element is inclined and adhered at the time of fixation to the film is effective.

Claims

On the semiconductor wafer 10, a base metal layer 11 having good intimacy with a semiconductor material and easy to solder and wet is formed, and a solder layer 12 is deposited on the base metal layer 11 to form a vapor deposition of the solder layer 12. A method of forming an ohmic electrode, comprising the step of depositing and forming an anti-oxidation metal layer (13) of solder thereon.