KR20240062562A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20240062562A
KR20240062562A KR1020220144221A KR20220144221A KR20240062562A KR 20240062562 A KR20240062562 A KR 20240062562A KR 1020220144221 A KR1020220144221 A KR 1020220144221A KR 20220144221 A KR20220144221 A KR 20220144221A KR 20240062562 A KR20240062562 A KR 20240062562A
Authority
KR
South Korea
Prior art keywords
oxide layer
oxide
layer
thickness
layers
Prior art date
Application number
KR1020220144221A
Other languages
English (en)
Inventor
우정욱
김세연
성민철
이연규
김도희
김자용
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220144221A priority Critical patent/KR20240062562A/ko
Priority to US18/300,388 priority patent/US20240145531A1/en
Priority to CN202310788567.9A priority patent/CN117995827A/zh
Publication of KR20240062562A publication Critical patent/KR20240062562A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 실시예의 반도체 장치의 제조 방법은, 제1 전극층 상에 제1 원소를 포함하는 제1 산화물층을 형성하는 단계; 상기 제1 산화물층 상에 제2 원소를 포함하는 제2 산화물층을 형성하는 단계; 상기 제1 산화물층 형성 단계와 상기 제2 산화물층 형성 단계를 복수회 반복하여 복수의 제1 산화물층 및 복수의 제2 산화물층이 교대로 적층된 적층 구조물을 형성하는 단계; 및 상기 적층 구조물 상에 제2 전극층을 형성하는 단계를 포함하고, 상기 복수의 제1 산화물층 중 최하부의 제1 산화물층의 두께는, 나머지 제1 산화물층 각각의 두께보다 클 수 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
본 특허 문헌은 반도체 기술에 관한 것으로, 보다 상세하게는 캐패시터를 포함하는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근 전자기기의 소형화에 따라 트랜지스터, 캐패시터 등 단위 소자가 차지하는 공간도 소형화되고 있다. 소자의 소형화에도 우수한 동작 특성을 나타낼 수 있는 물질이 필요하다.
캐패시터의 유전 물질로 높은 캐패시턴스 및 낮은 누설 전류를 갖는 고유전율 물질(high-k material)이 요구되고 있다. 특히, 고유전율 물질이 강유전성을 갖는 경우, 네거티브 커패시턴스(negative capacitance) 효과에 의해 캐패시터를 포함하는 전자기기의 소비 전력을 크게 낮출 수 있다.
본 발명의 실시예들이 해결하려는 과제는, 내구성이 향상된 캐패시터를 포함하는 반도체 장치 및 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은, 제1 전극층 상에 제1 원소를 포함하는 제1 산화물층을 형성하는 단계; 상기 제1 산화물층 상에 제2 원소를 포함하는 제2 산화물층을 형성하는 단계; 상기 제1 산화물층 형성 단계와 상기 제2 산화물층 형성 단계를 복수회 반복하여 복수의 제1 산화물층 및 복수의 제2 산화물층이 교대로 적층된 적층 구조물을 형성하는 단계; 및 상기 적층 구조물 상에 제2 전극층을 형성하는 단계를 포함하고, 상기 복수의 제1 산화물층 중 최하부의 제1 산화물층의 두께는, 나머지 제1 산화물층 각각의 두께보다 클 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 제1 전극층; 상기 제1 전극층 상의 유전체층; 및 상기 유전체층 상의 제2 전극층을 포함하고, 상기 유전체층은, 제1 원소를 포함하는 제1 산화물층; 상기 제1 산화물층 상에 형성되고, 상기 제1 원소 및 상기 제1 원소와 상이한 제2 원소를 포함하는 제2 산화물층; 상기 제2 산화물층 상에 형성되고, 상기 제2 원소를 포함하는 제3 산화물층; 및 상기 제3 산화물층 상에 형성되고, 상기 제1 원소 및 상기 제2 원소를 포함하는 제4 산화물층을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 반도체 장치는, 제1 전극층; 상기 제1 전극층 상에 배치되고, 제1 원소를 포함하는 복수의 제1 산화물층과 제2 원소를 포함하는 복수의 제2 산화물층이 교대로 적층된 적층 구조물; 및 상기 적층 구조물 상의 제2 전극층을 포함하고, 상기 복수의 제1 산화물층 중 최하부의 제1 산화물층의 두께는, 나머지 제1 산화물층 각각의 두께보다 클 수 있다.
본 발명의 실시예들에 의하면, 내구성이 향상된 캐패시터를 포함하는 반도체 장치 및 그 제조 방법을 제공할 수 있다.
도 1은 비교예의 반도체 장치의 캐패시터 및 그 제조 방법을 설명하기 위한 도면이다.
도 2는 도 1의 제1 산화물층 형성 공정을 설명하기 위한 흐름도이다.
도 3은 도 1의 제2 산화물층 형성 공정을 설명하기 위한 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치의 캐패시터 및 그 제조 방법을 설명하기 위한 도면이다.
도 5는 내구성 사이클링 횟수에 따른 잔류 분극을 보여주는 그래프이다.
도 6은 초기에 형성되는 하프늄 산화물 및 지르코늄 산화물 각각의 ALD 공정의 사이클 횟수에 따른 잔류 분극을 보여주는 그래프이다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치를 보여주는 단면도이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
도 1은 비교예의 반도체 장치의 캐패시터 및 그 제조 방법을 설명하기 위한 도면이다. 도 1의 (F)는 캐패시터를 나타내고, 도 1의 (A) 내지 (E)는 도 1의 (F)의 캐패시터를 제조하기 위한 중간 공정 단계를 보여 준다.
먼저, 캐패시터를 설명하기로 한다.
도 1의 (F)를 참조하면, 본 실시예의 캐패시터(10)는, 제1 전극층(11), 제2 전극층(14), 및 제1 전극층(11)과 제2 전극층(14) 사이에 개재되는 유전체층(15)을 포함할 수 있다.
제1 전극층(11) 및 제2 전극층(14) 각각은 독립적으로 다양한 도전 물질을 포함할 수 있다. 일례로서, 제1 전극층(11) 및 제2 전극층(14) 각각은, 백금(Pt), 텅스텐(W), 알루미늄(Al), 구리(Cu), 탄탄륨(Ta), 티타늄(Ti), 니켈(Ni), 몰리브덴(Mo) 등의 금속, 티타늄질화물(TiN), 탄탈륨질화물(TaN) 등의 금속 질화물, 또는 이들의 조합을 포함할 수 있다.
유전체층(15)은 제1 원소 및 제2 원소를 포함하는 산화물을 포함할 수 있다. 여기서, 유전체층(15)은 제1 원소 및 제2 원소의 종류, 제1 원소, 제2 원소, 및 산소의 함량, 유전체층(150)의 두께 등에 따라 강유전성 특성을 가질 수 있다. 일례로서, 유전체층(15)은 하프늄 지르코늄 산화물(HfxZryOz)을 포함하되, x=y=0.5이고 z=2를 만족하는 하프늄 지르코늄 산화물을 포함하면서, 두께가 10nm 이하인 경우에 강유전성을 가질 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 유전체층(15)을 구성하는 제1 및 제2 원소의 종류, 이들의 함량, 및 타겟 두께는 다양하게 변형될 수 있다. 유전체층(15)이 강유전성을 갖는 경우, 강유전성 물질의 자발 분극 특성에 의하여 반도체 장치로의 전원 공급이 중단되더라도 캐패시터(10)에 저장된 정보가 유지될 수 있다.
이와 같은 캐패시터(10)의 제조 방법을 설명하면 아래와 같다.
도 1의 (A)를 참조하면, 제1 전극층(11) 상에 제1 원소를 포함하는 제1 산화물층(12-1)을 형성할 수 있다. 여기서, 제1 원소는 전술한 유전체층(15)의 구성원소 중 산소를 제외한 어느 하나일 수 있다. 일례로서, 제1 산화물층(12-1)은 하프늄 산화물 예컨대, HfO2를 포함할 수 있고, 두께(T1)로 형성될 수 있다. 제1 산화물층(12-1)의 형성 공정은 ALD(Atomic Layer Deposition) 방식으로 수행될 수 있으며, 이에 대하여는, 아래의 도 2를 참조하여 보다 상세히 설명하기로 한다.
도 2는 도 1의 제1 산화물층 형성 공정을 설명하기 위한 흐름도이다.
도 2를 참조하면, 먼저, 제1 원소의 소스 예컨대, 하프늄 소스를 제1 전극층이 형성된 챔버 내로 공급하여 제1 전극층 상에 흡착시킬 수 있다(S21). 하프늄 소스는, TEMAH(Tetrakis EthylMethylAmino Hafnium), TDEAH(Tetrakis DiEthylAmino Hafnium), TDMAH(Tetrakis DiMethylAmino Hafnium) 등을 포함할 수 있다.
이어서, 미흡착된 하프늄 소스를 제거하는 퍼지(purge) 단계를 수행할 수 있다(S23).
이어서, 챔버 내로 흡착된 하프늄 소스와의 반응을 위한 반응 가스를 공급할 수 있다(S25). 반응 가스는, 산화제를 포함할 수 있다. 산화제는, O3, O2, H2O, H2O2, 또는 이들의 조합을 포함하는 가스 또는 플라즈마를 포함할 수 있다.
이어서, 미반응된 반응 가스를 제거하는 퍼지 단계를 수행할 수 있다(S27).
이 단계 S21 내지 S27은 제1 산화물층(12-1)이 원하는 두께(T1)가 될 때까지 반복하여 수행될 수 있다. 즉, 단계 S21 내지 S27를 1 사이클이라 할 때, 제1 산화물층(12-1)이 원하는 두께(T1)가 될 때까지 복수의 사이클이 수행될 수 있다.
다시, 도 1로 돌아와서, 도 1의 (B)를 참조하면, 제1 산화물층(12-1)에 대해 추가 산화 공정을 수행할 수 있다(화살표 참조). 유전체층(15)이 제1 원소 및 제2 원소의 산화물 예컨대, 하프늄 지르코늄 산화물을 포함하는 경우, 산소 음이온의 비-중심 대칭성 격자(non-centrosymmetric lattice)에 의해 강유전성이 발현될 수 있다. 따라서, 이러한 추가 산화 공정을 통하여 제1 산화물층(12-1)의 산소 공공을 보상함으로써 강유전성 특성을 확보할 수 있다.
도 1의 (C)를 참조하면, 추가 산화된 제1 산화물층(12-1) 상에 제2 원소를 포함하는 제2 산화물층(13-1)을 형성할 수 있다. 여기서, 제2 원소는 전술한 유전체층(15)의 구성원소 중 산소를 제외한 다른 하나일 수 있다. 일례로서, 제2 산화물층(13-1)은 지르코늄 산화물 예컨대, ZrO2를 포함할 수 있다. 제2 산화물층(13-1)의 형성 공정은 ALD 방식으로 형성될 수 있으며, 이에 대하여는, 아래의 도 3을 참조하여 보다 상세히 설명하기로 한다.
도 3은 도 1의 제2 산화물층 형성 공정을 설명하기 위한 흐름도이다.
도 3을 참조하면, 먼저, 제2 원소의 소스 예컨대, 지르코늄 소스를 제1 산화물층이 형성된 챔버 내로 공급하여 제1 산화물층 상에 흡착시킬 수 있다(S31). 지르코늄 소스는, TEMAZ(Tetrakis EthylMethylAmino Zirconium), TDMAZ(Tetrakis DiMethylAmino Zirconium) 등을 포함할 수 있다.
이어서, 미흡착된 지르코늄 소스를 제거하는 퍼지 단계를 수행할 수 있다(S33).
이어서, 챔버 내로 흡착된 지르코늄 소스와의 반응을 위한 반응 가스를 공급할 수 있다(S35). 반응 가스는, 산화제를 포함할 수 있다. 산화제는, O3, O2, H2O, H2O2, 또는 이들의 조합을 포함하는 가스 또는 플라즈마를 포함할 수 있다.
이어서, 미반응된 반응 가스를 제거하는 퍼지 단계를 수행할 수 있다(S37).
이 단계 S31 내지 S37은 제2 산화물층(13-1)이 원하는 두께(T2)가 될 때까지 반복하여 수행될 수 있다. 즉, 단계 S31 내지 S37를 1 사이클이라 할 때, 제2 산화물층(13-1)이 원하는 두께(T2)가 될 때까지 복수의 사이클이 수행될 수 있다.
다시, 도 1로 돌아와서, 도 1의 (D)를 참조하면, 제2 산화물층(13-1)에 대해 추가 산화 공정을 수행할 수 있다(화살표 참조). 이러한 추가 산화 공정을 통하여 제2 산화물층(13-1)의 산소 공공을 보상함으로써 강유전성 특성을 확보할 수 있다.
도 1의 (A) 내지 (D) 공정은 원하는 타겟 두께의 유전체층(15)을 확보하기 위하여 복수회 반복될 수 있다. 이로써, 제1 전극층(11) 상에 복수의 제1 산화물층과 복수의 제2 산화물층이 교대로 적층된 구조물이 획득될 수 있으며, 이에 대하여는 도 1의 (E)에 예시적으로 나타내었다.
도 1의 (E)를 참조하면, 도 1의 (A) 내지 (D) 공정이 3회 반복 수행됨으로써, 제1 전극층(11) 상에 3층의 제1 산화물층(12-1, 12-2, 12-3), 및 3층의 제2 산화물층(13-1, 13-2, 13-3)이 교대로 적층될 수 있다. 여기서, 3층의 제1 산화물층(12-1, 12-2, 12-3)은 각각 두께(T1)를 가질 수 있다. 즉, 3층의 제1 산화물층(12-1, 12-2, 12-3)은 실질적으로 서로 동일한 두께를 가질 수 있다. 여기서, 실질적으로 동일하다는 의미는 완전히 동일한 것뿐만 아니라, 약간의 차이 예컨대, ±10% 이하의 차이가 있는 것도 포함할 수 있다. 예컨대, 3층의 제1 산화물층(12-1, 12-2, 12-3) 중 최하부의 제1 산화물층(12-1)의 두께가 중간의 제1 산화물층(12-2)의 두께의 90& 내지 110%의 범위를 갖는 경우도, 최하부의 제1 산화물층(12-1)과 중간의 제1 산화물층(12-2)이 실질적으로 동일한 두께를 갖는다고 볼 수 있다. 이러한 경우, 3층의 제1 산화물층(12-1, 12-2, 12-3) 각각을 형성하기 위한 ALD 공정의 사이클 수는 서로 동일할 수 있다. 또한, 3층의 제2 산화물층(13-1, 13-2, 13-3)은 각각 두께(T2)를 가질 수 있다. 즉, 3층의 제2 산화물층(13-1, 13-2, 13-3)은 실질적으로 서로 동일한 두께를 가질 수 있다. 이러한 경우, 3층의 제2 산화물층(13-1, 13-2, 13-3) 각각을 형성하기 위한 ALD 공정의 사이클 수는 서로 동일할 수 있다. 나아가, 제1 유전체층(15)이 제1 원소 예컨대, 하프늄과 제2 원소 예컨대, 지르코늄을 1 대 1로 함유하기 위하여, 제1 산화물층(12-1, 12-2, 12-3) 각각의 두께(T1)와 제2 산화물층(13-1, 13-2, 13-3) 각각의 두께(T2)도 실질적으로 서로 동일할 수 있다. 즉, 3층의 제1 산화물층(12-1, 12-2, 12-3) 각각을 형성하기 위한 ALD 공정의 사이클 수는 3층의 제2 산화물층(13-1, 13-2, 13-3) 각각을 형성하기 위한 ALD 공정의 사이클 수와 동일할 수 있다.
이어서, 최상부의 제2 산화물층(13-3) 상에 제2 전극층(14)을 형성할 수 있다.
도 1의 (F)를 참조하면, 도 1의 (E)의 공정 결과물에 대해 열처리 공정을 수행할 수 있다. 열처리시, 제1 산화물층(12-1, 12-2, 12-3) 및 제2 산화물층(13-1, 13-2, 13-3) 사이의 화학적 반응에 의해, 제1 산화물층(12-1, 12-2, 12-3)의 제1 원소 및 제2 산화물층(13-1, 13-2, 13-3)의 제2 원소를 포함하는 산화물이 형성될 있다. 이 산화물이 유전체층(15)을 형성할 수 있다. 유전체층(15)의 두께는 제1 산화물층(12-1, 12-2, 12-3)의 두께 및 제2 산화물층(13-1, 13-2, 13-3)의 두께의 합과 실질적으로 동일할 수 있다. 즉, 유전체층(15)은 3*T1+3*T2의 두께를 가질 수 있다.
그런데, 이러한 비교예에서는, 최하부의 제1 산화물층(12-1)에 대해 추가 산화 공정을 수행하는 단계(도 1의 (B) 참조)에서, 제1 전극층(11)으로 산소가 확산되어 제1 전극층(11)이 산화되는 문제가 발생할 수 있다. 제1 전극층(11)이 산화되면 유전체층(15)과 제1 전극층(11) 사이에 계면 결함(interfacial defect)이 발생하여 캐패시터(10)의 내구성을 저하시킬 수 있다. 계면 결함은, 내구성 사이클(endurance cycle) 증가시 유전체층(15)의 잔류 분극(remnant polarization)을 감소시켜 캐패시터(10)의 피로(fatigue)를 초래하기 때문이다.
이하의 실시예들에서는, 비교예에서 발생하는 캐패시터의 내구성 저하 문제를 해결할 수 있는 캐패시터 및 그 제조 방법을 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 반도체 장치의 캐패시터 및 그 제조 방법을 설명하기 위한 도면이다. 도 4의 (F)는 캐패시터를 나타내고, 도 4의 (A) 내지 (E)는 도 4의 (F)의 캐패시터를 제조하기 위한 중간 공정 단계를 보여 준다. 비교예와의 차이점을 중심으로 설명하기로 한다.
도 4의 (A)를 참조하면, 제1 전극층(110) 상에 제1 원소를 포함하는 제1 산화물층(120-1)을 형성할 수 있다. 일례로서, 제1 산화물층(120-1)은 하프늄 산화물 예컨대, HfO2를 포함할 수 있고, 두께(T11)로 형성될 수 있다. 제1 산화물층(120-1)의 두께(T11)는 전술한 비교예의 제1 산화물층(12-1)의 두께(T1)보다 클 수 있다. 나아가, 두께(T11)는 후술하는 도 4의 (B)의 추가 산화 공정시 산소가 제1 전극층(110)까지 도달하지 못하게 하는 정도로 큰 크기를 가질 수 있다. 제1 산화물층(120-1)은 도 2에서 예시적으로 설명된 ALD 방식으로 형성될 수 있다. 여기서, 도 2의 단계 S21 내지 S27을 1 사이클이라 할 때, 제1 산화물층(120-1)이 두께(T11)를 갖기 위하여 복수의 사이클이 수행될 수 있다.
도 4의 (B)를 참조하면, 제1 산화물층(120-1)에 대해 추가 산화 공정을 수행함으로써(화살표 참조), 제1 산화물층(120-1)의 산소 공공을 보상할 수 있다. 여기서, 추가 산화 공정시 제1 산화물층(120-1)의 두께(T11)가 상대적으로 커서 제1 전극층(110)으로의 산소 확산이 감소 및/또는 방지되기 때문에, 제1 산화물층(120-1)과 제1 전극층(110) 사이의 계면 결함이 감소 및/또는 방지될 수 있다.
도 4의 (C)를 참조하면, 추가 산화된 제1 산화물층(120-1) 상에 제2 원소를 포함하는 제2 산화물층(130-1)을 형성할 수 있다. 일례로서, 제2 산화물층(130-1)은 지르코늄 산화물 예컨대, ZrO2를 포함할 수 있고, 두께(T21)로 형성될 수 있다. 제2 산화물층(130-1)은 도 3에서 예시적으로 설명된 ALD 방식으로 형성될 수 있다. 여기서, 도 3의 단계 S31 내지 S37을 1 사이클이라 할 때, 제2 산화물층(130-1)이 두께(T21)를 갖기 위하여 복수의 사이클이 수행될 수 있다. 제2 산화물층(130-1)의 두께(T21)는 제1 산화물층(120-1)의 두께(T11)와 실질적으로 동일한 값을 가질 수 있고, 제2 산화물층(130-1)을 형성하기 위하여 수행되는 ALD 공정의 사이클 수는 제1 산화물층(120-1)을 형성하기 위하여 수행되는 ALD 공정의 사이클 수와 동일할 수 있다.
도 4의 (D)를 참조하면, 제2 산화물층(130-1)에 대해 추가 산화 공정을 수행함으로써(화살표 참조), 제2 산화물층(130-1)의 산소 공공을 보상할 수 있다.
도 4의 (A) 내지 (D) 공정은 원하는 타겟 두께의 유전체층(15)을 확보하기 위하여 복수회 반복될 수 있다. 이로써, 제1 전극층(11) 상에 복수의 제1 산화물층과 복수의 제2 산화물층이 교대로 적층된 구조물이 획득될 수 있으며, 이에 대하여는 도 1의 (E)에 예시적으로 나타내었다.
도 4의 (E)를 참조하면, 도 4의 (A) 내지 (D) 공정이 3회 반복 수행됨으로써, 제1 전극층(110) 상에 3층의 제1 산화물층(120-1, 120-2, 120-3), 및 3층의 제2 산화물층(130-1, 130-2, 130-3)이 교대로 적층될 수 있다.
여기서, 3층의 제1 산화물층(120-1, 120-2, 120-3)이 각각 제1 두께(T11), 제2 두께(T12), 및 제3 두께(T13)를 갖는다고 할 때, 제1 두께(T11)는 제2 두께(T12) 및 제3 두께(T13) 각각보다 클 수 있다. 즉, 최하부의 제1 산화물층(120-1)이 다른 제1 산화물층(120-2, 120-3) 각각보다 큰 두께를 가질 수 있다. 이러한 경우, 최하부의 제1 산화물층(120-1)을 형성하기 위한 ALD 공정의 사이클 수는 다른 제1 산화물층(120-2, 120-3) 각각을 형성하기 위한 ALD 공정의 사이클 수보다 클 수 있다. 본 실시예에서는, 제2 두께(T12)가 제3 두께(T13)보다 큰 경우를 도시하였으며, 이러한 경우, 중간의 제1 산화물층(120-2)을 형성하기 위한 ALD 공정의 사이클 수는 최상부의 제1 산화물층(120-3)을 형성하기 위한 ALD 공정의 사이클 수 보다 클 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 제2 두께(T12)가 제3 두께(T13)와 동일하거나, 제2 두께(T12)가 제3 두께(T13)보다 작을 수도 있다. 이러한 경우, 중간의 제1 산화물층(120-2)을 형성하기 위한 ALD 공정의 사이클 수는 최상부의 제1 산화물층(120-3)을 형성하기 위한 ALD 공정의 사이클 수와 동일하거나 그보다 작을 수 있다.
또한, 3층의 제2 산화물층(130-1, 130-2, 130-3)이 각각 제1 두께(T21), 제2 두께(T22), 및 제3 두께(T23)를 갖는다고 할 때, 최하부의 제2 산화물층(130-1)의 제1 두께(T21)는 최하부의 제1 산화물층(120-1)의 제1 두께(T11)와 실질적으로 동일하고, 중간의 제2 산화물층(130-2)의 제2 두께(T22)는 중간의 제1 산화물층(120-2)의 제2 두께(T12)와 실질적으로 동일하고, 최상부의 제2 산화물층(130-3)의 제3 두께(T23)는 최상부의 제1 산화물층(120-3)의 제3 두께(T13)와 실질적으로 동일할 수 있다. 이는, 제1 원소 예컨대, 하프늄과 제2 원소 예컨대, 지르코늄이 유전체층(150) 내에서 1 대 1의 함량을 갖게 하기 위함일 수 있다. 그에 따라, 최하부의 제2 산화물층(130-1)이 다른 제2 산화물층(130-2, 130-3) 각각보다 큰 두께를 가질 수 있다. 즉, 최하부의 제2 산화물층(130-1)을 형성하기 위한 ALD 공정의 사이클 수는 다른 제2 산화물층(130-2, 130-3) 각각을 형성하기 위한 ALD 공정의 사이클 수보다 클 수 있다.
이어서, 최상부의 제2 산화물층(130-3) 상에 제2 전극층(140)을 형성할 수 있다.
도 4의 (F)를 참조하면, 도 4의 (E)의 공정 결과물에 대해 열처리 공정을 수행할 수 있다. 열처리시, 제1 산화물층(120-1, 120-2, 120-3) 및 제2 산화물층(130-1, 130-2, 130-3) 사이의 화학적 반응에 의해, 제1 산화물층(120-1, 120-2, 120-3)의 제1 원소 및 제2 산화물층(130-1, 130-2, 130-3)의 제2 원소를 포함하는 산화물이 형성될 있다.
여기서, 최하부의 제1 산화물층(120-1)의 제1 두께(T11)와 최하부의 제2 산화물층(130-1)의 제1 두께(T21)가 상대적으로 두껍기 때문에, 최하부의 제1 산화물층(120-1)과 최하부의 제2 산화물층(130-1)의 반응시 최하부의 제1 산화물층(120-1) 중 최하부의 제2 산화물층(130-1)과 상대적으로 먼 일부 즉, 하부가 반응에 참여하지 않고 제1 원소의 산화물 예컨대, 하프늄 산화물로 유지될 수 있다. 유사하게, 최하부의 제2 산화물층(130-1) 중 최하부의 제1 산화물층(120-1)과 상대적으로 먼 일부 즉, 상부가 반응에 참여하지 않고 제2 원소의 산화물 예컨대, 지르코늄 산화물로 유지될 수 있다. 최하부의 제1 산화물층(120-1) 중 미반응한 하부를 제1 잔류 산화물층(152)이라 하고, 최하부의 제2 산화물층(130-1) 중 미반응한 상부를 제2 잔류 산화물층(156)이라 하기로 한다. 최하부의 제1 산화물층(120-1) 중 상부와 최하부의 제2 산화물층(130-1) 중 하부는 서로 반응하여 제1 원소 및 제2 원소의 산화물 예컨대, 하프늄 지르코늄 산화물을 형성할 수 있고, 이를 이하, 제1 반응 산화물층(154)이라 하기로 한다. 제1 반응 산화물층(154)의 두께(T52)는 제1 잔류 산화물층(152)의 두께(T52) 및 제2 잔류 산화물층(156)의 두께(T53) 각각보다 클 수 있다. 제1 잔류 산화물층(152) 및 제2 잔류 산화물층(156)은 계면층에 해당하는 정도로 작은 두께를 가질 수 있다.
다른 제1 산화물층(120-2, 120-3) 및 다른 제2 산화물층(130-2, 130-3)의 두께는 상대적으로 작은 크기를 갖기 때문에, 중간의 제1 산화물층(120-2)과 중간의 제2 산화물층(130-2)이 실질적으로 완전히 반응하여 미반응 부분이 존재하지 않을 수 있고, 최상부의 제1 산화물층(120-3)과 최상부의 제2 산화물층(130-3)이 실질적으로 완전히 반응하여 미반응 부분이 존재하지 않을 수 있다. 결과적으로, 다른 제1 산화물층(120-2, 120-3) 및 다른 제2 산화물층(130-2, 130-3)이 서로 반응하여 제1 원소 및 제2 원소의 산화물 예컨대, 하프늄 지르코늄 산화물을 형성할 수 있고, 이를 이하, 제2 반응 산화물층(158)이라 하기로 한다. 제2 반응 산화물층(156)의 두께(T54)는 제1 반응 산화물층(154)의 두께(T52)보다 클 수 있다.
제1 잔류 산화물층(152), 제1 반응 산화물층(154), 제2 잔류 산화물층(156), 및 제2 반응 산화물층(158)이 유전체층(150)을 형성할 수 있다. 유전체층(150)의 두께는 제1 잔류 산화물층(152), 제1 반응 산화물층(154), 제2 잔류 산화물층(156), 및 제2 반응 산화물층(158)의 두께 즉, T51+T52+53+T54의 두께를 가질 수 있다. 나아가, 유전체층(150)의 두께는 제1 산화물층(120-1, 120-2, 120-3)의 두께 및 제2 산화물층(130-1, 130-2, 130-3)의 두께의 합과 실질적으로 동일할 수 있다. 즉, 유전체층(150)은 T11+T12+T13+T21+T22+T23의 두께를 가질 수 있다.
본 실시예에 의하면, 최하부의 제1 산화물층(120-1)에 대해 추가 산화 공정을 수행하는 단계(도 4의 (B) 참조)에서, 최하부의 제1 산화물층(120-1)이 상대적으로 큰 두께를 갖기 때문에 제1 전극층(110)으로 산소가 확산되는 현상 및 그로 인하여 제1 전극층(110)이 산화되는 문제가 방지 및/또는 감소할 수 있다. 이로써, 유전체층(150)과 제1 전극층(110) 사이의 계면 결함 발생이 방지 및/또는 감소함으로써, 캐패시터(100)의 내구성이 증가될 수 있다.
이와 같은 캐패시터(100)의 내구성 증가는 실험적으로도 확인되었으며, 이에 대하여는, 도 5 및 도 6을 참조하여 설명하기로 한다.
도 5는 내구성 사이클링 횟수에 따른 잔류 분극을 보여주는 그래프이다.
도 5를 참조하면, 전술한 비교예와 같이 실질적으로 동일한 두께의 하프늄 산화물과 지르코늄 산화물을 반복 적층한 경우(① 참조), 내구성 사이클링 횟수가 소정 값 이상이 되면 잔류 분극이 급격히 감소함을 알 수 있다.
반면, 본 실시예에서와 같이 초기에 ALD 공정의 사이클 수를 증가시켜 두꺼운 하프늄 산화물과 지르코늄 산화물을 적층한 후, 그 상부에 얇은 두께의 하프늄 산화물과 지르코늄 산화물을 적층한 경우(② 참조), ①의 경우에 비하여 소정 값의 내구성 사이클링 횟수에 도달할 때까지 잔류 분극이 오히려 증가함을 알 수 있다. 나아가, 내구성 사이클링 횟수가 더 증가하여 잔류 분극이 감소하더라도 여전히 ①의 경우보다는 큰 잔류 분극을 가짐을 알 수 있다.
결과적으로, 비교예의 캐패시터에 비하여 본 실시예의 캐패시터의 내구성이 증가함을 알 수 있다.
도 6은 초기에 형성되는 하프늄 산화물 및 지르코늄 산화물 각각의 ALD 공정의 사이클 횟수에 따른 잔류 분극을 보여주는 그래프로, 내구성 사이클링 횟수가 109보다 큰 경우의 잔류 분극을 보여준다.
도 6을 참조하면, 초기에 형성되는 하프늄 산화물 및 지르코늄 산화물 각각을 형성하기 위한 ALD 공정의 사이클 횟수가 증가할수록, 잔류 분극이 증가함을 알 수 있다.
결과적으로, 본 실시예에서와 같이 초기에 형성되는 하프늄 산화물 및 지르코늄 산화물 각각의 두께를 증가시키는 경우, 캐패시터의 내구성이 증가함을 알 수 있다.
도 7은 본 발명의 일 실시예에 따른 반도체 장치를 보여주는 단면도로서, 도 4에서 설명된 캐패시터를 포함할 수 있다.
도 7을 참조하면, 본 실시예의 반도체 장치는, 기판(200), 게이트 구조물(210), 제1 및 제2 접합 영역(230-1, 230-2), 비트라인 콘택(240), 비트라인(250), 스토리지 노드 콘택(260), 및 스토리지 노드(270)를 포함할 수 있다.
기판(200)은 실리콘 등의 반도체 물질을 포함할 수 있다. 일례로서, 기판(200)은 벌크 실리콘 기판, SOI(Silicon On Insulator) 기판 등일 수 있다.
게이트 구조물(210)은 기판(200) 내에 형성될 수 있고, 게이트 전극(214), 게이트 절연막(112), 및 게이트 보호막(216)을 포함할 수 있다.
게이트 절연막(212)은 기판(200) 내에 형성된 트렌치(T)의 표면을 따라 형성될 수 있다. 게이트 절연막(212)은 트렌치(T)의 저면에서부터 기판(100)의 상면보다 하향된 소정 높이까지 형성될 수 있다. 게이트 절연막(212)은 다양한 절연 물질 예컨대, 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 고유전율 물질 또는 이들의 조합을 포함할 수 있다. 고유전율 물질은, 실리콘 이산화물(SiO2)보다 높은 유전율을 갖는 물질 예컨대, HfO2, HfSiO4, HfAlO, ZrO2, ZrSiO4, TaO2, Ta2O5, Al2O3 등을 포함할 수 있다.
게이트 전극(214)은 게이트 절연막(212)이 형성된 트렌치(T) 내에 형성될 수 있다. 게이트 전극(214)은 게이트 절연막(212)이 형성된 트렌치(T)의 일부를 매립하도록 형성될 수 있다. 게이트 전극(214)은 게이트 절연막(212)의 상면 높이와 동일 또는 유사한 상면 높이를 갖도록 형성될 수 있다. 게이트 전극(214)은 다양한 도전 물질 예컨대, 백금(Pt), 텅스텐(W), 알루미늄(Al), 구리(Cu), 탄탄륨(Ta), 티타늄(Ti), 루테늄(Ru), 몰리브덴(Mo) 등의 금속, 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등의 금속 질화물, 또는 이들의 조합을 포함할 수 있다.
게이트 보호막(216)은 게이트 전극(214) 및 게이트 절연막(212)이 형성된 트렌치(T)의 나머지 공간을 매립하도록 형성될 수 있다. 게이트 보호막(216)은 게이트 전극(214) 및 게이트 절연막(212) 상에서 이들을 덮음으로써 보호하는 기능을 수행할 수 있다. 게이트 보호막(216)은 다양한 절연 물질 예컨대, 실리콘 질화막, 실리콘 산질화막, 또는 이들의 조합을 포함할 수 있다.
도시하지는 않았으나, 트렌치(T) 및 게이트 구조물(210)은 본 단면을 관통하는 방향으로 연장하는 라인 형상을 가질 수 있다. 게이트 전극(214)은 워드라인으로 기능할 수 있다.
게이트 구조물(210)과 그 양측의 기판(200) 내에 형성된 제1 및 제2 접합 영역(230-1, 230-2)이 하나의 트랜지스터를 형성할 수 있다. 제1 및 제2 접합 영역(230-1, 230-2) 중 어느 하나는 소스 영역으로 기능하고 다른 하나는 드레인 영역으로 기능할 수 있다.
비트라인 콘택(240)은 트랜지스터의 제1 및 제2 접합 영역(230-1, 230-2) 중 어느 하나 예컨대, 제1 접합 영역(230-1)과 접속할 수 있고, 스토리지 노드 콘택(260)은 트랜지스터의 제1 및 제2 접합 영역(230-1, 230-2) 중 다른 하나 예컨대, 제2 접합 영역(230-2)과 접속할 수 있다. 비트라인 콘택(240) 및 스토리지 노드 콘택(260)은 각각 다양한 도전 물질 예컨대, 백금(Pt), 텅스텐(W), 알루미늄(Al), 구리(Cu), 탄탄륨(Ta), 티타늄(Ti), 루테늄(Ru), 몰리브덴(Mo) 등의 금속, 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등의 금속 질화물, 또는 이들의 조합을 포함할 수 있다.
비트라인(250)은 비트라인 콘택(240) 상에서 비트라인 콘택(240)과 접속하도록 형성될 수 있다. 비트라인(250)은 워드라인으로 기능하는 게이트 전극(214)과 동일한 방향 또는 이와 소정 각도로 교차하는 방향으로 연장할 수 있다. 비트라인(250)은 다양한 도전 물질 예컨대, 백금(Pt), 텅스텐(W), 알루미늄(Al), 구리(Cu), 탄탄륨(Ta), 티타늄(Ti), 루테늄(Ru), 몰리브덴(Mo) 등의 금속, 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등의 금속 질화물, 또는 이들의 조합을 포함할 수 있다.
스토리지 노드(270)는 스토리지 노드 콘택(260) 상에서 스토리지 노드 콘택(260)과 접속하도록 형성될 수 있다. 스토리지 노드(270)는 전술한 실시예의 캐패시터를 포함할 수 있다. 즉, 스토리지 노드(270)는 제1 및 제2 전극층(272, 276) 및 그 사이에 개재되는 유전체층(274)을 포함할 수 있다. 유전체층(274)은 전술한 도 4의 공정에 의해 형성될 수 있고, 강유전성을 가질 수 있다. 본 실시예에서는, 스토리지 노드(270)가 실린더형 캐패시터를 갖는 경우에 대하여 설명하였다. 즉, 절연층(미도시됨)을 식각하여 스토리지 노드 콘택(260)을 노출시키는 홀을 형성한 후, 이 홀의 내벽을 따라 제1 전극층(272) 및 유전체층(274)을 순차적으로 형성하고, 홀의 나머지 공간을 매립하는 제2 전극층(276)을 형성함으로써, 스토리지 노드(270)가 형성될 수 있다. 그러나, 본 개시가 이에 한정되는 것은 아니며, 스토리지 노드(270)는 평판형 캐패시터 등 다양한 형상을 갖는 캐패시터를 포함할 수도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100: 캐패시터 110: 제1 전극층
120-1, 120-2, 120-3: 제1 산화물층
130-2, 130-2, 130-2: 제2 산화물층
140: 제2 전극층 150: 유전체층

Claims (21)

  1. 제1 전극층 상에 제1 원소를 포함하는 제1 산화물층을 형성하는 단계;
    상기 제1 산화물층 상에 제2 원소를 포함하는 제2 산화물층을 형성하는 단계;
    상기 제1 산화물층 형성 단계와 상기 제2 산화물층 형성 단계를 복수회 반복하여 복수의 제1 산화물층 및 복수의 제2 산화물층이 교대로 적층된 적층 구조물을 형성하는 단계; 및
    상기 적층 구조물 상에 제2 전극층을 형성하는 단계를 포함하고,
    상기 복수의 제1 산화물층 중 최하부의 제1 산화물층의 두께는, 나머지 제1 산화물층 각각의 두께보다 큰
    반도체 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 제1 산화물층 형성 단계는, ALD 공정에 의하여 수행되고,
    상기 최하부의 제1 산화물층 형성을 위한 ALD 공정의 사이클 수는, 나머지 제1 산화물층 각각의 형성을 위한 ALD 공정의 사이클 수보다 큰
    반도체 장치의 제조 방법.
  3. 제1 항에 있어서,
    상기 복수의 제2 산화물층 중 최하부의 제2 산화물층의 두께는, 나머지 제2 산화물층 각각의 두께보다 큰
    반도체 장치의 제조 방법.
  4. 제3 항에 있어서,
    상기 제2 산화물층 형성 단계는, ALD 공정에 의하여 수행되고,
    상기 최하부의 제2 산화물층 형성을 위한 ALD 공정의 사이클 수는, 나머지 제2 산화물층 각각의 형성을 위한 ALD 공정의 사이클 수보다 큰
    반도체 장치의 제조 방법.
  5. 제1 항에 있어서,
    상기 최하부의 제1 산화물층의 두께는, 상기 복수의 제2 산화물층 중 최하부의 제2 산화물층의 두께의 90% 내지 110%의 범위를 갖는
    반도체 장치의 제조 방법.

  6. 제1 항에 있어서,
    상기 복수의 제1 산화물층 중 제N층의 제1 산화물층의 두께는, 상기 복수의 제2 산화물층 중 제N층의 제2 산화물층의 두께의 90% 내지 110%의 범위를 갖는
    반도체 장치의 제조 방법.
  7. 제1 항에 있어서,
    상기 복수의 제1 산화물층은 아래에서 위로 살수록 감소하는 두께를 갖는
    반도체 장치의 제조 방법.
  8. 제1 항에 있어서,
    상기 복수의 제2 산화물층은 아래에서 위로 살수록 감소하는 두께를 갖는
    반도체 장치의 제조 방법.
  9. 제1 항에 있어서,
    상기 적층 구조물에 대해 열처리를 수행함으로써 상기 제1 원소 및 상기 제2 원소의 산화물을 포함하는 유전체층을 형성하는 단계를 더 포함하는
    반도체 장치의 제조 방법.
  10. 제1 항에 있어서,
    상기 적층 구조물에 대해 열처리를 수행하는 단계를 더 포함하고,
    상기 열처리시, 상기 최하부의 제1 산화물층의 상부 및 상기 복수의 제2 산화물층 중 최하부의 제2 산화물층의 하부의 반응에 의해 상기 제1 원소 및 상기 제2 원소의 산화물을 포함하는 제1 반응 산화물층이 형성되고,
    상기 제1 반응 산화물층 아래에는, 상기 최하부의 제1 산화물층의 하부가 잔류하고,
    상기 제1 반응 산화물층 위에는, 상기 최하부의 제2 산화물층의 상부가 잔류하는
    반도체 장치의 제조 방법.
  11. 제10 항에 있어서,
    상기 열처리시, 나머지 제1 산화물층 및 나머지 제2 산화물층의 반응에 의해 상기 제1 원소 및 상기 제2 원소의 산화물을 포함하는 제2 반응 산화물층이 형성되는
    반도체 장치의 제조 방법.
  12. 제1 항에 있어서
    상기 제1 산화물층 형성 단계 후에, 상기 제1 산화물층의 산소 공공을 보상하는 추가 산화 공정을 수행하는 단계; 및
    상기 제2 산화물층 형성 단계 후에, 상기 제2 산화물층의 산소 공공을 보상하기 위한 추가 산화 공정을 수행하는 단계를 더 포함하는
    반도체 장치의 제조 방법.
  13. 제1 항에 있어서,
    상기 제1 산화물층은, 하프늄 산화물을 포함하고,
    상기 제2 산화물층은, 지르코늄 산화물을 포함하는
    반도체 장치의 제조 방법.
  14. 제1 전극층;
    상기 제1 전극층 상의 유전체층; 및
    상기 유전체층 상의 제2 전극층을 포함하고,
    상기 유전체층은,
    제1 원소를 포함하는 제1 산화물층;
    상기 제1 산화물층 상에 형성되고, 상기 제1 원소 및 상기 제1 원소와 상이한 제2 원소를 포함하는 제2 산화물층;
    상기 제2 산화물층 상에 형성되고, 상기 제2 원소를 포함하는 제3 산화물층; 및
    상기 제3 산화물층 상에 형성되고, 상기 제1 원소 및 상기 제2 원소를 포함하는 제4 산화물층을 포함하는
    반도체 장치.
  15. 제14 항에 있어서,
    상기 제1 산화물층 및 상기 제3 산화물층 각각의 두께는 상기 제2 산화물층의 두께보다 작은
    반도체 장치.
  16. 제14 항에 있어서,
    상기 제4 산화물층은 상기 제2 산화물층과 동일한 물질로 형성되는
    반도체 장치.
  17. 제14 항에 있어서,
    상기 제4 산화물층의 두께는 상기 제2 산화물층의 두께보다 큰
    반도체 장치.
  18. 제14 항에 있어서,
    상기 제1 산화물층은, 하프늄 산화물을 포함하고,
    상기 제3 산화물층은, 지르코늄 산화물을 포함하고,
    상기 제2 및 제4 산화물층은, 하프늄 지르코늄 산화물을 포함하는
    반도체 장치.
  19. 제14 항에 있어서,
    상기 제2 및 제4 산화물층은, 강유전성을 갖는
    반도체 장치.
  20. 제14 항에 있어서,
    상기 제1 전극층, 상기 제2 전극층, 및 상기 유전체층은 캐패시터를 형성하고,
    상기 캐패시터에 전기적으로 연결되는 트랜지스터를 더 포함하는
    반도체 장치.
  21. 제1 전극층;
    상기 제1 전극층 상에 배치되고, 제1 원소를 포함하는 복수의 제1 산화물층과 제2 원소를 포함하는 복수의 제2 산화물층이 교대로 적층된 적층 구조물; 및
    상기 적층 구조물 상의 제2 전극층을 포함하고,
    상기 복수의 제1 산화물층 중 최하부의 제1 산화물층의 두께는, 나머지 제1 산화물층 각각의 두께보다 큰
    반도체 장치.
KR1020220144221A 2022-11-02 2022-11-02 반도체 장치 및 그 제조 방법 KR20240062562A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220144221A KR20240062562A (ko) 2022-11-02 2022-11-02 반도체 장치 및 그 제조 방법
US18/300,388 US20240145531A1 (en) 2022-11-02 2023-04-14 Semiconductor device including capacitor and method for fabricating the same
CN202310788567.9A CN117995827A (zh) 2022-11-02 2023-06-30 包括电容器的半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220144221A KR20240062562A (ko) 2022-11-02 2022-11-02 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20240062562A true KR20240062562A (ko) 2024-05-09

Family

ID=90834365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220144221A KR20240062562A (ko) 2022-11-02 2022-11-02 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20240145531A1 (ko)
KR (1) KR20240062562A (ko)
CN (1) CN117995827A (ko)

Also Published As

Publication number Publication date
US20240145531A1 (en) 2024-05-02
CN117995827A (zh) 2024-05-07

Similar Documents

Publication Publication Date Title
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
TWI297947B (en) Semiconductor memory device with dielectric structure and method for fabricating the same
JP5084492B2 (ja) 半導体素子の製造方法
US7491654B2 (en) Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film
US10847603B2 (en) Integrated circuit device and method of fabricating the same
US8049268B2 (en) Dielectric structure in nonvolatile memory device and method for fabricating the same
US8710564B2 (en) Semiconductor device including insulating layer of cubic system or tetragonal system
US6875667B2 (en) Method for forming capacitor
US20060289921A1 (en) Method of manufacturing a capacitor for semiconductor device
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
JP2006310754A (ja) ナノ複合体の誘電膜、その誘電膜を有するキャパシタ及びその製造方法
CN113690227A (zh) 半导体器件
US20060154436A1 (en) Metal-insulator-metal capacitor and a fabricating method thereof
JP2009283850A (ja) キャパシタ用絶縁膜及びその形成方法、並びにキャパシタ及び半導体装置
US20090296314A1 (en) Capacitor of semiconductor device and manufacturing method thereof
JP4353332B2 (ja) 半導体装置及び半導体装置の製造方法
US20220223608A1 (en) Bilayer dielectric stack for a ferroelectric tunnel junction and method of forming
JP2008166813A (ja) 非揮発性メモリ素子及びその製造方法
US7939872B2 (en) Multi-dielectric films for semiconductor devices and methods of fabricating multi-dielectric films
JP5262233B2 (ja) 窒化ジルコニウム界面層を有するキャパシター構造
KR20240062562A (ko) 반도체 장치 및 그 제조 방법
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR100706803B1 (ko) 반도체 소자 및 그의 형성 방법
KR101529674B1 (ko) 등축정계 또는 정방정계의 절연층을 가지는 반도체 소자
US20070052103A1 (en) TiN layer structures for semiconductor devices, methods of forming the same, semiconductor devices having TiN layer structures and methods of fabricating the same