CN117995827A - 包括电容器的半导体装置及其制造方法 - Google Patents

包括电容器的半导体装置及其制造方法 Download PDF

Info

Publication number
CN117995827A
CN117995827A CN202310788567.9A CN202310788567A CN117995827A CN 117995827 A CN117995827 A CN 117995827A CN 202310788567 A CN202310788567 A CN 202310788567A CN 117995827 A CN117995827 A CN 117995827A
Authority
CN
China
Prior art keywords
oxide layer
oxide
layer
thickness
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310788567.9A
Other languages
English (en)
Inventor
禹政旭
金世渊
成旼哲
李錬圭
金度希
金慈容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN117995827A publication Critical patent/CN117995827A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本发明提供一种包含电容器的半导体装置及其制造方法。所述用于制造半导体装置的方法,可以包括:在第一电极层上形成包括第一元素的第一氧化物层;在所述第一氧化物层之上形成包括第二元素的第二氧化物层;形成堆叠结构,其中通过多次重复所述第一氧化物层的形成和所述第二氧化物层的形成来交替堆叠多个第一氧化物层和多个第二氧化物层;以及在所述堆叠结构之上形成第二电极层,其中在所述多个第一氧化物层中的最下第一氧化物层的厚度大于每个其它第一氧化物层的厚度。

Description

包括电容器的半导体装置及其制造方法
本申请要求于2022年11月2日提交的韩国专利申请第10-2022-0144221号的优先权,其全部内容通过引用合并在本文中。
技术领域
本公开的实施例通常涉及半导体技术,并且更具体地,涉及包括电容器的半导体装置及其制造方法。
背景技术
近来,随着电子设备的小型化,诸如晶体管和电容器的单位元件占据的空间也小型化。即使在小型化的器件中,也需要能够表现优异操作性能的材料。
具有高电容和低漏电流的高k材料需要作为电容器的电介质材料。特别地,当高k材料具有铁电性时,由于负电容效应,包括电容器的电子设备的能耗可以大大降低。因此,需要改进的技术以解决由半导体装置日益小型化所引起的问题。
发明内容
在本公开的实施例中,用于制造半导体装置的方法,可以包括:在第一电极层上形成包括第一元素的第一氧化物层;在所述第一氧化物层之上形成包括第二元素的第二氧化物层;形成堆叠结构,其中通过多次重复所述第一氧化物层的形成和所述第二氧化物层的形成来交替堆叠多个第一氧化物层和多个第二氧化物层;以及在所述堆叠结构之上形成第二电极层,其中在所述多个第一氧化物层中的最下第一氧化物层的厚度大于每个其它第一氧化物层的厚度。
在本公开的另一实施例中,半导体装置,可以包括:第一电极层;在第一电极层之上的电介质层;以及在电介质层之上的第二电极层,其中电介质层包括:第一氧化物层,其包括第一元素;第二氧化物层,其形成在第一氧化物层之上并且包括第一元素和不同于第一元素的第二元素;第三氧化物层,其形成在第二氧化物层之上并且包括第二元素;以及第四氧化物层,形成在第三氧化物层之上并且包括第一元素和第二元素。
在本公开的另一实施例中,一种半导体装置可以包括:第一电极层;设置在第一电极层之上的堆叠结构,并且其中包括第一元素的多个第一氧化物层和包括第二元素的多个第二氧化物层交替堆叠;以及设置在堆叠结构之上的第二电极层,其中多个第一氧化物层中的最下第一氧化物层的厚度大于每个其它第一氧化物层中的厚度。
在本公开的另一实施例中,一种半导体装置可以包括:具有电介质层的电容器,该电介质层包括彼此顺序堆叠的第一氧化物层至第四氧化物层,其中第一氧化物层和第三氧化物层分别包括第一元素和第二元素,并且其中第二氧化物层和第四氧化物层各自包括第一元素和第二元素。
附图说明
图1是示出根据本公开的实施例的半导体装置的电容器及其制造方法的对比例的简化示意图。
图2是示出根据本公开的实施例的用于形成图1的第一氧化物层的工艺的流程图。
图3是示出根据本公开的实施例的形成图1的第二氧化物层的工艺的流程图。
图4是示出根据本公开的实施例的半导体装置的电容器及其制造方法的简化示意图。
图5是示出根据本公开的实施例的根据耐久性循环次数的残余极化的曲线图。
图6是示出根据本公开的实施例的根据每个初步形成的二氧化铪和氧化锆中的ALD工艺的循环次数的残余极化的曲线图。
图7是示出根据本公开的实施例的半导体装置的横截面图的简化示意图。
具体实施方式
在下文中,本公开的各种实施例将参考附图详细描述。
附图不一定按照比例绘制。在一些实例中,附图中的至少一些结构的比例可能已经被放大,以清楚地示出所述实施例的某些特征。在介绍附图或说明书中特定示例具有多层结构中的两层或多层时,如示出的这些层的相对位置关系或这些层布置顺序反映描述或示出的示例的特定实现方式,并且这些层的相对位置关系或布置顺序不同是可能的。此外,多层结构的描述或示出的实例可能未反映存在于所述特定多层结构中的所有层(例如,一个或多个附加层可以存在两个示出的层之间)。作为具体示例,当在描述或示出的多层结构中的第一层称为在第二层上或之上或在衬底上或之上时,第一层可以直接形成在第二层或衬底上,但是也可以表示其中一个或多个其它中间层可以存在于该第一层和该第二层或衬底之间的结构。
现在参考图1,提供根据本公开的实施例的半导体装置的电容器及其制造方法的对比例。更具体地,图1(F)示出电容器,并且图1(A)至图1(E)示出在图1(F)的电容器的制造过程中采用的中间工艺操作。
现在参考图1(F),电容器10可以包括第一电极层11、第二电极层14和介于第一电极层11和第二电极层14之间的电介质层15。
第一电极层11和第二电极层14可以由任何合适的导电材料制成。第一电极层11和第二电极层14可以由相同或不同的导电材料制成。例如,每个第一电极层11和第二电极层14可以由金属制成或包括金属,例如包括铂(Pt)、钨(W)、铝(Al)、铜(Cu)、钽(Ta)、钛(Ti)、镍(Ni)和钼(Mo),金属氮化物诸如氮化钛(TiN)和氮化钽(TaN),或其任意组合。
电介质层15可以由任何合适的材料制成,例如包括氧化物。氧化物可以包括第一元素和第二元素。这里,电介质层15可以具有的铁电性能取决于第一元素和第二元素的类型、第一元素、第二元素和氧含量以及电介质层15的厚度。例如,电介质层15可以由铪锆氧化物(HfxZryOz)制造或包括铪锆氧化物(HfxZryOz)。当铪锆氧化物满足x=y=0.5且z=2时,且其厚度为10nm或更小,则铪锆氧化物可具有铁电性能。然而,本公开不限于此,并且第一元素和第二元素的类型、第一元素和第二元素的含量以及电介质层15的目标厚度可以各种修改。当电介质层15具有铁电性时,即使半导体装置的电源中断或停止,存储在电容器10中的信息可以由于铁电材料的自发极化性能而保持。
下文描述电容器10的制造方法。
现在参考图1(A),包括第一元素的第一氧化物层12-1可以形成在第一电极层11之上。这里,除氧外,第一元素可以是前述电介质层15的组成元素中的一种。例如,第一氧化物层12-1可以包括氧化铪,例如HfO2,并且可以具有厚度T1。第一氧化物层12-1的形成过程可以通过原子层沉积(atomic layer deposition,ALD)方法执行,其将参见图2进行详细描述如下。
图2示出根据本公开的实施例的用于形成图1的第一氧化物层的工艺的流程图。
参考图2,该方法可以包括第一Hf源吸附操作S21,其包括将第一元素的源(例如,铪源)供应到形成第一电极层的腔室中,并且将其吸附至该第一电极层上。铪源可以由例如四乙基甲基氨基铪(TEMAH)、四二乙基氨基铪(TDEAH)、四二甲基氨基铪(TDMAH)等组成或包括它们。
接下来,可以执行包括移除未吸附的铪源的清除操作S23。
接下来,执行反应气体供应操作S25,其包含将反应气体供应到腔室中且使该反应气体与腔室中所吸附的铪源反应。反应气体可以是或包括氧化剂。氧化剂可以包括例如包括O3、O2、H2O、H2O2或其组合的气体或等离子体。
接下来,可以执行清除操作S27以移除未反应的反应气体。
操作S21到S27可以重复执行,直至第一氧化物层12-1具有所需厚度T1。操作S21至S27可以称为一个循环,并且因此可以执行多个循环直至第一氧化物层12-1达到所需厚度T1。
参考图1和图1(B),附加氧化工艺可以在箭头指示的第一氧化物层12-1上执行。电介质层15可以包括第一元素和第二元素的氧化物,例如氧化铪锆,并且铁电性可以由氧阴离子的非中心对称晶格表现。因此,通过此附加氧化工艺补偿第一氧化物层12-1中的氧空位可以确保铁电性能。
参考图1(C),包括第二元素的第二氧化物层13-1可以形成在附加氧化的第一氧化物层12-1上。除氧外,第二元素可以是上述电介质层15的组成元素中的另一种。例如,第二氧化物层13-1可以包括氧化锆,例如ZrO2。第二氧化物层13-1的形成工艺可以通过ALD方法形成,其将参考图3进行详细描述如下。
图3示出根据本公开的实施例用于形成图1的第二氧化物层的工艺的流程图。
参考图3,方法可以包括Zr源吸附操作S31,其包括在形成第一氧化物层的腔室中的第二元素的源(例如锆源),并且将其吸附至第一氧化物层。Zr源可以由TEMAZ(四乙基甲基氨基锆),TDMAZ(四二甲基氨基锆)等组成或包括它们。
接下来,可以执行包括移除任何未吸附锆源的清除操作S33。
接下来,在反应气体供应操作S35中,与吸附的锆源反应的反应气体可以供应至腔室中。反应气体可以包括氧化剂。氧化剂可以包括例如包括O3、O2、H2O、H2O2或其组合的气体或等离子体。
接下来,移除未反应的反应气体的清除操作S37可以执行。
操作S31至S37可以重复进行,直到第二氧化物层13-1具有所需厚度T2。换言之,操作S31至S37可以视为一个循环,并且因此,多个循环可以执行,直到第二氧化物层13-1达到所需厚度T2。
再次返回图1,参考图1(D),附加的氧化工艺(参见箭头)可以在第二氧化物层13-1上执行。因此,铁电性能可以通过此附加氧化工艺来补偿第二氧化物层13-1中的氧空位而确保。
图1(A)至图1(D)的工艺可以多次重复以得到具有所需目标厚度的电介质层15。因此,例如如图1(E)所示,可以得到多个第一氧化物层和多个第二氧化物层交替堆叠在第一电极层11上的结构。
参考图1(E),当图1(A)至图1(D)的工艺重复三次时,三个第一氧化物层12-1、12-2和12-3与三个第二氧化物层13-1、13-2和13-3可以交替地堆叠在第一电极层11上。这里,三个第一氧化物层12-1、12-2和12-3中的每个可以具有厚度T1。换言之,三个第一氧化物层12-1、12-2和12-3可以具有实质上相同的厚度。这里,"实质上相同"的含义可以不仅包括完全相同,而且包括略有差异,例如±10%或更小的差异。例如,当在三个第一氧化物层12-1、12-2和12-3中的最下第一氧化物层12-1的厚度具有中间第一氧化物层12-2的厚度的90%至110%的范围时,可以认为最下第一氧化物层12-1和中间第一氧化物层12-2具有实质上相同的厚度。在这种情况下,用于形成三个第一氧化物层12-1、12-2和12-3中的每个的ALD工艺的循环次数可以彼此相同。此外,三个第二氧化物层13-1、13-2和13-3中的每个可以具有厚度T2。换言之,三个第二氧化物层13-1、13-2和13-3可以具有实质上相同的厚度。在这种情况下,用于形成三个第二氧化物层13-1、13-2和13-3中的每个的ALD工艺的循环次数可以彼此相同。此外,对于以1比1的比率包括第一元素(诸如铪)以及第二元素(诸如锆)的第一电介质层15,每个第一氧化物层12-1、12-2和12-3的厚度T1以及每个第二氧化物层13-1、13-2和13-3的厚度T2也可以实质上彼此相同。换言之,用于形成三个第一氧化物层12-1、12-2和12-3中每个的ALD工艺的循环次数可等于用于形成三个第二氧化物层13-1、13-2和13-3中每个的ALD工艺的循环次数。
接下来,第二电极层L4可以形成在最上面的第二氧化物层13-3之上。
参考图1(F),在图1(E)的工艺结果结构上可以执行热处理工艺。在热处理过程中,通过在第一氧化物层12-1、12-2和12-3与第二氧化物层13-1、13-2和13-3之间的化学反应,可以形成氧化物,该氧化物包括第一氧化物层12-1、12-2和12-3的第一元素和第二氧化物层13-1、13-2和13-3的第二元素。此氧化物可形成电介质层15。电介质层15的厚度可以实质上等于第一氧化物层12-1、12-2及12-3的厚度与第二氧化物层13-1、13-2及13-3的厚度之和。换言之,电介质层15可具有3*T1+3*T2的厚度。
然而,在该对比例中,在如图1(B)所示的最下第一氧化物层12-1上执行附加氧化工艺的操作中,氧可以扩散至第一电极层11中,并且因此出现了问题:可发生第一电极层11的氧化。当第一电极层11氧化时,界面缺陷可发生在电介质层15和第一电极层11之间,其可以反过来损害电容器10的耐久性,原因在于:当耐久循环增加时,通过减小电介质层15的残余极化,界面缺陷导致电容器10失效。
在以下实施例中,描述能够解决在对比例中出现的电容器的耐久性变差的问题的电容器及其制造方法。
图4示出根据本公开的实施例的半导体装置的电容器及其制造方法的简化示意图。图4(F)示出电容器,并且图4(A)至4(E)示出用于制造图4(F)的所述电容器的中间工艺操作。将主要描述与对比例的不同之处。
参考图4(A),包括第一元素的第一氧化物层120-1可以形成在第一电极层110之上。例如,第一氧化物层120-1可以包括氧化铪,例如HfO2,并且可以具有厚度T11。第一氧化物层120-1的厚度T11可以大于上述比较例的第一氧化物层12-1的厚度T1。此外,厚度T11可具有足够大的值以在后面描述的图4(B)的附加氧化过程中阻止氧气到达第一电极层110。第一氧化物层120-1可以通过在图2中描述的ALD方法形成。这里,当图2的操作S21至S27称为一个循环时,可以执行多个循环以使第一氧化物层120-1具有厚度T11。
参考图4(B),可以在第一氧化物层120-1(参见箭头)上执行附加的氧化工艺以补偿在第一氧化物层120-1中的氧空位。这里,由于第一氧化物层120-1的厚度T11相对较大,因此在附加的氧化过程中,可减少和/或防止氧扩散到第一电极层110中。因此,可以减少和/或防止在第一氧化物层120-1与第一电极层110之间的界面缺陷。
参考图4(C),包括第二元素的第二氧化物层130-1可以形成在附加氧化的第一氧化物层120-1之上。例如,第二氧化物层130-1可以包括氧化锆,例如ZrO2,并且可以具有厚度T21。第二氧化物层130-1可以通过在图3中描述的ALD方法形成。这里,当图3的操作S31至S37称为一个循环时,可以执行多个循环直到第二氧化物层130-1达到厚度T21。第二氧化物层130-1的厚度T21可具有与第一氧化物层120-1的厚度T11实质上相同的值,且形成第二氧化物层130-1所执行的ALD工艺的循环次数可以与形成第一氧化物层120-1所执行的ALD工艺的循环次数相同。
参考图4(D),可以在第二氧化物层130-1(参见箭头)上执行附加的氧化工艺以补偿在第二氧化物层130-1中的氧空位。
图4(A)至图4(D)的工艺可以重复多次以得到具有所需目标厚度的电介质层。因此,例如,如图4(E)所示,可以得到多个第一氧化物层和多个第二氧化物层交替堆叠在第一电极层11上的结构。
参考图4(E),当图4(A)至图4(D)的工艺重复三次时,三个第一氧化物层120-1、120-2和120-3与三个第二氧化物层130-1、130-2和130-3可以交替地堆叠在第一电极层110之上。
这里,当三个第一氧化物层120-1、120-2和120-3分别具有第一厚度T11、第二厚度T12和第三厚度T13时,第一厚度T11可以大于每个第二厚度T12和第三厚度T13。换言之,最下第一氧化物层120-1可以具有比其它每个第一氧化物层120-2和120-3更大的厚度。在这种情况下,用于形成最下第一氧化物层120-1的ALD工艺的循环次数可以大于用于形成每个其它第一氧化物层120-2和120-3中ALD工艺的循环次数。在本实施例中,示出第二厚度T12大于第三厚度T13的情况,以及在此情况中,用于形成中间第一氧化物层120-2的ALD工艺的循环次数可以大于用于形成最上第一氧化物层120-3的ALD工艺的循环次数。然而,本公开不限于此,并且第二厚度T12可以与第三厚度T13相同,或者第二厚度T12可以小于第三厚度T13。在此情况下,用于形成中间第一氧化物层120-2的ALD工艺的循环次数可以等于或小于用于形成最上第一氧化物层120-3的ALD工艺的循环次数。
此外,当三个第二氧化物层130-1、130-2和130-3分别具有第一厚度T21、第二厚度T22和第三厚度T23时,最下第二氧化物层130-1的第一厚度T21可以与最下第一氧化物层120-1的第一厚度T11实质上相同,中间第二氧化物层130-2的第二厚度T22可以与中间第一氧化物层120-2的第二厚度T12实质上相同,并且最上第二氧化物层130-3的第三厚度T23可以与最上第一氧化物层120-3的第三厚度T13实质上相同。这可使得在后描述的电介质层中具有1比1的含量的第一元素(例如铪)和第二元素(例如锆)。因此,最下第二氧化物层130-1可以比每个其它第二氧化物层130-2和130-3具有更大的厚度。换言之,用于形成最下第二氧化物层130-1的ALD工艺的循环次数可以大于用于形成每个其它第二氧化物层130-2和130-3的ALD工艺的循环次数。
接下来,第二电极层140可以形成在最上第二氧化物层130-3之上。
参考图4(F),热处理工艺可以在图4(E)的工艺结果结构上执行。在热处理过程中,通过在第一氧化物层120-1、120-2和120-3与第二氧化物层130-1、130-2和130-3之间的化学反应,可以形成包括第一氧化物层120-1、120-2和120-3的第一元素和第二氧化物层130-1、130-2和130-3的第二元素的氧化物。
在此,由于最下第一氧化物层120-1的第一厚度T11和最下第二氧化物层130-1的第一厚度T21相对较厚,在最下第一氧化物层120-1和最下第二氧化物层130-1之间的反应过程中,最下第一氧化物层120-1的下部可以保留作为第一元素的氧化物(诸如氧化铪)未参与反应。类似地,最下第二氧化物层130-1的上部可以保留作为第二元素的氧化物(诸如氧化锆)未参与反应。最下第一氧化物层120-1的未反应下部可称为第一剩余氧化物层152,以及最下第二氧化物层130-1的未反应上部可称为第二剩余氧化物层156。最下第一氧化物层120-1的上部和最下第二氧化物层130-1的下部可以相互反应以形成第一元素和第二元素的氧化物,例如氧化铪锆。通过在最下第一氧化物层120-1和最下第二氧化物层130-1之间的反应形成的第一元素和第二元素的氧化物在下文中可以称为第一反应氧化物层154。第一反应氧化物层154的厚度T52可大于第一剩余氧化物层152的厚度T51和第二剩余氧化物层156的厚度T53。第一剩余氧化物层152和第二剩余氧化物层156可具有足够小的、对应于界面层的厚度。
由于其它第一氧化物层120-2、120-3与其它第二氧化物层130-2、130-3具有相对小的厚度,因此中间第一氧化物层120-2与中间第二氧化物层130-2可以相互完全反应,因此不存在未反应的部分,并且最上第一氧化物层120-3与最上第二氧化物层130-3可以相互完全反应,因此未反应的部分不存在。因此,其它第一氧化物层120-2和120-3与其它第二氧化物层130-2和130-3可以相互反应以形成第一元素和第二元素的氧化物,诸如氧化铪锆。在下文中,通过在其它第一氧化物层120-2和120-3与其它第二氧化物层130-2和130-3之间的反应形成的第一元素和第二元素氧化物可以称为第二反应氧化物层158。第二反应氧化物层158的厚度T54可以大于第一反应氧化物层154的厚度T52。
第一剩余氧化物层152、第一反应氧化物层154,第二剩余氧化物层156与第二反应氧化物层158可以形成电介质层150。电介质层150的厚度可以实质上与第一剩余氧化物层152、第一反应氧化物层154、第二剩余氧化物层156及第二反应氧化物层158的厚度的总和相同,即T51+T52+T53+T54。进一步地,电介质层150的厚度可以实质上与第一氧化物层120-1、120-2和120-3与第二氧化物层130-1、130-2和130-3的厚度之和相同,即,电介质层150可以具有T11+T12+T13+T21+T22+T23的厚度。
根据本实施例,在如图4(B)所示的最下第一氧化物层120-1上执行附加氧化处理的操作中,由于最下第一氧化物层120-1具有相对大的厚度,所以可以防止和/或减少氧向第一电极层110中的扩散与第一电极层110所致的氧化。因此,可以防止和/或减少在电介质层150与第一电极层110之间的界面缺陷的发生,因此增加了电容器100的耐久性。
在电容器100中的耐久性的这种增加已经实验证实,并且将参考图5和6进行描述。
图5示出根据本公开的实施例的根据耐久性循环次数的残余极化的曲线图。
参考图5,当具有实质上相同厚度的氧化铪和氧化锆如上述比较例中重复堆叠时(参见①),可以看出,当耐久性循环次数超过预定值时,残余极化迅速降低。
在另一方面,通过起初增加ALD工艺的循环次数,当厚的氧化铪和氧化锆堆叠时,并且接下来薄的氧化铪和氧化锆如在本实施例中(参见②)在其上堆叠,与①的情况相比,可以看出,残余极化增加,直到耐久性循环次数达到预定值。此外,可以看出,即使耐久性循环次数进一步增加并且残余极化减少,残余极化仍然大于情况①的残余极化。
因此可以看出,与对比例的电容器相比,本实施例的电容器的耐久性增加。
图6示出根据本公开的实施例的根据每个初步形成的氧化铪和氧化锆的ALD工艺的循环次数的残余极化的曲线图。图6示出当耐久性循环次数大于109时的残余极化。
参考图6,可以看出,随着用于形成每个初步形成的氧化铪和氧化锆的ALD工艺的循环次数的增加,残余极化增加。
因此,可以看出,如在本实施例中,当每个初步形成的氧化铪和氧化锆厚度增加时,电容器的耐久性增加。
图7示出根据本公开的实施例的半导体装置的横截面图的简化示意图。图7的半导体装置可以包括在图4中描述的电容器。
参考图7,本公开的半导体装置可以包括衬底200、栅结构210、第一结区230-1和第二结区230-2、位线接触240、位线250、储存节点接触260和储存节点270。
衬底200可以包括诸如硅的半导体材料。例如,衬底200可以是块状硅衬底,绝缘体上硅(SOI)衬底等。
栅结构210可以形成在衬底200中,并且可以包括栅电极214、栅绝缘层212和栅保护层216。
栅绝缘层212可以沿着形成在衬底200中的沟槽T的表面共形地形成。栅绝缘层212可以自沟槽T的底表面至低于衬底200的顶表面的预定高度形成,栅绝缘层212可以由任何合适的绝缘材料制成,其包括例如氧化硅层、氮化硅层、氮氧化硅层、高介电常数材料或其组合。高介电常数材料可以包括具有比二氧化硅(SiO2)介电常数高的材料,例如HfO2、HfSiO4、HfAlO、ZrO2、ZrSiO4、TaO2、Ta2O5、Al2O3等。
栅电极214可以在形成栅绝缘层212的沟槽T中形成。栅电极214可以形成以填充形成栅绝缘层212的沟槽T的一部分。栅电极214可以形成以具有的顶表面高度等于或类似于栅绝缘层212的顶表面高度。栅电极214可以由任何合适的导电材料制成,包括例如金属,诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)和钼(Mo),金属氮化物诸如氮化钛(TiN)和氮化钽(TaN),或其组合。
可以形成栅保护层216以填充其中形成栅电极214和栅绝缘层212的沟槽T的剩余空间。栅保护层216可以通过覆盖栅电极214和栅绝缘层212起到保护栅电极214和栅绝缘层212的作用。栅保护层216可以包括各种绝缘材料,例如氮化硅层、氮氧化硅层或其组合。
沟槽T和栅结构210可以具有在贯穿该横截面的方向上延伸的线形状。栅电极214可以用作字线。
栅结构210和在栅结构210的两侧上的形成在衬底200中的第一结区230-1和第二结区230-2可以形成一个晶体管。第一结区230-1和第二结区230-2中的一个可以用作源极区,以及另一个可以用作漏极区。
位线接触240可以连接到晶体管的第一结区230-1和第二结区230-2中的一个,例如第一结区230-1,以及储存节点接触260可以连接到晶体管的第一结区230-1和第二结区230-2中的另一个,例如第二结区230-2。每个位线接触240和储存节点接触260可以包括各种导电材料,例如,金属诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)和钼(Mo),金属氮化物诸如氮化钛(TiN)和氮化钽(TaN),或其组合。
位线250可以形成在位线触点240之上以连接到位线触点240,位线250可以在与用作字线的栅电极214相同的方向上延伸或在以预定角度与栅电极214交叉的方向上延伸。位线250可以包括各种导电材料,例如,金属诸如铂(Pt)、钨(W)、铝(Al)、铜(Cu)、钽(Ta)、钛(Ti)、钌(Ru)和钼(Mo),金属氮化物诸如氮化钛(TiN)和氮化钽(TaN),或其组合。
储存节点270可以形成在储存节点接触260之上以连接到储存节点接触260。储存节点270可以包括上述实施例的电容器。即,储存节点270可以包括第一电极层272和第二电极层276以及介于其间的电介质层274。电介质层274可以通过图4的工艺形成,并且可以具有铁电性能。在本实施例中,储存节点270具有筒状电容器的情况已经描述。即,储存节点270可以通过刻蚀绝缘层来形成暴露储存节点接触260的孔而形成,接下来沿着孔的内壁形成第一电极层272和电介质层274,以及形成填充孔的剩余空间的第二电极层276。然而,本公开不限于此,并且储存节点270可以包括具有各种形状的电容器,诸如平面电容器。
根据本公开的上述实施例,可以提供一种包括具有提高耐久性的电容器的半导体装置及其制造方法。
尽管出于说明性目的描述各种实施例,但是对于本领域技术人员显而易见的是,在不脱离如所附权利要求书中所限定的本教导的精神和范围的情况下,可以进行各种改变和修改。此外,实施例可以被组合以形成另外的实施例。

Claims (22)

1.一种用于制造半导体装置的方法,包括:
在第一电极层上形成第一氧化物层,所述第一氧化物层包括第一元素;
在所述第一氧化物层之上形成第二氧化物层,所述第二氧化物层包括第二元素;
形成堆叠结构,其中通过多次重复所述第一氧化物层的形成和所述第二氧化物层的形成来交替堆叠多个第一氧化物层和多个第二氧化物层;以及
在所述堆叠结构之上形成第二电极层,
其中在所述多个第一氧化物层中的最下第一氧化物层的厚度大于每个其它第一氧化物层的厚度。
2.根据权利要求1所述的方法,其中,通过原子层沉积ALD工艺执行形成所述第一氧化物层的,以及
其中用于形成所述最下第一氧化物层的ALD工艺的循环次数大于用于形成每个其它第一氧化物层的ALD工艺的循环次数。
3.根据权利要求1所述的方法,其中,在所述多个第二氧化物层中的最下第二氧化物层的厚度大于每个其它第二氧化物层的厚度。
4.根据权利要求3所述的方法,其中,通过ALD工艺执行形成所述第二氧化物层,以及
其中,用于形成所述最下第二氧化物层的ALD工艺的循环次数大于用于形成每个其它第二氧化物层的ALD工艺的循环次数。
5.根据权利要求1所述的方法,其中,所述最下第一氧化物层的厚度在所述多个第二氧化物层中最下第二氧化物层的厚度的90%至110%的范围内。
6.根据权利要求1所述的方法,其中,在所述多个第一氧化物层中的第N个第一氧化物层的厚度在所述多个第二氧化物层中的第N个第二氧化物层的厚度的90%至110%的范围内。
7.根据权利要求1所述的方法,其中,所述多个第一氧化物层的厚度自底部至顶部减小。
8.根据权利要求1所述的方法,其中,所述多个第二氧化物层的厚度自底部至顶部减小。
9.根据权利要求1所述的方法,还包括:
在所述堆叠结构上执行热处理以形成包括所述第一元素和所述第二元素的氧化物的电介质层。
10.根据权利要求1所述的方法,还包括:
在所述堆叠结构上进行热处理;
其中,在所述热处理过程中,包括所述第一元素和所述第二元素的氧化物的第一反应氧化物层通过在所述最下第一氧化物层的上部和所述多个第二氧化物层中的最下第二氧化物层的下部之间的反应而形成,
其中所述最下第一氧化物层的下部保留在所述第一反应氧化物层之下,以及
其中所述最下第二氧化物层的上部保留在所述第一反应氧化物层之上。
11.根据权利要求10所述的方法,其中,在所述热处理过程中,包括所述第一元素和所述第二元素的氧化物的第二反应氧化物层通过在其它所述第一氧化物层和其它所述第二氧化物层之间的反应而形成。
12.根据权利要求1所述的方法,还包括:
在形成所述第一氧化物层之后,执行附加氧化工艺用于补偿所述第一氧化物层中的氧空位;以及
在形成所述第二氧化物层之后,执行附加氧化工艺用于补偿所述第二氧化物层中的氧空位。
13.根据权利要求1所述的方法,其中,所述第一氧化物层包括氧化铪,以及
其中,所述第二氧化物层包括氧化锆。
14.一种半导体装置,包括:
第一电极层;
电介质层,其在所述第一电极层之上;以及
第二电极层,其在所述电介质层之上,
其中所述电介质层包括:
第一氧化物层,其包括第一元素;
第二氧化物层,其形成在所述第一氧化物层之上并且包括所述第一元素和不同于所述第一元素的第二元素;
第三氧化物层,其形成在所述第二氧化物层之上并且包括所述第二元素;以及
第四氧化物层,其形成在所述第三氧化物层之上并且包括所述第一元素和所述第二元素。
15.根据权利要求14所述的半导体装置,其中,每个所述第一氧化物层和所述第三氧化物层的厚度小于所述第二氧化物层的厚度。
16.根据权利要求14所述的半导体装置,其中,所述第四氧化物层由与所述第二氧化物层相同的材料形成。
17.根据权利要求14所述的半导体装置,其中,所述第四氧化物层的厚度大于所述第二氧化物层的厚度。
18.根据权利要求14所述的半导体装置,其中,所述第一氧化物层包括氧化铪,
其中,所述第三氧化物层包括氧化锆,以及
其中,所述第二氧化物层和所述第四氧化物层包括氧化铪锆。
19.根据权利要求14所述的半导体装置,其中,所述第二氧化物层和所述第四氧化物层具有铁电性。
20.根据权利要求14所述的半导体装置,其中,所述第一电极层、所述第二电极层和所述电介质层形成电容器,以及
所述半导体装置还包括:
晶体管,其电连接到所述电容器。
21.一种半导体装置,包括:
第一电极层;
堆叠结构,其设置在所述第一电极层之上,并且其中包括第一元素的多个第一氧化物层和包括第二元素的多个第二氧化物层交替堆叠;以及
第二电极层,其设置在所述堆叠结构之上,
其中,所述多个第一氧化物层中的最下第一氧化物层的厚度大于每个其它第一氧化物层的厚度。
22.一种半导体装置,包括:
电容器,其具有电介质层,所述电介质层包括彼此顺序堆叠的第一氧化物层至第四氧化物层,
其中,所述第一氧化物层和所述第三氧化物层分别包括第一元素和第二元素,以及
其中,所述第二氧化物层和所述第四氧化物层均包括所述第一元素和所述第二元素。
CN202310788567.9A 2022-11-02 2023-06-30 包括电容器的半导体装置及其制造方法 Pending CN117995827A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220144221A KR20240062562A (ko) 2022-11-02 2022-11-02 반도체 장치 및 그 제조 방법
KR10-2022-0144221 2022-11-02

Publications (1)

Publication Number Publication Date
CN117995827A true CN117995827A (zh) 2024-05-07

Family

ID=90834365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310788567.9A Pending CN117995827A (zh) 2022-11-02 2023-06-30 包括电容器的半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20240145531A1 (zh)
KR (1) KR20240062562A (zh)
CN (1) CN117995827A (zh)

Also Published As

Publication number Publication date
KR20240062562A (ko) 2024-05-09
US20240145531A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US7999334B2 (en) Hafnium tantalum titanium oxide films
US7361548B2 (en) Methods of forming a capacitor using an atomic layer deposition process
TWI423334B (zh) 作為閘極介電質之經Zr取代BaTiO3膜之原子層沈積(ALD)
US8895442B2 (en) Cobalt titanium oxide dielectric films
CN101271841B (zh) 制造半导体器件的方法
US8710564B2 (en) Semiconductor device including insulating layer of cubic system or tetragonal system
US7491654B2 (en) Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film
US8049268B2 (en) Dielectric structure in nonvolatile memory device and method for fabricating the same
US20070018214A1 (en) Magnesium titanium oxide films
US20090309187A1 (en) Semiconductor Device and Method of Fabricating the Same
US20070098892A1 (en) Method of forming a layer and method of manufacturing a capacitor using the same
JP2011060825A (ja) 半導体装置及びその製造方法
US20060154436A1 (en) Metal-insulator-metal capacitor and a fabricating method thereof
US7838438B2 (en) Dielectric layer, method of manufacturing the dielectric layer and method of manufacturing capacitor using the same
CN113690227A (zh) 半导体器件
US20090296314A1 (en) Capacitor of semiconductor device and manufacturing method thereof
US20060240679A1 (en) Method of manufacturing semiconductor device having reaction barrier layer
US7939872B2 (en) Multi-dielectric films for semiconductor devices and methods of fabricating multi-dielectric films
JP5262233B2 (ja) 窒化ジルコニウム界面層を有するキャパシター構造
US20110222207A1 (en) Methods of forming a dielectric layer structure, and methods of manufacturing a capacitor using the same
CN112542460A (zh) 具有减少的边缘缺陷的铁电存储器件及其制造方法
CN117995827A (zh) 包括电容器的半导体装置及其制造方法
KR101529674B1 (ko) 등축정계 또는 정방정계의 절연층을 가지는 반도체 소자
KR100706803B1 (ko) 반도체 소자 및 그의 형성 방법
JP2005184024A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination