KR20240038870A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20240038870A
KR20240038870A KR1020220117090A KR20220117090A KR20240038870A KR 20240038870 A KR20240038870 A KR 20240038870A KR 1020220117090 A KR1020220117090 A KR 1020220117090A KR 20220117090 A KR20220117090 A KR 20220117090A KR 20240038870 A KR20240038870 A KR 20240038870A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
thickness
sub
light
Prior art date
Application number
KR1020220117090A
Other languages
English (en)
Inventor
신현억
박준용
이주현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220117090A priority Critical patent/KR20240038870A/ko
Priority to US18/314,192 priority patent/US20240099091A1/en
Priority to CN202311199865.0A priority patent/CN117729814A/zh
Publication of KR20240038870A publication Critical patent/KR20240038870A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/102—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising tin oxides, e.g. fluorine-doped SnO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 제1 광을 방출하는 제1 서브 화소 영역 및 제1 광과 다른 제2 광을 방출하는 제2 서브 화소 영역을 포함하는 기판, 기판 상의 상기 제1 서브 화소 영역에 배치되고, 금속 물질을 포함하는 제1 도전층 및 텅스텐 산화물(WOx)을 포함하는 제2 도전층이 순차적으로 적층된 제1 화소 전극, 기판 상의 상기 제2 서브 화소 영역에 배치되고, 제1 도전층과 동일한 물질을 포함하는 제3 도전층, 제2 도전층과 동일한 물질을 포함하는 제4 도전층을 포함하는 제2 화소 전극, 제2 화소 전극 상에 배치되고, 제1 투명 도전성 산화물을 포함하는 제1 두께 보상층 및 제2 투명 도전성 산화물을 포함하는 제2 두께 보상층이 순차적으로 적층된 두께 보상 패턴, 제1 화소 전극 상에 배치되는 제1 발광층 및 두께 보상 패턴 상에 배치되는 제2 발광층을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것이다. 더욱 상세하게는, 본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시 장치의 중요성이 부각되고 있다. 이에 따라, 액정 표시 장치(liquid crystal display device), 유기 발광 표시 장치(organic light emitting display device), 플라즈마 표시 장치(plasma display device) 등과 같은 표시 장치의 사용이 증가하고 있다.
한편, 상기 표시 장치는 발광 소자들을 포함하며, 상기 발광 소자는 화소 전극, 공통 전극 및 상기 화소 전극과 상기 공통 전극 사이에 배치되는 발광층을 포함한다. 상기 발광 소자의 전력 효율을 향상시키기 위해, 상기 발광층의 상부 및 하부에 기능층들(예를 들어, 정공 수송층, 전자 수송층, 보조층 등)이 더 배치될 수 있다.
본 발명의 일 목적은 고해상도 구현이 가능한 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 제1 광을 방출하는 제1 서브 화소 영역 및 상기 제1 광과 다른 제2 광을 방출하는 제2 서브 화소 영역을 포함하는 기판, 상기 기판 상의 상기 제1 서브 화소 영역에 배치되고, 금속 물질을 포함하는 제1 도전층 및 텅스텐 산화물(WOx)을 포함하는 제2 도전층이 순차적으로 적층된 제1 화소 전극, 상기 기판 상의 상기 제2 서브 화소 영역에 배치되고, 상기 제1 도전층과 동일한 물질을 포함하는 제3 도전층, 상기 제2 도전층과 동일한 물질을 포함하는 제4 도전층을 포함하는 제2 화소 전극, 상기 제2 화소 전극 상에 배치되고, 제1 투명 도전성 산화물을 포함하는 제1 두께 보상층 및 제2 투명 도전성 산화물을 포함하는 제2 두께 보상층이 순차적으로 적층된 두께 보상 패턴, 상기 제1 화소 전극 상에 배치되는 제1 발광층 및 상기 두께 보상 패턴 상에 배치되는 제2 발광층을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 도전층에 포함된 상기 텅스텐 산화물은 탄탈륨(Ta)을 더 함유할 수 있다.
일 실시예에 있어서, 상기 금속 물질은 알루미늄(Al)을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 도전층의 두께는 상기 제3 도전층의 두께와 동일하고, 상기 제2 도전층의 두께는 상기 제4 도전층의 두께와 동일할 수 있다.
일 실시예에 있어서, 상기 제1 도전층의 두께는 상기 제2 도전층의 두께보다 크고, 상기 제3 도전층의 두께는 상기 제4 도전층의 두께보다 클 수 있다.
일 실시예에 있어서, 상기 제1 두께 보상층의 두께는 상기 제3 도전층의 두께보다 작을 수 있다.
일 실시예에 있어서, 상기 제2 도전층의 두께 및 상기 제4 도전층의 두께 각각은 상기 제2 두께 보상층의 두께보다 클 수 있다.
일 실시예에 있어서, 상기 제1 투명 도전성 산화물은 인듐 아연 산화물(IZO) 및 인듐 갈륨 아연 산화물(IGZO)로 구성된 그룹으로부터 선택된 적어도 하나를 포함하고, 상기 제2 투명 도전성 산화물은 인듐 주석 산화물(ITO)을 포함할 수 있다.
일 실시예에 있어서, 상기 두께 보상 패턴은 동일 식각액에 대하여 상기 제1 화소 전극 또는 상기 제2 화소 전극보다 높은 식각률을 가질 수 있다.
일 실시예에 있어서, 상기 기판은 상기 제1 광 및 상기 제2 광과 각각 다른 제3 광을 방출하는 제3 서브 화소 영역을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판 상의 상기 제3 서브 화소 영역에 배치되는 제3 화소 전극 및 상기 제3 화소 전극 상에 배치되는 제3 발광층을 더 포함하고, 상기 제1 발광층은 상기 제1 서브 화소 영역과 중첩하고, 상기 제2 발광층은 상기 제2 서브 화소 영역과 중첩하며, 상기 제3 발광층은 상기 제1 내지 제3 서브 화소 영역들과 중첩할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판 상의 상기 제3 서브 화소 영역에 배치되고, 상기 제1 화소 전극과 동일한 구조를 갖는 제3 화소 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판 상의 상기 제3 서브 화소 영역에 배치되고, 상기 제2 화소 전극과 동일한 구조를 갖는 제3 화소 전극 및 상기 제3 화소 전극 상에 배치되고, 상기 두께 보상 패턴과 동일한 구조를 갖는 제1 두께 보상 패턴을 더 포함할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치의 제조 방법은 제1 광을 방출하는 제1 서브 화소 영역 및 상기 제1 광과 다른 제2 광을 방출하는 제2 서브 화소 영역을 포함하는 기판 상에 금속 물질을 포함하는 제1 도전막 및 텅스텐 산화물을 포함하는 제2 도전막을 순차적으로 형성하는 단계, 건식 식각 공정을 통해 상기 제1 도전막 및 상기 제2 도전막을 식각하여 상기 제1 서브 화소 영역에서 순차적으로 적층된 제1 도전층 및 제2 도전층과 상기 제2 서브 화소 영역에서 순차적으로 적층된 제3 도전층 및 제4 도전층을 형성하는 단계, 상기 기판, 상기 제3 도전층 및 상기 제4 도전층 상에 제1 투명 도전성 산화물을 포함하는 제3 도전막 및 제2 투명 도전성 산화물을 포함하는 제4 도전막을 순차적으로 형성하는 단계, 상기 제3 도전막 및 상기 제4 도전막을 식각하여 상기 제4 도전층 상에 순차적으로 적층된 제1 두께 보상층 및 제2 두께 보상층을 형성하는 단계, 상기 제2 도전층 상에 제1 발광층을 형성하는 단계 및 상기 제4 도전층 상에 제2 발광층을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 두께 보상층 및 상기 제2 두께 보상층을 형성하는 단계는 상기 제3 도전막 및 상기 제4 도전막 상에 감광성 유기막을 형성하는 단계, 상기 감광성 유기막을 노광하여 상기 제2 서브 화소 영역과 중첩하는 감광성 유기 패턴을 형성하는 단계, 상기 감광성 유기 패턴을 마스크로 하여 상기 제3 도전막 및 상기 제4 도전막의 일부를 제거하는 단계 및 상기 감광성 유기 패턴을 제거하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 감광성 유기 패턴의 상면은 단면 상에서 볼록한 형상을 가질 수 있다.
일 실시예에 있어서, 상기 제3 도전막 및 상기 제4 도전막의 일부를 제거하는 단계는 상기 제2 서브 화소 영역과 중첩하는 상기 제3 도전막 및 상기 제4 도전막이 남아서 상기 제1 두께 보상층 및 상기 제2 두께 보상층을 형성할 수 있다.
일 실시예에 있어서, 상기 제1 두께 보상층 및 상기 제2 두께 보상층을 형성하는 단계는 습식 식각 공정 또는 건식 식각 공정을 통해 수행될 수 있다.
일 실시예에 있어서, 상기 금속 물질은 알루미늄을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 투명 도전성 산화물은 인듐 아연 산화물 및 인듐 갈륨 아연 산화물로 구성된 그룹으로부터 선택된 적어도 하나를 포함하고, 상기 제2 투명 도전성 산화물은 인듐 주석 산화물을 포함할 수 있다. 상기 제3 도전층의 두께는 상기 제4 도전층의 두께보다 크고, 상기 제1 두께 보상층의 두께는 상기 제3 도전층의 두께보다 작으며, 상기 제4 도전층의 두께는 상기 제2 두께 보상층의 두께보다 클 수 있다.
본 발명의 일 실시예에 따른 표시 장치에 있어서, 제1 광을 방출하는 제1 서브 화소 영역에 Al/WOx를 포함하는 다층 구조를 갖는 제1 화소 전극이 배치되고, 제1 광과 다른 제3 광을 방출하는 제3 서브 화소 영역에 Al/WOx를 포함하는 다층 구조를 갖는 제3 화소 전극이 배치될 수 있다. 또한, 제3 화소 전극 상에 IZO(또는, IGZO)/ITO를 포함하는 다층 구조를 갖는 두께 보상 패턴이 배치될 수 있다. 이에 따라, 표시 장치는 고해상도(예를 들어, 표시 장치의 1 inch 당 화소의 개수가 약 2,000개 (즉, 약2,000 ppi) 이상)를 구현할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 있어서, 건식 식각 공정을 통해 Al/WOx을 포함하는 다층 구조를 갖는 화소 전극이 형성될 수 있다. 이에 따라, 화소 전극을 형성하는 공정에서, 오버 식각에 의한 스큐(skew)가 개선될 수 있다.
다만, 본 발명의 효과가 상기 효과들로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 자른 단면도이다.
도 3은 도 2의 A 영역을 확대 도시한 단면도이다.
도 4는 도 2의 B 영역을 확대 도시한 단면도이다.
도 5는 도 2의 표시 장치를 개략적으로 나타내는 단면도이다.
도 6 내지 도 13은 도 2의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 14는 비교예 및 실시예에 따른 화소 전극에 입사하는 외부광의 파장대에 따른 화소 전극의 반사율을 나타내는 도면이다.
도 15는 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 16은 도 1의 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 17은 도 16의 전자 기기가 텔레비전으로 구현되는 일 예를 나타내는 도면이다.
도 18은 도 16의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치 및 이의 제조 방법에 대하여 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 광을 생성하거나, 외부의 광원으로부터 제공된 광의 투과율을 조절하여 영상을 표시할 수 있는 영역일 수 있다. 비표시 영역(PA)은 영상을 표시하지 않는 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 위치할 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)을 전체적으로 둘러쌀 수 있다.
표시 장치(DD)는 모서리가 둥근 직사각형의 평면 형상을 가질 수 있다. 다만, 본 발명의 구성은 이에 한정되는 것은 아니다. 예를 들어, 평면 상에서, 표시 장치(DD)는 다양한 형상(예를 들어, 모서리가 수직인 직사각형의 평면 형상)을 가질 수도 있다.
표시 영역(DA)은 복수의 화소 영역들(PA)을 포함할 수 있다. 화소 영역들(PA) 각각에는 화소가 배치될 수 있다. 상기 화소가 광을 방출함으로써, 표시 영역(DA)은 영상을 표시할 수 있다.
복수의 화소 영역들(PA) 각각은 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)을 포함할 수 있다. 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3) 각각은 발광 소자에서 방출된 광이 표시 장치(DD)의 외부로 방출되는 영역일 수 있다.
제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)은 서로 다른 색의 광을 방출할 수 있다. 예를 들어, 제1 서브 화소 영역(SPA1)은 제1 광을 방출하고, 제2 서브 화소 영역(SPA2)은 제2 광을 방출하며, 제3 서브 화소 영역(SPA3)은 제3 광을 방출할 수 있다. 일 실시예에 있어서, 상기 제1 광은 적색 광이고, 상기 제2 광은 녹색 광이며, 상기 제3 광은 청색 광일 수 있다. 다만, 본 발명의 구성은 이에 한정되는 것은 아니다. 예를 들어, 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)은 황색(yellow), 청록색(cyan) 및 심홍색(magenta) 광들을 방출하도록 조합될 수도 있다
제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)은 4색 이상의 광을 방출할 수도 있다. 예를 들어, 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)은 적색, 녹색 및 청색의 광들에 더하여 황색, 청록색 및 심홍색의 광들 중 적어도 하나를 더 방출하도록 조합될 수 있다. 또한, 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)은 백색 광을 더 방출하도록 조합될 수 있다.
제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3) 각각은 삼삭형의 평면 형상, 사각형의 평면 형상, 원형의 평면 형상, 트랙형의 평면 형상, 타원형의 평면 형상 등을 가질 수 있다. 일 실시예에 있어서, 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3) 각각은 직사각형의 평면 형상을 가질 수 있다.
평면 상에서, 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)은 행(row) 방향 및 열(column) 방향을 따라 반복적으로 배열될 수 있다. 구체적으로, 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)은 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 반복적으로 배열될 수 있다.
본 명세서에서, 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 평면이 정의될 수 있다. 예를 들어, 제2 방향(DR2)은 제1 방향(DR1)과 수직일 수 있다.
도 2는 도 1의 I-I' 라인을 따라 자른 단면도이다. 도 3은 도 2의 A 영역을 확대 도시한 단면도이다. 도 4는 도 2의 B 영역을 확대 도시한 단면도이다.
도 2, 도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 기판(SUB), 버퍼층(BUF), 제1 내지 제3 트랜지스터들(T1, T2, T3), 게이트 절연층(GI), 층간 절연층(ILD), 비아 절연층(VIA), 화소 정의막(PDL), 제1 내지 제3 발광 소자들(EL1, EL2, EL3) 및 봉지층(TFE)을 포함할 수 있다.
여기서, 제1 트랜지스터(TR1)는 제1 액티브 패턴(ACT1), 제1 게이트 전극(GE1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함하고, 제2 트랜지스터(TR2)는 제2 액티브 패턴(ACT2), 제2 게이트 전극(GE2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함하며, 제3 트랜지스터(TR3)는 제3 액티브 패턴(ACT3), 제3 게이트 전극(GE3), 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)을 포함할 수 있다.
또한, 제1 발광 소자(EL1)는 제1 화소 전극(PE1), 유기층(OL) 및 공통 전극(CE)을 포함하고, 제2 발광 소자(EL2)는 제2 화소 전극(PE2), 유기층(OL) 및 공통 전극(CE)을 포함하며, 제3 발광 소자(EL3)는 제3 화소 전극(PE3), 두께 보상 패턴(TCP), 유기층(OL) 및 공통 전극(CE)을 포함할 수 있다.
기판(SUB)은 투명한 물질 또는 불투명한 물질을 포함할 수 있다. 기판(SUB)은 투명 수지 기판으로 이루어질 수 있다. 상기 투명 수지 기판의 예로는, 폴리이미드 기판 등을 들 수 있다. 이러한 경우, 상기 폴리이미드 기판(110)은 제1 유기층, 제1 배리어층, 제2 유기층 등을 포함할 수 있다. 선택적으로, 기판(SUB)은 석영(quartz) 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임 유리(sodalime) 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수도 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
기판(SUB) 상에 버퍼층(BUF)이 배치될 수 있다. 버퍼층(BUF)은 기판(SUB)으로부터 금속 원자들이나 불순물들이 제1 내지 제3 트랜지스터들(TR1, TR2, TR3)로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(BUF)은 기판(SUB)의 표면이 균일하지 않을 경우, 기판(SUB)의 표면의 평탄도를 향상시킬 수 있다. 예를 들어, 버퍼층(BUF)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
버퍼층(BUF) 상에 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)이 배치될 수 있다. 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3) 각각은 금속 산화물 반도체, 무기물 반도체(예를 들어, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)), 또는 유기물 반도체 등을 포함할 수 있다. 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)은 동일한 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3) 각각은 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하는 채널 영역을 포함할 수 있다.
상기 금속 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함할 수 있다. 예를 들어, 상기 금속 산화물 반도체는 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐 갈륨 산화물(IGO), 인듐 아연 산화물(IZO), 인듐 주석 산화물(ITO), 인듐 아연 주석 산화물(IZTO), 인듐 갈륨 아연 산화물(IGZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
버퍼층(BUF) 상에 게이트 절연층(GI)이 배치될 수 있다. 게이트 절연층(GI)은 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)을 커버할 수 있다. 예를 들어, 게이트 절연층(GI)은 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)을 충분히 커버할 수 있으며, 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(GI)은 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)을 커버하며, 균일한 두께로 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3)의 프로파일을 따라 배치될 수도 있다.
예를 들어, 게이트 절연층(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 탄화물(SiCx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy) 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
게이트 절연층(GI) 상에 제1 내지 제3 게이트 전극들(GE1, GE2, GE3)이 배치될 수 있다. 제1 게이트 전극(GE1)은 제1 액티브 패턴(ACT1)의 상기 채널 영역과 중첩하고, 제2 게이트 전극(GE2)은 제2 액티브 패턴(ACT2)의 상기 채널 영역과 중첩하며, 제3 게이트 전극(GE3)은 제3 액티브 패턴(ACT2)의 상기 채널 영역과 중첩할 수 있다.
예를 들어, 제1 내지 제3 게이트 전극들(GE1, GE2, GE3) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 내지 제3 게이트 전극들(GE1, GE2, GE3)은 동일한 물질을 포함할 수 있다.
버퍼층(BUF) 상에 층간 절연층(ILD)이 배치될 수 있다. 층간 절연층(ILD)은 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3), 게이트 절연층(GI) 및 제1 내지 제3 게이트 전극들(GE1, GE2, GE3)을 커버할 수 있다. 예를 들어, 층간 절연층(ILD)은 제1 내지 제3 게이트 전극들(GE1, GE2, GE3)을 충분히 덮을 수 있으며, 제1 내지 제3 게이트 전극들(GE1, GE2, GE3)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(ILD)은 제1 내지 제3 게이트 전극들(GE1, GE2, GE3)을 덮으며, 균일한 두께로 제1 내지 제3 게이트 전극들(GE1, GE2, GE3) 각각의 프로파일을 따라 배치될 수도 있다.
예를 들어, 층간 절연층(ILD)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산질화물, 실리콘 산탄화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
층간 절연층(ILD) 상에 제1 내지 제3 소스 전극들(SE1, SE2, SE3)이 배치될 수 있다. 제1 소스 전극(SE1)은 게이트 절연층(GI) 및 층간 절연층(ILD)의 제1 부분을 관통하는 콘택홀을 통해 제1 액티브 패턴(ACT1)의 상기 소스 영역에 접속될 수 있다. 제2 소스 전극(SE2)은 게이트 절연층(GI) 및 층간 절연층(ILD)의 제2 부분을 관통하는 콘택홀을 통해 제2 액티브 패턴(ACT2)의 상기 소스 영역에 접속될 수 있다. 제3 소스 전극(SE3)은 게이트 절연층(GI) 및 층간 절연층(ILD)의 제3 부분을 관통하는 콘택홀을 통해 제3 액티브 패턴(ACT3)의 상기 소스 영역에 접속될 수 있다.
층간 절연층(ILD) 상에 제1 내지 제3 드레인 전극들(DE1, DE2, DE3)이 배치될 수 있다. 제1 드레인 전극(DE1)은 게이트 절연층(GI) 및 층간 절연층(ILD)의 제4 부분을 관통하는 콘택홀을 통해 제1 액티브층(ACT1)의 상기 드레인 영역에 접속될 수 있다. 제2 드레인 전극(DE2)은 게이트 절연층(GI) 및 층간 절연층(ILD)의 제5 부분을 관통하는 콘택홀을 통해 제2 액티브층(ACT2)의 상기 드레인 영역에 접속될 수 있다. 제3 드레인 전극(DE3)은 게이트 절연층(GI) 및 층간 절연층(ILD)의 제6 부분을 관통하는 콘택홀을 통해 제3 액티브층(ACT3)의 상기 드레인 영역에 접속될 수 있다.
예를 들어, 제1 내지 제3 소스 전극들(SE1, SE2, SE3) 및 제1 내지 제3 드레인 전극들(DE1, DE2, DE3) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 내지 제3 드레인 전극들(DE1, DE2, DE3)은 제1 내지 제3 소스 전극들(SE1, SE2, SE3)과 동일한 물질을 포함할 수 있다.
이에 따라, 제1 액티브층(ACT1), 제1 게이트 전극(GE1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함하는 제1 트랜지스터(TR1)가 기판(SUB) 상에 배치되고, 제2 액티브층(ACT2), 제2 게이트 전극(GE2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함하는 제2 트랜지스터(TR2)가 기판(SUB) 상에 배치되며, 제3 액티브층(ACT3), 제3 게이트 전극(GE3), 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)을 포함하는 제3 트랜지스터(TR3)가 기판(SUB) 상에 배치될 수 있다.
층간 절연층(ILD) 상에 비아 절연층(VIA)이 배치될 수 있다. 비아 절연층(VIA)은 제1 내지 제3 소스 전극들(SE1, SE2, SE3) 및 제1 내지 제3 드레인 전극들(DE1, DE2, DE3)을 충분히 커버할 수 있다. 비아 절연층(VIA)은 무기 물질 또는 유기 물질을 포함할 수 있다. 일 실시예에 있어서, 비아 절연층(VIA)은 유기 물질을 포함할 수 있다. 예를 들어, 비아 절연층(VIA)은 페놀 수지(phenolic resin), 아크릴 수지(polyacrylates resin), 폴리이미드 수지(polyimides rein), 폴리아미드 수지(polyamides resin), 실록산 수지(siloxane resin), 에폭시 수지(epoxy resin) 등과 같은 유기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
비아 절연층(VIA) 상에 제1 내지 제3 화소 전극들(PE1, PE2, PE3)이 배치될 수 있다. 제1 화소 전극(PE1)은 제1 서브 화소 영역(SPA1)과 중첩하고, 제2 화소 전극(PE2)은 제2 서브 화소 영역(SPA2)과 중첩하며, 제3 화소 전극(PE3)은 제3 서브 화소 영역(SPA3)과 중첩할 수 있다.
제1 내지 제3 화소 전극들(PE1, PE2, PE3) 각각은 다층 구조를 가질 수 있다. 일 실시예에 있어서, 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 각각은 2층 구조를 가질 수 있다. 다만, 본 발명의 구성은 이에 한정되는 것은 아니다. 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 각각은 3층 이상의 구조를 가질 수도 있다.
일 실시예에 있어서, 제1 화소 전극(PE1)은 비아 절연층(VIA) 상에 순차적으로 적층된 제1 도전층(101a) 및 제2 도전층(101b)을 포함하고, 제3 화소 전극(PE3)은 비아 절연층(VIA) 상에 순차적으로 적층된 제3 도전층(102a) 및 제4 도전층(102b)을 포함할 수 있다. 제2 화소 전극(PE2)은 제1 화소 전극(PE1)과 동일한 구조를 가질 수 있다. 즉, 제2 화소 전극(PE2)은 제1 화소 전극(PE1)의 제1 도전층(101a) 및 제2 도전층(101b)과 동일한 물질을 포함하는 두 개의 도전층들이 적층된 구조를 가질 수 있다. 따라서, 제2 화소 전극(PE2)의 적층 구조에 대한 설명은 생략하기로 한다.
제1 도전층(101a)은 금속, 합금 등을 포함할 수 있다. 예를 들어, 제1 도전층(101a)은 은(Ag), 은을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 텅스텐(W), 니켈(Ni), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 구리(Cu), 백금(Pt), 스칸듐(Sc) 등과 같은 금속 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 제1 도전층(101a)은 알루미늄을 포함할 수 있다.
제2 도전층(101b)은 일함수가 상대적으로 큰 도전성 금속 산화물을 포함할 수 있다. 일 실시예에 있어서, 제2 도전층(101b)은 텅스텐 산화물(WOx)을 포함할 수 있다. 예를 들어, 상기 텅스텐 산화물의 일함수는 약 5.2eV 내지 약 5.6 eV일 수 있다.
다른 실시예에 있어서, 제2 도전층(101b)에 포함된 텅스텐 산화물은 탄탈륨을 더 함유할 수 있다. 예를 들어, 제2 도전층(101b)에 포함된 텅스텐 산화물이 탄탈륨을 더 함유하는 경우, 탄탈륨의 함량은 약 10at%일 수 있다. 이에 따라, 제2 도전층(101b)을 형성하는 공정에서, 탄탈륨을 함유하는 텅스텐 산화물을 포함하는 제2 도전층(101b)이 물, 현상액(예를 들어, TMAH(tetramethylammonium hydroxide)) 등에 녹는 것이 방지될 수 있다.
제3 도전층(102a)은 제1 도전층(101a)과 동일한 물질을 포함할 수 있다. 즉, 제3 도전층(102a)은 제1 도전층(101a)과 동일한 층 상에 배치될 수 있다. 또한, 제4 도전층(102b)은 제2 도전층(101b)과 동일한 물질을 포함할 수 있다. 즉, 제4 도전층(102b)은 제2 도전층(101b)과 동일한 층 상에 배치될 수 있다.
제3 화소 전극(PE3) 상에 두께 보상 패턴(TCP)이 배치될 수 있다. 두께 보상 패턴(TCP)으로 인해 유기층(OL)에서 방출되는 광의 공진 두께가 제어될 수 있다. 일 실시예에 있어서, 두께 보상 패턴(TCP)은 순차적으로 적층된 제1 두께 보상층(103a) 및 제2 두께 보상층(103b)을 포함할 수 있다.
두께 보상 패턴(TCP)은 동일 식각액에 대하여 화소 전극(PE1, PE2, PE3)과 상이한 식각률을 가질 수 있다. 일 실시예에 있어서, 두께 보상 패턴(TCP)은 동일 식각액에 대하여 화소 전극(PE1, PE2, PE3)보다 높은 식각률을 가질 수 있다. 두께 보상 패턴(TCP)과 화소 전극(PE1, PE2, PE3)의 식각률 차이로 도 2에 도시된 바와 같은 두께 보상 패턴(TCP) 및 화소 전극(PE1, PE2, PE3)이 형성될 수 있다.
제1 두께 보상층(103a)은 제1 투명 도전성 산화물을 포함할 수 있다. 일 실시예에 있어서, 상기 제1 투명 도전성 산화물은 인듐 아연 산화물(IZO), 인듐 갈륨 아연 산화물(IGZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 제1 두께 보상층(103a)은 다양한 투명 도전성 산화물을 포함할 수 있다.
제2 두께 보상층(103b)은 상기 제1 투명 도전성 산화물과 다른 제2 투명 도전성 산화물을 포함할 수 있다. 일 실시예에 있어서, 제2 두께 보상층(103b)은 인듐 주석 산화물(ITO)을 포함할 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 제2 두께 보상층(103b)은 다양한 투명 도전성 산화물을 포함할 수 있다.
제1 도전층(101a)의 두께(T1)는 제2 도전층(102b)의 두께(T2)와 상이할 수 있다. 일 실시예에 있어서, 제1 도전층(101a)의 두께(T1)는 제2 도전층(102b)의 두께(T2)보다 클 수 있다. 예를 들어, 제1 도전층(101a)의 두께(T1)는 약 950 Å 내지 약 1050 Å이고, 제2 도전층(102b)의 두께(T2)는 약 100 Å 내지 약 200 Å일 수 있다. 바람직하게는, 제1 도전층(101a)의 두께(T1)는 약 1000 Å이고, 제2 도전층(102b)의 두께(T2)는 약 150 Å일 수 있다. 제3 도전층(102a)의 두께(T1)는 제1 도전층(101a)의 두께(T1)와 동일하고, 제4 도전층(102b)의 두께(T2)는 제2 도전층(102b)의 두께(T2)와 동일할 수 있다.
제1 두께 보상층(103a)의 두께(T3)는 제3 도전층(102a)의 두께(T1)와 상이할 수 있다. 일 실시예에 있어서, 제1 두께 보상층(103a)의 두께(T3)는 제3 도전층(102a)의 두께(T1)보다 작을 수 있다. 또한, 제2 두께 보상층(103b)의 두께(T4)는 제4 도전층(102b)의 두께(T2)와 상이할 수 있다. 일 실시예에 있어서, 제2 두께 보상층(103b)의 두께(T4)는 제4 도전층(102b)의 두께(T2)보다 작을 수 있다. 예를 들어, 제1 두께 보상층(103a)의 두께(T3)는 약 750 Å 내지 약 850 Å이고, 제2 두께 보상층(103b)의 두께(T4)는 약 20 Å 내지 약 120 Å일 수 있다. 바람직하게는, 제1 두께 보상층(103a)의 두께(T3)는 약 800 Å이고, 제2 두께 보상층(103b)의 두께(T4)는 약 70 Å일 수 있다.
여기서, 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)은 각각 제1 애노드 전극으로 정의될 수 있다. 또한, 제3 화소 전극(PE3) 및 두께 보상 패턴(TCP)은 합쳐서 제2 애노드 전극으로 정의될 수 있다.
두께 보상 패턴(TCP)이 IZO(또는, IGZO)을 포함하지 않고 ITO만을 포함하는 경우, 두께 보상 패턴(TCP)을 형성하는 공정에서 오버 식각(over etching)으로 인해 두께 보상 패턴(TCP)에 잔여물이 남아있을 수 있다. 따라서, 두께 보상 패턴(TCP)이 순차적으로 적층된 IZO(또는, IGZO) 및 ITO를 포함하는 경우, 두께 보상 패턴(TCP)에 남아있는 잔여물이 최소화될 수 있다.
이에 따라, 제1 화소 전극(PE1), 제1 발광층(EML1) 및 공통 전극(CE)을 포함하는 제1 발광 소자(EL1)가 기판(SUB) 상의 제1 서브 화소 영역(SPA1)에 배치되고, 제2 화소 전극(PE2), 유기층(OL) 및 공통 전극(CE)을 포함하는 제2 발광 소자(EL2)가 기판(SUB) 상의 제2 서브 화소 영역(SPA2)에 배치되며, 제3 화소 전극(PE3), 두께 보상 패턴(TCP), 유기층(OL) 및 공통 전극(CE)을 포함하는 제3 발광 소자(EL3)가 기판(SUB) 상의 제3 서브 화소 영역(SPA3)에 배치될 수 있다.
비아 절연층(VIA) 상에 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 두께 보상 패턴(TCP) 각각의 상면의 일부를 노출시킬 수 있다. 화소 정의막(PDL)은 무기 물질 또는 유기 물질을 포함할 수 있다. 일 실시예에 있어서, 화소 정의막(PDL)은 유기 물질을 포함할 수 있다. 예를 들어, 화소 정의막(170)은 폴리이미드 등과 같은 유기 물질을 포함할 수 있다.
일 실시예에 있어서, 화소 정의막(PDL)은 흑색을 띠는 차광 물질을 더 포함할 수 있다. 예를 들어, 화소 정의막(PDL)은 블랙 안료, 블랙 염료, 카본 블랙 등과 같은 차광 물질을 더 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
화소 정의막(PDL), 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3) 상에 유기층(OL)이 배치될 수 있다. 유기층(OL)은 전자 수송층, 전자 주입층, 발광층, 정공 수송층, 정공 주입층 등을 포함할 수 있다. 예를 들어, 유기층(OL)은 표시 영역(DA)에 걸쳐 연속적으로 연장될 수 있다. 이 경우, 유기층(OL)에 포함된 일부 구성(예를 들어, 도 5의 제1 발광층(EML1) 및 제3 발광층(EML3))은 제1 및 제3 서브 화소 영역들(SPA1, SPA3) 각각에 개별적으로 배치될 수 있다. 유기층(OL)에 대한 구제적인 설명은 후술하기로 한다.
유기층(OL)의 두께는 각 서브 화소 영역(SPA1, SPA2, SPA3)에서 방출하는 광의 공진 두께에 따라 정해질 수 있다. 상기 공진 두께는 광의 공진 형상이 일어나는 두께를 나타낼 수 있다. 예를 들어, 유기층(OL)에서 생성되는 광은 화소 전극(PE1, PE2, PE3)과 공통 전극(CE) 사이에서 공진할 수 있다.
상기 공진 두께는 광의 파장에 따라 다를 수 있다. 따라서, 각 서브 화소 영역(SPA1, SPA2, SPA3)에서 화소 전극(PE1, PE2, PE3)과 공통 전극(CE) 사이의 거리가 각 서브 화소 영역(SPA1, SPA2, SPA3)에서 방출하는 광의 공진 두께와 같거나 근사할 경우, 특정 파장의 광을 방출하거나 광의 강도를 증가시킬 수 있다.
예를 들어, 제3 서브 화소 영역(SPA3)에서 제3 화소 전극(PE3) 상에 두께 보상 패턴(TCP)이 배치되지 않는 경우, 제3 화소 전극(PE3)과 공통 전극(CE) 사이의 거리가 제3 서브 화소 영역(SPA3)에서 방출하는 광의 공진 두께와 다를 수 있다. 다만, 제3 서브 화소 영역(SPA3)에서 제3 화소 전극(PE3) 상에 두께 보상 패턴(TCP)이 배치되는 경우, 제3 화소 전극(PE3) 상에 배치된 두께 보상 패턴(TCP)으로 인해 제3 화소 전극(PE3)과 공통 전극(CE) 사이의 거리가 상기 광의 공진 두께에 대응되는 값을 가질 수 있다.
유기층(OL) 상에 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 표시 영역(DA)에 걸쳐 연속적으로 연장될 수 있다. 예를 들어, 공통 전극(CE)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들어, 공통 전극(CE)은 캐소드(cathode)로 작동할 수 있다.
공통 전극(CE) 상에 봉지층(TFE)이 배치될 수 있다. 봉지층(TFE)은 외부로부터 제1 내지 제3 발광 소자들(EL1, EL2, EL3)에 불순물, 수분 등이 침투하는 것을 방지할 수 있다. 봉지층(TFE)은 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다. 예를 들어, 상기 무기 봉지층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용 수 있다. 상기 유기 봉지층은 폴리아크릴레이트 등과 같은 고분자 경화물을 포함할 수 있다.
본 발명의 표시 장치(DD)는 유기 발광 표시 장치(organic light emitting display device, OLED), 액정 표시 장치(liquid crystal display device, LCD), 전계 방출 표시 장치(field emission display device, FED), 플라즈마 표시 장치(plasma display device, PDP), 전기 영동 표시 장치(electrophoretic display device, EPD), 양자점 표시 장치(quantum dot display device) 또는 무기 발광 표시 장치(inorganic light emitting display device)를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치(DD)에 있어서, 제1 광을 방출하는 제1 서브 화소 영역(SPA1)에 Al/WOx를 포함하는 다층 구조를 갖는 제1 화소 전극(PE1)이 배치되고, 상기 제1 광과 다른 제3 광을 방출하는 제3 서브 화소 영역(SPA3)에 Al/WOx를 포함하는 다층 구조를 갖는 제3 화소 전극(PE3)이 배치될 수 있다. 또한, 제3 화소 전극(PE3) 상에 IZO(또는, IGZO)/ITO를 포함하는 다층 구조를 갖는 두께 보상 패턴(TCP)이 배치될 수 있다. 이에 따라, 표시 장치(DD)의 제조 공정이 간소화될 수 있다. 즉, 제3 화소 전극(PE3) 상에 배치된 두께 보상 패턴(TCP)으로 인해, FMM(fine metal mask) 공정을 통해 형성된 유기 두께 보상 패턴이 생략될 수 있다. 또한, 표시 장치(DD)는 고해상도(예를 들어, 표시 장치(DD)의 1 inch 당 화소의 개수가 약 2,000개 (즉, 약 2,000 ppi) 이상)를 구현할 수 있다.
도 5는 도 2의 표시 장치를 개략적으로 나타내는 단면도이다.
도 2 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 제1 발광 소자(EL1), 제2 발광 소자(EL2) 및 제3 발광 소자 (EL3)를 포함할 수 있다. 상술한 바와 같이, 제1 발광 소자(EL1)는 제1 화소 전극(PE1), 유기층(OL) 및 공통 전극(CE)을 포함하고, 제2 발광 소자(EL2)는 제2 화소 전극(PE2), 유기층(OL) 및 공통 전극(CE)을 포함하며, 제3 발광 소자(EL3)는 제3 화소 전극(PE3), 유기층(OL) 및 공통 전극(CE)을 포함할 수 있다.
유기층(OL)은 인가되는 전류에 따라 광을 생성하는 발광층을 포함할 수 있다. 예를 들어, 유기층(OL)은 정공 수송 영역(ETR), 제1 발광층(EML1), 제2 발광층(EML2), 제3 발광층(EML3) 및 전자 수송 영역(HTR)을 포함할 수 있다. 제1 발광층(EML1)은 제1 발광 소자(EL1)에 포함되고, 제2 발광층(EML2)은 제2 발광 소자(EL2)에 포함되며, 제3 발광층(EML3)은 제3 발광 소자(EL3)에 포함될 수 있다.
정공 수송 영역(ETR)은 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 및 두께 보상 패턴(TCP) 상에 배치되고, 제1 내지 제3 서브 화소 영역들(SPA1, SPA2, SPA3)과 중첩할 수 있다. 정공 수송 영역(ETR)은 정공 주입층(HIL) 및 정공 수송층(HTL)을 포함할 수 있다. 선택적으로, 정공 수송 영역(ETR)은 정공 버퍼층, 전자 저지층 등을 더 포함할 수도 있다.
제1 발광층(EML1)은 정공 수송 영역(ETR) 상에 배치되고, 제1 서브 화소 영역(SPA1)과 중첩할 수 있다. 제1 발광층(EML1)으로 전자 및 정공이 주입되면, 제1 발광층(EML1)은 제1 색의 광을 방출할 수 있다. 예를 들어, 상기 제1 색은 적색이고, 제1 발광층(EML1)은 적색 광을 방출하는 유기 물질을 포함할 수 있다.
제1 발광층(EML1)은 제1 보조층을 포함할 수 있다. 상기 제1 보조층은 제1 발광층(EML1)에서 방출된 광의 공진을 보강시킬 수 있다. 예를 들어, 상기 제1 보조층은 아민계 유기 화합물을 포함할 수 있고, 상기 제1 보조층의 두께를 조절하여 상기 공진을 보강시킬 수 있다. 선택적으로, 상기 제1 보조층은 Ag, MgAg 등의 반사율이 높은 금속 및 SiNx, SiOx, TiO2, Ta2O5, ITO, IZO 등의 광로 조정을 위한 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 발광층(EML2)은 제1 발광층(EML1) 상에 배치되고, 제1 내지 제3 서브 화소 영역들(SPA1, SPA2, SPA3)과 중첩할 수 있다. 즉, 제2 발광층(EML2)은 표시 영역(DA)에 공통적으로 배치될 수 있다. 제2 발광층(EML2)으로 전자 및 정공이 주입되면, 제2 발광층(EML2)은 제2 색의 광을 방출할 수 있다. 예를 들어, 상기 제2 색은 녹색이고, 제2 발광층(EML2)은 녹색 광을 방출하는 유기 물질을 포함할 수 있다.
제3 발광층(EML3)은 제2 발광층(EML2) 상에 배치되고, 제3 서브 화소 영역(SPA3)과 중첩할 수 있다. 제3 발광층(EML3)으로 전자 및 정공이 주입되면, 제3 발광층(EML3)은 제3 색의 광을 방출할 수 있다. 예를 들어, 상기 제3 색은 청색이고, 제3 발광층(EML3)은 청색 광을 방출하는 유기 물질을 포함할 수 있다.
제3 발광층(EML3)은 제3 보조층을 포함할 수 있다. 상기 제3 보조층은 제1 발광층(EML1)에서 방출된 광의 공진을 보강시킬 수 있다. 예를 들어, 상기 제1 보조층은 아민계 유기 화합물을 포함할 수 있고, 상기 제3 보조층의 두께를 조절하여 상기 공진을 보강시킬 수 있다. 선택적으로, 상기 제3 보조층은 Ag, MgAg 등의 반사율이 높은 금속 및 SiNx, SiOx, TiO2, Ta2O5, ITO, IZO 등의 광로 조정을 위한 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
전자 수송 영역(ETR)은 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3) 상에 배치되고, 제1 내지 제3 서브 화소 영역들(SPA1, SPA2, SPA3)과 중첩할 수 있다. 즉, 전자 수송 영역(ETR)은 표시 영역(DA)에 공통적으로 배치될 수 있다. 전자 수송 영역(ETR)은 전자 주입층 및 전자 수송층 중 적어도 하나를 포함할 수 있다. 선택적으로, 전자 수송 영역(ETR)은 전자 버퍼층, 정공 저지층 등을 더 포함할 수도 있다.
즉, 제1 내지 제3 발광층들(EML1, EML2, EML3)을 형성하기 위해 파인 메탈 마스크(fine metal mask, FMM)가 2번 사용될 수 있다. 이에 따라, 제1 내지 제3 서브 화소 영역들(SPA1, SPA2, SP3) 각각에 발광층을 개별적으로 형성할 때보다 표시 장치(DD)의 제조 공정이 단순화될 수 있다.
표시 장치(DD)는 제1 발광 소자(EL1) 및 제2 발광 소자(EL2)의 내부에서 각각 상기 제1 색의 광(예를 들어, 적색 광) 및 상기 제2 색의 광(예를 들어, 녹색 광)이 1차 공진하는 구조를 가지며, 제3 발광 소자(EL3)의 내부에서 상기 제3 색의 광(예를 들어, 청색 광)이 2차 공진하는 구조를 가질 수 있다.
도 5를 참조하여, 제1 발광층(EML1)은 적색 광을 방출하고, 제2 발광층(EML2)은 녹색 광을 방출하며, 제3 발광층(EML3)은 청색 광을 방출하는 것으로 설명하였지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제3 발광층들(EML1, EML2, EML3)) 각각은 적색 광, 녹색 광 및 청색 광 중 어느 하나를 방출할 수도 있다.
도 6 내지 도 13은 도 2의 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 기판(SUB) 상에 버퍼층(BUF), 제1 내지 제3 액티브 패턴들(ACT1, ACT2, ACT3), 게이트 절연층(GI), 제1 내지 제3 게이트 전극들(GE1, GE2, GE3), 층간 절연층(ILD), 제1 내지 제3 소스 전극들(SE1, SE2, SE3), 제1 내지 제3 드레인 전극들(DE1, DE2, DE3) 및 비아 절연층(VIA)이 순차적으로 배치될 수 있다.
도 7 및 도 8을 참조하면, 비아 절연층(VIA)의 일부를 제거함으로써, 제1 내지 제3 콘택홀들(CNT1, CNT2, CNT3)이 형성될 수 있다. 제1 내지 제3 콘택홀들(CNT1, CNT2, CNT3)은 동시에 형성될 수 있다. 제1 콘택홀(CNT1)은 제1 드레인 전극(DE1)의 상면의 일부를 노출시키고, 제2 콘택홀(CNT2)은 제2 드레인 전극(DE2)의 상면의 일부를 노출시키며, 제3 콘택홀(CNT3)은 제3 드레인 전극(DE3)의 상면의 일부를 노출시킬 수 있다.
비아 절연층(VIA) 상에 제1 도전막(CF1) 및 제2 도전막(CF2)이 순차적으로 형성될 수 있다. 제1 도전막(CF1) 및 제2 도전막(CF2)은 표시 영역(DA)에 걸쳐 공통적으로 형성될 수 있다. 제1 도전막(CF1)은 제1 내지 제3 콘택홀들(CNT1, CNT2, CNT3)을 채울 수 있다. 예를 들어, 제1 도전막(CF1)은 알루미늄을 사용하여 형성되고, 제2 도전막(CF2)은 텅스텐 산화물을 사용하여 형성될 수 있다.
도 8 및 도 9를 참조하면, 비아 절연층(VIA) 상에 감광성 유기막이 형성될 수 있다. 예를 들어, 상기 감광성 유기막은 포토레지스트를 사용하여 형성될 수 있다. 광 마스크를 사용하는 노광 공정을 통해 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)과 중첩하지 않는 부분이 제거될 수 있다. 이에 따라, 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3) 각각과 중첩하는 감광성 유기 패턴이 형성될 수 있다.
상기 감광성 유기 패턴을 마스크로 사용하는 제1 식각 공정을 통해 제1 도전막(CF1) 및 제2 도전막(CF2)이 식각될 수 있다. 일 실시예에 있어서, 상기 제1 식각 공정은 건식 식각 공정일 수 있다.
제1 도전막(CF1) 및 제2 도전막(CF2)이 식각됨에 따라, 제1 서브 화소 영역(SPA1)에서 제1 도전층(101a) 및 제2 도전층(101b)을 포함하는 제1 화소 전극(PE1)이 비아 절연층(VIA) 상에 형성될 수 있다. 이와 동시에, 제1 도전막(CF1) 및 제2 도전막(CF2)이 식각됨에 따라, 제2 서브 화소 영역(SPA2)에서 제1 도전층(101a) 및 제2 도전층(101b)을 포함하는 제2 화소 전극(PE2)이 비아 절연층(VIA) 상에 형성될 수 있다. 이와 동시에, 제3 서브 화소 영역(SPA3)에서 제3 도전층(102a) 및 제4 도전층(102b)을 포함하는 제3 화소 전극(PE3)이 비아 절연층(VIA) 상에 형성될 수 있다.
도 10을 참조하면, 비아 절연층(VIA) 상에 제3 도전막(CF3) 및 제4 도전막(CF4)이 순차적으로 형성될 수 있다. 제3 도전막(CF3) 및 제4 도전막(CF4)은 표시 영역(DA)에 걸쳐 공통적으로 형성되고, 제1 화소 전극(PE1), 제2 화소 전극(PE2), 제3 도전층(102a) 및 제4 도전층(102b)을 커버할 수 있다. 예를 들어, 제3 도전막(CF3)은 인듐 아연 산화물 또는 인듐 갈륨 아연 산화물 사용하여 형성되고, 제4 도전막(CF4)은 인듐 주석 산화물을 사용하여 형성될 수 있다.
그 다음, 제4 도전막(CF4) 상에 감광성 유기막(PR')이 형성될 수 있다. 예를 들어, 감광성 유기막(PR')은 포토레지스트를 사용하여 형성될 수 있다.
도 11을 참조하면, 광마스크를 사용하는 노광 공정을 통해 감광성 유기막(PR')의 일부가 제거될 수 있다. 구체적으로, 상기 노광 공정을 통해 제3 서브 화소 영역(SPA3)과 중첩하지 않는 감광성 유기막(PR')의 전부가 제거될 수 있다. 이에 따라, 상기 노광 공정을 통해 제3 서브 화소 영역(SPA3)과 중첩하는 감광성 유기막(PR')이 남아서 감광성 유기 패턴(PR)이 형성될 수 있다. 예를 들어, 감광성 유기 패턴(PR)의 상면은 단면 상에서 볼록한 형상을 가질 수 있다.
도 12를 참조하면, 감광성 유기 패턴(PR)을 마스크로 사용하는 제2 식각 공정을 통해 제3 도전막(CF3) 및 제4 도전막(CF4)이 식각될 수 있다. 일 실시예에 있어서, 상기 제2 식각 공정은 습식 식각 공정일 수 있다. 다른 실시예에 있어서, 상기 제2 식각 공정은 건식 식각 공정일 수도 있다. 제3 도전막(CF3) 및 제4 도전막(CF4)은 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 보다 동일 식각액에 대해 식각률이 높을 수 있다. 따라서, 제3 도전막(CF3) 및 제4 도전막(CF4)에 대한 식각 공정에서 제1 내지 제3 화소 전극들(PE1, PE2, PE3)은 식각되지 않을 수 있다.
제3 도전막(CF3) 및 제4 도전막(CF4)이 식각됨으로써, 제3 서브 화소 영역(SPA3)에서 제4 도전층(102b) 상에 순차적으로 적층된 제1 두께 보상층(103a) 및 제2 두께 보상층(103b)을 포함하는 두께 보상 패턴(TCP)이 형성될 수 있다. 두께 보상 패턴(TCP)이 형성된 후, 감광성 유기 패턴(PR)은 제거될 수 있다.
도 13을 참조하면, 비아 절연층(VIA) 상에 화소 정의막(PDL)이 형성될 수 있다. 화소 정의막(PDL)에는 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 두께 보상 패턴(TCP) 각각의 상면을 노출시키는 개구부가 형성될 수 있다. 예를 들어, 화소 정의막(PDL)은 폴리이미드 등과 같은 유기 물질을 사용하여 형성될 수 있다.
제1 화소 전극(PE1), 제2 화소 전극(PE2), 두께 보상 패턴(TCP) 및 화소 정의막(PDL) 상에 유기층(OL)이 형성될 수 있다. 유기층(OL)은 표시 영역(DA)에 걸쳐 공통적으로 형성될 수 있다. 유기층(OL) 상에 공통 전극(CE)이 형성될 수 있다. 공통 전극(CE)은 표시 영역(DA)에 걸쳐 공통적으로 형성될 수 있다.
도 2를 다시 참조하면, 공통 전극(CE) 상에 봉지층(TFE)이 형성될 수 있다. 봉지층(TFE)은 표시 영역(DA)에 걸쳐 공통적으로 형성될 수 있다. 봉지층(TFE)은 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함할 수 있다.
이에 따라, 도 2에 도시된 표시 장치(DD)가 제조될 수 있다.
도 14는 비교예 및 실시예에 따른 화소 전극에 입사하는 외부광의 파장대에 따른 화소 전극의 반사율을 나타내는 도면이다.
비교예 및 실시예에 따라 스퍼터링(sputtering) 공정을 통해 2층 구조를 갖는 화소 전극을 제작하였다.
비교예 1(CEX1)에 있어서, A1(두께: 1000 Å)/ITO(두께: 70 Å)를 포함하는 화소 전극을 제조하였다. 비교예 2(CEX2)에 있어서, A1(두께: 1000 Å)/ITO(두께: 150 Å)를 포함하는 화소 전극을 제조하였다. 비교예 3에 있어서, Al(두께: 1000 Å)/IGZO(두께: 150 Å)를 포함하는 화소 전극을 제조하였다.
실시예 1(EX1)에 있어서, 스퍼터링 공정에 의해 증착하는 과정에서 산소 3%을 첨가하여 A1(두께: 1000 Å)/WOx(두께: 150 Å)를 포함하는 화소 전극을 제조하였다. 실시예 2(EX2)에 있어서, 스퍼터링 공정에 의해 증착하는 과정에서 산소 3%을 첨가하여 A1(두께: 1000 Å)/WOx(두께: 70 Å)를 포함하는 화소 전극을 제조하였다. 실시예 3(EX3)에 있어서, A1(두께: 1000 Å)/WOx(두께: 150 Å)를 포함하는 화소 전극을 제조하였다. 실시예 4(EX4)에 있어서, A1(두께: 1000 Å)/WOx(두께: 70 Å)를 포함하는 화소 전극을 제조하였다. 실시예 3(EX3) 및 실시예 4(EX4)는 스퍼터링 공정에 의해 증착하는 과정에서 산소를 첨가하지 않았다.
비교예 1(CEX1), 비교예 2(CEX2), 실시예 1(EX1), 실시예 2(EX2), 실시예 3(EX3) 및 실시예 4(EX4)를 만족하는 화소 전극의 반사율을 외부광의 각 파장대별로 측정하였다. 또한, 비교예 2(CEX2), 비교예 3 및 실시예 3(EX3)을 만족하는 화소 전극의 접촉 저항을 측정하였다. 하기 표 1에서는 비교예 2(CEX2), 비교예 3 및 실시예 3(EX3)를 만족하는 화소 전극의 약 450nm의 파장대를 갖는 외광에 의한 반사율을 측정하였다.
그 결과, 도 14 및 하기 표 1을 참조하면, 화소 전극이 Al/WOx를 포함하는 경우와 화소 전극이 Al/ITO를 포함하는 경우에 있어서, 화소 전극의 외광에 의한 반사율이 실질적으로 유사한 것을 확인할 수 있다. 참고로, 하기 표 1에서 반사율은 약 450 nm의 파장대를 갖는 외광에 의한 반사율을 나타낸다.
또한, 하기 표 1을 참조하면, Al/WOx를 포함하는 화소 전극의 접촉 저항은 Al/ITO 또는 Al/IGZO를 포함하는 화소 전극의 접촉 저항보다 작은 것을 확인할 수 있다.
반사율(%) 접촉 저항(Ω·cm2)
비교예 2 92.8 10-2 ~ 5ⅹ10-2
비교예 3 92.3 > 10
실시예 3 89.5 10-4 ~ 3ⅹ10-2
도 15는 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 15를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(DD')는 기판(SUB), 버퍼층(BUF), 제1 내지 제3 트랜지스터들(T1, T2, T3), 게이트 절연층(GI), 층간 절연층(ILD), 비아 절연층(VIA), 화소 정의막(PDL), 제1 내지 제3 발광 소자들(EL1, EL2, EL3) 및 봉지층(TFE)을 포함할 수 있다. 이하에서는, 도 2 내지 도 4를 참조하여 설명한 표시 장치(DD)와 중복되는 설명은 생략하거나 간략화한다.
비아 절연층(VIA) 상에 제1 내지 제3 화소 전극들(PE1, PE2, PE3)이 배치될 수 있다. 예를 들어, 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 각각은 2층 구조를 가질 수 있다.
제3 화소 전극(PE3) 상에 순차적으로 적층된 제1 두께 보상층(103a) 및 제2 두께 보상층(103b)을 포함하는 두께 보상 패턴(TCP)이 배치될 수 있다. 또한, 제2 화소 전극(PE2) 상에 순차적으로 적층된 제3 두께 보상층(104a) 및 제4 두께 보상층(104b)을 포함하는 두께 보상 패턴(TCP')이 배치될 수 있다. 제3 두께 보상층(104a)은 제1 두께 보상층(103a)과 동일한 물질을 포함하고, 제4 두께 보상층(104b)은 제2 두께 보상층(103b)과 동일한 물질을 포함할 수 있다. 즉, 제3 두께 보상층(104a)은 인듐 아연 산화물 또는 인듐 갈륨 아연 산화물을 포함하고, 제4 두께 보상층(104b)은 인듐 주석 산화물을 포함할 수 있다.
다만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 중 적어도 하나의 화소 전극 상에 두께 보상 패턴(TCP, TCP')이 배치될 수도 있다.
도 16은 도 1의 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다. 도 17은 도 16의 전자 기기가 텔레비전으로 구현되는 일 예를 나타내는 도면이다. 도 18은 도 16의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 16, 도 17 및 도 18을 참조하면, 일 실시예에 있어서, 전자 기기(900)는 프로세서(910), 메모리 장치(920), 스토리지 장치(930), 입출력 장치(940), 파워 서플라이(950) 및 표시 장치(960)를 포함할 수 있다. 이 경우, 표시 장치(960)는 도 1 내지 도 5를 참조하여 설명한 표시 장치(DD)에 대응될 수 있다. 전자 기기(900)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신할 수 있는 여러 포트들을 더 포함할 수 있다.
일 실시예에 있어서, 도 17에 도시된 바와 같이, 전자 기기(900)는 텔레비전으로 구현될 수 있다. 다른 실시예에 있어서, 도 18에 도시된 바와 같이, 전자 기기(900)는 스마트폰으로 구현될 수 있다. 다만, 전자 기기(900)는 이에 한정되는 것은 아니며, 예를 들어, 전자 기기(900)는 휴대폰, 비디오폰, 스마트 패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
프로세서(910)는 특정 계산들 또는 태스크들(tasks)을 수행할 수 있다. 일 실시예에 있어서, 프로세서(910)는 마이크로프로세서(microprocessor), 중앙 처리 유닛(central processing unit; CPU), 어플리케이션 프로세서(application processor; AP) 등일 수 있다. 프로세서(910)는 어드레스 버스(address bus), 제어 버스(control bus), 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 프로세서(910)는 주변 구성 요소 상호 연결(peripheral component interconnect; PCI) 버스 등과 같은 확장 버스에도 연결될 수 있다.
메모리 장치(920)는 전자 기기(900)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들면, 메모리 장치(920)는 이피롬(erasable programmable read-only memory; EPROM) 장치, 이이피롬(electrically erasable programmable read-only memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(phase change random access memory; PRAM) 장치, 알램(resistance random access memory; RRAM) 장치, 엔에프지엠(nano floating GEe memory; NFGM) 장치, 폴리머램(polymer random access memory; PoRAM) 장치, 엠램(magnetic random access memory; MRAM), 에프램(ferroelectric random access memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(dynamic random access memory; DRAM) 장치, 에스램(static random access memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(930)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(940)는 키보드, 키패드, 터치 패드, 터치 스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다.
파워 서플라이(950)는 전자 기기(900)의 동작에 필요한 전원을 공급할 수 있다. 표시 장치(960)는 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 일 실시예에 있어서, 표시 장치(960)는 입출력 장치(940)에 포함될 수도 있다
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
DD, DD': 표시 장치 SUB: 기판
SPA1, SPA2, SPA3: 제1 내지 제3 서브 화소 영역들
PE1, PE2, PE3: 제1 내지 제3 화소 전극들
EML1, EML2, EML3: 제1 내지 제3 발광층들
TCP, TCP': 두께 보상 패턴
101a, 101b: 제1 및 제2 도전층들
102a, 102b: 제3 및 제4 도전층들
103a, 103b: 제1 및 제2 두께 보상층들
104a, 104b: 제3 및 제4 두께 보상층들

Claims (20)

  1. 제1 광을 방출하는 제1 서브 화소 영역 및 상기 제1 광과 다른 제2 광을 방출하는 제2 서브 화소 영역을 포함하는 기판;
    상기 기판 상의 상기 제1 서브 화소 영역에 배치되고, 금속 물질을 포함하는 제1 도전층 및 텅스텐 산화물(WOx)을 포함하는 제2 도전층이 순차적으로 적층된 제1 화소 전극;
    상기 기판 상의 상기 제2 서브 화소 영역에 배치되고, 상기 제1 도전층과 동일한 물질을 포함하는 제3 도전층, 상기 제2 도전층과 동일한 물질을 포함하는 제4 도전층을 포함하는 제2 화소 전극;
    상기 제2 화소 전극 상에 배치되고, 제1 투명 도전성 산화물을 포함하는 제1 두께 보상층 및 제2 투명 도전성 산화물을 포함하는 제2 두께 보상층이 순차적으로 적층된 두께 보상 패턴;
    상기 제1 화소 전극 상에 배치되는 제1 발광층; 및
    상기 두께 보상 패턴 상에 배치되는 제2 발광층을 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 제2 도전층에 포함된 상기 텅스텐 산화물은 탄탈륨(Ta)을 더 함유하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서, 상기 금속 물질은 알루미늄(Al)을 포함하는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서, 상기 제1 도전층의 두께는 상기 제3 도전층의 두께와 동일하고, 상기 제2 도전층의 두께는 상기 제4 도전층의 두께와 동일한 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 제1 도전층의 두께는 상기 제2 도전층의 두께보다 크고, 상기 제3 도전층의 두께는 상기 제4 도전층의 두께보다 큰 것을 특징으로 하는 표시 장치.
  6. 제4 항에 있어서, 상기 제1 두께 보상층의 두께는 상기 제3 도전층의 두께보다 작은 것을 특징으로 하는 표시 장치.
  7. 제4 항에 있어서, 상기 제2 도전층의 두께 및 상기 제4 도전층의 두께 각각은 상기 제2 두께 보상층의 두께보다 큰 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서, 상기 제1 투명 도전성 산화물은 인듐 아연 산화물(IZO) 및 인듐 갈륨 아연 산화물(IGZO)로 구성된 그룹으로부터 선택된 적어도 하나를 포함하고, 상기 제2 투명 도전성 산화물은 인듐 주석 산화물(ITO)을 포함하는 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서, 상기 두께 보상 패턴은 동일 식각액에 대하여 상기 제1 화소 전극 또는 상기 제2 화소 전극보다 높은 식각률을 갖는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서, 상기 기판은 상기 제1 광 및 상기 제2 광과 각각 다른 제3 광을 방출하는 제3 서브 화소 영역을 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서,
    상기 기판 상의 상기 제3 서브 화소 영역에 배치되는 제3 화소 전극; 및
    상기 제3 화소 전극 상에 배치되는 제3 발광층을 더 포함하고,
    상기 제1 발광층은 상기 제1 서브 화소 영역과 중첩하고, 상기 제2 발광층은 상기 제2 서브 화소 영역과 중첩하며, 상기 제3 발광층은 상기 제1 내지 제3 서브 화소 영역들과 중첩하는 것을 특징으로 하는 표시 장치.
  12. 제10 항에 있어서,
    상기 기판 상의 상기 제3 서브 화소 영역에 배치되고, 상기 제1 화소 전극과 동일한 구조를 갖는 제3 화소 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 제10 항에 있어서,
    상기 기판 상의 상기 제3 서브 화소 영역에 배치되고, 상기 제2 화소 전극과 동일한 구조를 갖는 제3 화소 전극; 및
    상기 제3 화소 전극 상에 배치되고, 상기 두께 보상 패턴과 동일한 구조를 갖는 제1 두께 보상 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  14. 제1 광을 방출하는 제1 서브 화소 영역 및 상기 제1 광과 다른 제2 광을 방출하는 제2 서브 화소 영역을 포함하는 기판 상에 금속 물질을 포함하는 제1 도전막 및 텅스텐 산화물을 포함하는 제2 도전막을 순차적으로 형성하는 단계;
    건식 식각 공정을 통해 상기 제1 도전막 및 상기 제2 도전막을 식각하여 상기 제1 서브 화소 영역에서 순차적으로 적층된 제1 도전층 및 제2 도전층과 상기 제2 서브 화소 영역에서 순차적으로 적층된 제3 도전층 및 제4 도전층을 형성하는 단계;
    상기 기판, 상기 제3 도전층 및 상기 제4 도전층 상에 제1 투명 도전성 산화물을 포함하는 제3 도전막 및 제2 투명 도전성 산화물을 포함하는 제4 도전막을 순차적으로 형성하는 단계;
    상기 제3 도전막 및 상기 제4 도전막을 식각하여 상기 제4 도전층 상에 순차적으로 적층된 제1 두께 보상층 및 제2 두께 보상층을 형성하는 단계;
    상기 제2 도전층 상에 제1 발광층을 형성하는 단계; 및
    상기 제4 도전층 상에 제2 발광층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서, 상기 제1 두께 보상층 및 상기 제2 두께 보상층을 형성하는 단계는,
    상기 제3 도전막 및 상기 제4 도전막 상에 감광성 유기막을 형성하는 단계;
    상기 감광성 유기막을 노광하여 상기 제2 서브 화소 영역과 중첩하는 감광성 유기 패턴을 형성하는 단계;
    상기 감광성 유기 패턴을 마스크로 하여 상기 제3 도전막 및 상기 제4 도전막의 일부를 제거하는 단계; 및
    상기 감광성 유기 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서, 상기 감광성 유기 패턴의 상면은 단면 상에서 볼록한 형상을 갖는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제15 항에 있어서, 상기 제3 도전막 및 상기 제4 도전막의 일부를 제거하는 단계는,
    상기 제2 서브 화소 영역과 중첩하는 상기 제3 도전막 및 상기 제4 도전막이 남아서 상기 제1 두께 보상층 및 상기 제2 두께 보상층을 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제14 항에 있어서, 상기 제1 두께 보상층 및 상기 제2 두께 보상층을 형성하는 단계는,
    습식 식각 공정 또는 건식 식각 공정을 통해 수행되는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제14 항에 있어서, 상기 금속 물질은 알루미늄을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제14 항에 있어서, 상기 제1 투명 도전성 산화물은 인듐 아연 산화물 및 인듐 갈륨 아연 산화물로 구성된 그룹으로부터 선택된 적어도 하나를 포함하고, 상기 제2 투명 도전성 산화물은 인듐 주석 산화물을 포함하고,
    상기 제3 도전층의 두께는 상기 제4 도전층의 두께보다 크고, 상기 제1 두께 보상층의 두께는 상기 제3 도전층의 두께보다 작으며, 상기 제4 도전층의 두께는 상기 제2 두께 보상층의 두께보다 큰 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020220117090A 2022-09-16 2022-09-16 표시 장치 및 이의 제조 방법 KR20240038870A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220117090A KR20240038870A (ko) 2022-09-16 2022-09-16 표시 장치 및 이의 제조 방법
US18/314,192 US20240099091A1 (en) 2022-09-16 2023-05-09 Display device and method of manufacturing the same
CN202311199865.0A CN117729814A (zh) 2022-09-16 2023-09-18 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220117090A KR20240038870A (ko) 2022-09-16 2022-09-16 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240038870A true KR20240038870A (ko) 2024-03-26

Family

ID=90202260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220117090A KR20240038870A (ko) 2022-09-16 2022-09-16 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20240099091A1 (ko)
KR (1) KR20240038870A (ko)
CN (1) CN117729814A (ko)

Also Published As

Publication number Publication date
CN117729814A (zh) 2024-03-19
US20240099091A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US10044002B2 (en) Display device
KR102315502B1 (ko) 표시 기판
KR102453420B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조방법
KR102337348B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조 방법
US11563074B2 (en) Display apparatus including power supply wire that contacts second electrode and method of manufacturing the same
KR102449804B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조 방법
KR102633093B1 (ko) 표시 장치 및 이의 제조 방법
KR20200064207A (ko) 표시 장치 및 이의 제조 방법
US20220173198A1 (en) Display apparatus
KR20220090859A (ko) 표시 장치
KR20240038870A (ko) 표시 장치 및 이의 제조 방법
KR20200083700A (ko) 표시 장치 및 이의 제조 방법
KR20240003790A (ko) 표시 장치
US20240105738A1 (en) Display device and method of manufacturing the same
KR20240024408A (ko) 표시 장치 및 이의 제조 방법
KR20200047832A (ko) 표시 장치 및 이의 제조 방법
CN220755382U (zh) 显示装置
KR20240029602A (ko) 표시 장치 및 이의 제조 방법
WO2022241661A1 (zh) 显示基板及其制备方法和显示装置
KR102606687B1 (ko) 표시 장치 및 이의 제조 방법
KR20240067171A (ko) 표시 장치 및 이의 제조 방법
KR20230020603A (ko) 표시 장치
KR20230164269A (ko) 표시 장치
KR20220105249A (ko) 표시 장치
KR20240062151A (ko) 표시 장치 및 이의 제조 방법