KR20240003790A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240003790A
KR20240003790A KR1020220081239A KR20220081239A KR20240003790A KR 20240003790 A KR20240003790 A KR 20240003790A KR 1020220081239 A KR1020220081239 A KR 1020220081239A KR 20220081239 A KR20220081239 A KR 20220081239A KR 20240003790 A KR20240003790 A KR 20240003790A
Authority
KR
South Korea
Prior art keywords
pixel
sub
pixel area
area
electrode
Prior art date
Application number
KR1020220081239A
Other languages
English (en)
Inventor
조경훈
김광해
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220081239A priority Critical patent/KR20240003790A/ko
Priority to US18/113,332 priority patent/US20240008314A1/en
Priority to CN202310542159.5A priority patent/CN117337088A/zh
Publication of KR20240003790A publication Critical patent/KR20240003790A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 제1 서브 화소 영역, 제2 서브 화소 영역 및 제3 서브 화소 영역을 포함하는 화소 영역, 및 화소 영역을 둘러싸는 비화소 영역을 포함하는 기판, 기판 상의 제1 서브 화소 영역에 배치되는 제1 화소 전극을 포함하는 제1 발광 소자, 기판 상의 제2 서브 화소 영역에 배치되는 제2 화소 전극을 포함하는 제2 발광 소자, 기판 상의 제3 서브 화소 영역에 배치되는 제3 화소 전극을 포함하는 제3 발광 소자, 및 제1 내지 제3 서브 화소 영역들 사이를 따라 연속적으로 연장되도록 비화소 영역과 중첩하는 주변 개구부가 정의되고, 기판 상에서 제1 내지 제3 화소 전극들 각각의 가장자리를 커버하며, 제1 내지 제3 서브 화소 영역들 중 서로 인접하는 적어도 두 개의 서브 화소 영역을 따라 연속적으로 연장되는 화소 정의막을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 더욱 상세하게는, 본 발명은 시각 정보를 제공하는 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 예를 들어, 액정 표시 장치(liquid crystal display device, LCD), 유기 발광 표시 장치(organic light emitting display device, OLED), 플라즈마 표시 장치(plasma display device, PDP), 양자점 표시 장치(quantum dot display device) 등과 같은 표시 장치의 사용이 증가하고 있다.
본 발명의 목적은 불량이 개선된 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 제1 서브 화소 영역, 제2 서브 화소 영역 및 제3 서브 화소 영역을 포함하는 화소 영역, 및 상기 화소 영역을 둘러싸는 비화소 영역을 포함하는 기판, 상기 기판 상의 상기 제1 서브 화소 영역에 배치되는 제1 화소 전극을 포함하는 제1 발광 소자, 상기 기판 상의 상기 제2 서브 화소 영역에 배치되는 제2 화소 전극을 포함하는 제2 발광 소자, 상기 기판 상의 상기 제3 서브 화소 영역에 배치되는 제3 화소 전극을 포함하는 제3 발광 소자, 및 상기 제1 내지 제3 서브 화소 영역들 사이를 따라 연속적으로 연장되도록 상기 비화소 영역과 중첩하는 주변 개구부가 정의되고, 상기 기판 상에서 상기 제1 내지 제3 화소 영역들 각각의 가장자리를 커버하고, 상기 제1 내지 제3 서브 화소 영역들 중 서로 인접하는 적어도 두 개의 서브 화소 영역을 따라 연속적으로 연장되는 화소 정의막을 포함할 수 있다.
일 실시예에 있어서, 상기 화소 영역은 복수 개이고, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 반복적으로 배열될 수 있다.
일 실시예에 있어서, 상기 화소 정의막은 상기 제1 화소 전극의 가장자리를 커버하는 제1 패턴부, 상기 제2 화소 전극의 가장자리를 커버하는 제2 패턴부, 상기 제3 화소 전극의 가장자리를 커버하는 제3 패턴부, 상기 제1 화소 전극의 일부를 커버하고, 하나의 화소 영역에 위치하는 상기 제1 내지 제3 패턴부들을 연결하는 제1 연결부, 및 제1 화소 영역에 위치하는 상기 제1 패턴부 및 상기 제1 화소 영역과 인접한 제2 화소 영역에 위치하는 상기 제3 패턴부를 연결하고, 상기 제2 화소 영역에 위치하는 상기 제3 패턴부 및 상기 제2 화소 영역에 인접한 제3 화소 영역에 위치하는 상기 제2 패턴부를 연결하는 제2 연결부를 포함할 수 있다.
일 실시예에 있어서, 상기 제2 연결부의 폭은 상기 제1 내지 제3 패턴부들 각각의 폭보다 작을 수 있다.
일 실시예에 있어서, 상기 화소 정의막에는 상기 제1 내지 제3 화소 전극들 각각의 상면의 일부를 노출시키는 개구부가 더 정의될 수 있다.
일 실시예에 있어서, 상기 화소 정의막은 무기 물질 또는 유기 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판 상의 상기 제1 서브 화소 영역에 배치되고, 상기 제1 화소 전극에 연결되는 제1 드레인 전극을 포함하는 제1 트랜지스터, 상기 기판 상의 상기 제2 서브 화소 영역에 배치되고, 상기 제2 화소 전극에 연결되는 제2 드레인 전극을 포함하는 제2 트랜지스터 및 상기 기판 상의 상기 제3 서브 화소 영역에 배치되고, 상기 제3 화소 전극에 연결되는 제3 드레인 전극을 포함하는 제3 트랜지스터를 더 포함할 수 있다.
일 실시예에 있어서, 상기 기판은 상기 화소 영역에 인접한 접촉영역을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판 상의 상기 접촉영역에 배치되고, 상기 제1 내지 제3 드레인 전극들과 동일한 물질을 포함하는 도전 패턴 및 상기 도전 패턴에 연결되고, 상기 제1 내지 제3 화소 전극들과 동일한 물질을 포함하는 보조 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 도전 패턴 상의 상기 접촉 영역에 배치되고, 상기 보조 전극의 상면의 일부를 노출시키는 개구부가 정의되며, 상기 화소 정의막과 동일한 물질을 포함하는 절연 패턴을 더 포함할 수 있다.
일 실시예에 있어서, 상기 절연 패턴에는 상기 비화소 영역과 중첩하는 상기 주변 개구부가 더 정의되고, 상기 주변 개구부는 상기 제1 내지 제3 서브 화소 영역들 및 상기 접촉 영역 사이를 따라 연속적으로 연장될 수 있다.
일 실시예에 있어서, 상기 절연 패턴은 상기 화소 정의막과 이격되도록 배치될 수 있다.
일 실시예에 있어서, 상기 절연 패턴은 평면 상에서 섬(island) 형상을 가질 수 있다.
일 실시예에 있어서, 상기 절연 패턴은 상기 보조 전극의 가장자리를 커버할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제1 내지 제3 화소 전극들 아래에서 상기 제1 내지 제3 드레인 전극들을 커버하고, 상기 보조 전극 아래에서 상기 도전 패턴을 커버하는 평탄화층을 더 포함하고, 상기 주변 개구부는 상기 평탄화층의 상면을 노출시킬 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 평탄화층 상에 배치되고, 상기 화소 정의막 및 상기 절연 패턴을 커버하는 공통층을 더 포함하고, 상기 제1 내지 제3 발광 소자들 각각은 상기 공통층 상에 전체적으로 배치되고, 상기 접촉 영역에서 상기 공통층을 관통하는 콘택홀을 통해 상기 보조 전극에 접속되는 공통 전극을 더 포함할 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 서로 다른 색의 광을 방출하는 제1 서브 화소 영역, 제2 서브 화소 영역 및 제3 서브 화소 영역을 포함하는 화소 영역, 상기 화소 영역에 인접한 접촉 영역, 및 상기 화소 영역과 상기 접촉 영역을 둘러싸는 비화소 영역을 포함하는 기판, 상기 기판 상에 배치되는 평탄화층, 상기 평탄화층 상의 상기 제1 서브 화소 영역에 배치되는 제1 화소 전극을 포함하는 제1 발광 소자, 상기 평탄화층 상의 상기 제2 서브 화소 영역에 배치되는 제2 화소 전극을 포함하는 제2 발광 소자, 상기 평탄화층 상의 상기 제3 서브 화소 영역에 배치되는 제3 화소 전극을 포함하는 제3 발광 소자, 및 상기 비화소 영역에서 상기 평탄화층의 상면을 노출시키는 주변 개구부가 정의되고, 상기 평탄화층 상에서 상기 제1 내지 제3 서브 화소 영역들 중 서로 인접하는 적어도 두 개의 서브 화소 영역을 따라 연속적으로 연장되는 화소 정의막을 포함할 수 있다.
일 실시예에 있어서, 상기 화소 영역은 복수 개이고, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 반복적으로 배열될 수 있다.
일 실시예에 있어서, 상기 화소 정의막은 상기 제1 화소 전극의 가장자리를 커버하는 제1 패턴부, 상기 제2 화소 전극의 가장자리를 커버하는 제2 패턴부, 상기 제3 화소 전극의 가장자리를 커버하는 제3 패턴부, 상기 제1 화소 전극의 일부를 커버하고, 하나의 화소 영역에 위치하는 상기 제1 내지 제3 패턴부들을 연결하는 제1 연결부, 및 제1 화소 영역에 위치하는 상기 제1 패턴부 및 상기 제1 화소 영역과 인접한 제2 화소 영역에 위치하는 상기 제3 패턴부를 연결하고, 상기 제2 화소 영역에 위치하는 상기 제3 패턴부 및 상기 제2 화소 영역에 인접한 제3 화소 영역에 위치하는 상기 제2 패턴부를 연결하는 제2 연결부를 포함할 수 있다.
일 실시예에 있어서, 상기 접촉 영역에는 레이저 드릴링 공정, 유기막 테이퍼 조정 공정 및 유기막 역테이퍼 조정 공정 중 어느 하나의 공정이 수행될 수 있다.
본 발명의 일 실시예에 따른 표시 장치에 있어서, 화소 정의막은 제1 내지 제3 화소 전극들 각각의 가장자리를 커버하도록 제1 내지 제3 서브 화소 영역들 중 적어도 두 개의 서브 화소 영역을 따라 연속적으로 연장될 수 있다. 또한, 화소 정의막에는 제1 내지 제3 서브 화소 영역들을 둘러싸는 비화소 영역과 중첩하도록 제1 내지 제3 서브 화소 영역들 사이를 따라 연속적으로 연장되는 주변 개구부가 정의될 수 있다. 이 경우, 주변 개구부와 중첩하는 봉지층의 두께가 상대적으로 두껍게 형성될 수 있다. 이에 따라, 불순물, 수분, 외기 등의 침투로 인한 표시 장치의 불량이 개선될 수 있다.
다만, 본 발명의 효과가 상기 효과로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 "A" 영역을 확대 도시한 평면도이다.
도 3은 도 2의 I-I' 및 II-II' 라인을 따라 자른 단면도이다.
도 4는 도 2의 III-III' 라인을 따라 자른 단면도이다.
도 5 내지 도 15는 도 3 및 도 4의 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 16은 도 1의 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 17은 도 16의 전자 기기가 텔레비전으로 구현되는 일 예를 나타내는 도면이다.
도 18은 도 16의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치에 대하여 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 광을 생성하거나, 외부의 광원으로부터 제공된 광의 투과율을 조절하여 영상을 표시할 수 있는 영역일 수 있다. 비표시 영역(NDA)은 영상을 표시하지 않는 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 위치할 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다.
표시 영역(DA)은 복수의 화소 영역들(PA), 복수의 접촉 영역들(CA) 및 비화소 영역(NPA)을 포함할 수 있다.
복수의 화소 영역들(PA) 각각은 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)을 포함할 수 있다.
제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3) 각각은 발광 소자에서 방출된 광이 표시 장치(DD)의 외부로 방출되는 영역일 수 있다.
제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)은 서로 다른 색의 광을 방출할 수 있다. 예를 들어, 제1 서브 화소 영역(SPA1)은 제1 광을 방출하고, 제2 서브 화소 영역(SPA2)은 제2 광을 방출하며, 제3 서브 화소 영역(SPA3)은 제3 광을 방출할 수 있다. 일 실시예에 있어서, 상기 제1 광은 적색 광이고, 상기 제2 광은 녹색 광이며, 상기 제3 광은 청색 광일 수 있다. 다만, 본 발명의 구성은 이에 한정되는 것은 아니다. 예를 들어, 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)은 황색(yellow), 청록색(cyan) 및 심홍색(magenta) 광들을 방출하도록 조합될 수도 있다.
제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)은 4색 이상의 광을 방출할 수도 있다. 예를 들어, 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)은 적색, 녹색 및 청색의 광들에 더하여 황색, 청록색 및 심홍색의 광들 중 적어도 하나를 더 방출하도록 조합될 수 있다. 또한, 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)은 백색 광을 더 방출하도록 조합될 수 있다.
제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3) 각각은 삼삭형의 평면 형상, 사각형의 평면 형상, 원형의 평면 형상, 트랙형의 평면 형상, 타원형의 평면 형상 등을 가질 수 있다. 일 실시예에 있어서, 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3) 각각은 직사각형의 평면 형상을 가질 수 있다. 다만, 본 발명의 구성은 이에 한정되는 것은 아니다.
평면 상에서, 화소 영역들(PA)은 행(row) 방향 및 열(column) 방향을 따라 반복적으로 배열될 수 있다. 구체적으로, 화소 영역들(PA)은 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 반복적으로 배열될 수 있다. 예를 들어, 제2 서브 화소 영역들(SPA2)은 홀수 행(예를 들어, 제1 행)에서 제1 방향(DR1)을 따라 반복적으로 배열될 수 있다. 또한, 제1 서브 화소 영역들(SPA1) 및 제3 서브 화소 영역들(SPA3)은 홀수 행에 인접한 짝수 행(예를 들어, 제2 행)에 제1 방향(DR1)을 따라 교대로 배열될 수 있다.
평면 상에서, 접촉 영역들(CA)은 화소 영역들(PA) 사이에서 제1 방향(DR1) 및 제2 방향(DR2)을 따라 반복적으로 배열될 수 있다. 예를 들어, 접촉 영역들(CA)은 상기 홀수 행에 제1 방향(DR1)을 따라 반복적으로 배열될 수 있다. 즉, 접촉 영역들(CA) 각각은 제2 서브 화소 영역들(SPA2) 사이에 위치할 수 있다. 접촉 영역들(CA) 각각은 공통 전극(예를 들어, 도 3의 공통 전극(CE))의 저항을 낮추기 위해 보조 전극(예를 들어, 도 4의 보조 전극(AE))과 상기 공통 전극이 연결되도록 레이저 드릴링(laser drilling) 공정이 수행되는 영역일 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 접촉 영역들(CA) 각각은 일부가 제거되어 테이퍼 형상(또는, 역테이퍼 형상)을 갖는 유기막(예를 들어, 도 3의 공통층(CL))이 형성되고, 상기 유기막을 통해 상기 보조 전극과 상기 공통 전극이 연결되도록 하는 유기막 테이퍼 조정 공정 또는 유기막 역테이퍼 조정 공정이 수행되는 영역일 수도 있다.
비화소 영역(NPA)은 화소 영역들(PA) 및 접촉 영역들(CA) 사이에 위치할 수 있다. 예를 들어, 비화소 영역(NPA)은 화소 영역들(PA) 및 접촉 영역들(CA)을 둘러쌀 수 있다. 비화소 영역(NPA)은 표시 영역(DA)에서 화소 영역들(PA) 및 접촉 영역들(CA)을 제외한 나머지 영역일 수 있다. 즉, 비화소 영역(NPA)에는 광을 방출하는 상기 발광 소자가 배치되지 않을 수 있다. 따라서, 비화소 영역(NPA)은 광을 방출하지 않을 수 있다.
도 2는 도 1의 "A" 영역을 확대 도시한 평면도이다.
도 1 및 도 2를 참조하면, 상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함하고, 표시 영역(DA)은 화소 영역들(PA), 접촉 영역들(CA) 및 비화소 영역(NPA)을 포함하며, 화소 영역들(PA) 각각은 제1 서브 화소 영역(SPA1), 제2 서브 화소 영역(SPA2) 및 제3 서브 화소 영역(SPA3)을 포함할 수 있다.
표시 장치(DD)는 제1 화소 전극(PE1)을 포함하는 제1 발광 소자(예를 들어, 도 3의 제1 발광 소자(200a)), 제2 화소 전극(PE2)을 포함하는 제2 발광 소자(예를 들어, 도 3의 제2 발광 소자(200b)), 제3 화소 전극(PE3)을 포함하는 제3 발광 소자(예를 들어, 도 3의 제3 발광 소자(200c)), 보조 전극(AE), 화소 정의막(PDL) 및 절연 패턴(IP)을 포함할 수 있다.
화소 정의막(PDL)은 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 각각의 가장자리를 커버할 수 있다. 또한, 화소 정의막(PDL)에는 제1 서브 화소 영역(SPA1)과 중첩하는 제1 개구부(OP1), 제2 서브 화소 영역(SPA2)과 중첩하는 제2 개구부(OP2) 및 제3 서브 화소 영역(SPA3)과 중첩하는 제3 개구부(OP3)가 정의될 수 있다.
화소 정의막(PDL)은 제1 내지 제3 서브 화소 영역들(SPA1, SPA2, SPA3)을 따라 연속적으로 연장될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 화소 정의막(PDL)은 제1 내지 제3 서브 화소 영역들(SPA1, SPA2, SPA3) 중 적어도 두 개의 서브 화소 영역을 따라 연속적으로 연장될 수도 있다. 예를 들어, 화소 정의막(PDL)은 제1 및 제2 서브 화소 영역들(SPA1, SPA2)을 따라 연속적으로 연장될 수 있다. 이 경우, 제3 서브 화소 영역(SP3)에는 화소 정의막(PDL)이 독립적으로 배치될 수 있다.
절연 패턴(IP)은 보조 전극(AE)의 가장자리를 커버할 수 있다. 일 실시예에 있어서, 절연 패턴(IP)은 보조 전극(AE)의 가장자리에만 배치될 수 있다. 예를 들어, 절연 패턴(IP)은 평면 상에서 섬(island) 형상을 가질 수 있다. 또한, 절연 패턴(IP)에는 접촉 영역(CA)과 중첩하는 제4 개구부(OP4)가 정의될 수 있다.
일 실시예에 있어서, 절연 패턴(IP)은 화소 정의막(PDL)과 이격되도록 배치될 수 있다. 즉, 절연 패턴(IP)은 화소 정의막(PDL)과 독립적으로 배치될 수 있다. 다시 말하면, 절연 패턴(IP)은 화소 정의막(PDL)에 연결되지 않을 수 있다.
일 실시예에 있어서, 화소 정의막(PDL)에는 비화소 영역(NPA)과 중첩하도록 제1 내지 제3 화소 영역들(SPA1, SPA2, SPA3) 사이에서 연속적으로 연장되는 주변 개구부(POP)가 정의될 수 있다. 또한, 절연 패턴(IP)에도 비화소 영역(NPA)과 중첩하도록 접촉 영역들(CA) 사이에서 연속적으로 연장되는 주변 개구부(POP)가 정의될 수 있다. 즉, 화소 정의막(PDL) 및 절연 패턴(IP)은 주변 개구부(POP)를 공유할 수 있다. 주변 개구부(POP)로 인해 화소 정의막(PDL) 및 절연 패턴(IP)은 서로 분리될 수 있다.
일 실시예에 있어서, 화소 정의막(PDL)은 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 각각의 가장자리에만 배치될 수 있다. 예를 들어, 화소 정의막(PDL)은 제1 패턴부(PP1), 제2 패턴부(PP2), 제3 패턴부(PP3), 제1 연결부(CP1) 및 제2 연결부(CP2)를 포함할 수 있다.
일 실시예에 있어서, 제1 패턴부(PP1)는 제1 화소 전극(PE1)의 가장자리를 커버하고, 제2 패턴부(PP2)는 제2 화소 전극(PE2)의 가장자리를 커버하며, 제3 패턴부(PP3)는 제3 화소 전극(PE3)의 가장자리를 커버할 수 있다.
제1 연결부(CP1)는 제1 드레인 전극(예를 들어, 도 4의 제1 드레인 전극(DE1))과 접속되는 제1 콘택홀(CNT1)이 위치하는 제1 화소 전극(PE1)의 일부와 중첩할 수 있다. 구체적으로, 제1 연결부(CP1)는 제1 화소 전극(PE1)에서 돌출된 부분과 중첩할 수 있다. 일 실시예에 있어서, 제1 연결부(CP1)는 하나의 화소 영역(PA)에 위치하는 제1 내지 제3 패턴부들(PP1, PP2, PP3)을 연결할 수 있다.
일 실시예에 있어서, 제2 연결부(CP2)는 화소 영역들(PA) 중 제1 화소 영역에 위치하는 제1 패턴부(PP1) 및 화소 영역들(PA) 중 상기 제1 화소 영역과 인접한 제2 화소 영역에 위치하는 제3 패턴부(PP3)를 연결하고, 상기 제2 화소 영역에 위치하는 제3 패턴부(PP3) 및 화소 영역들(PA) 중 상기 제2 화소 영역에 인접한 제3 화소 영역에 위치하는 제2 패턴부(PP2)를 연결할 수 있다. 예를 들어, 상기 제2 화소 영역은 상기 제1 화소 영역으로부터 제1 방향(DR1)으로 인접할 수 있다. 또한, 상기 제3 화소 영역은 상기 제2 화소 영역으로부터 제2 방향(DR2)으로 인접할 수 있다. 제2 방향(DR2)은 제1 방향(DR1)과 직교할 수 있다.
일 실시예에 있어서, 제2 연결부(CP2)는 제1 내지 제3 서브 화소 영역들(SPA1, SPA2, SPA3)과 중첩하지 않고 비화소 영역(NPA)과 중첩할 수 있다. 즉, 제2 연결부(CP2) 아래에는 제1 내지 제3 화소 전극들(PE1, PE2, PE3)이 배치되지 않을 수 있다.
제2 연결부(CP2)의 폭은 제1 내지 제3 패턴부들(PP1, PP2, PP3) 각각의 폭과 상이할 수 있다. 일 실시예에 있어서, 제2 연결부(CP2)의 폭은 제1 내지 제3 패턴부들(PP1, PP2, PP3) 각각의 폭보다 작을 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(DD)에 포함된 구성 요소들을 적층 구조에 따라 보다 구체적으로 설명하고자 한다.
도 3은 도 2의 I-I' 및 II-II' 라인을 따라 자른 단면도이다. 도 4는 도 2의 III-III' 라인을 따라 자른 단면도이다.
도 1, 도 2, 도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 기판(110), 버퍼층(120), 게이트 절연층(130), 제1 내지 제3 트래지스터들(TR1, TR2, TR3), 층간 절연층(140), 도전 패턴(145), 평탄화층(150), 화소 정의막(PDL), 절연 패턴(IP), 제1 내지 제3 발광 소자들(200a, 200b, 200c), 공통층(CL) 및 봉지층(160)을 포함할 수 있다.
여기서, 제1 트랜지스터(TR1)는 제1 액티브층(ACT1), 제1 게이트 전극(GAT1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함할 수 있다. 제2 트랜지스터(TR2)는 제2 액티브층(ACT2), 제2 게이트 전극(GAT2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함할 수 있다. 제3 트랜지스터(TR3)는 제3 액티브층(ACT3), 제3 게이트 전극(GAT3), 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)을 포함할 수 있다.
또한, 제1 발광 소자(200a)는 제1 화소 전극(PE1), 제1 발광층(EL1) 및 공통 전극(CE)을 포함할 수 있다. 제2 발광 소자(200b)는 제2 화소 전극(PE2), 제2 발광층(EL2) 및 공통 전극(CE)을 포함할 수 있다. 제3 발광 소자(200c)는 제3 화소 전극(PE3), 제3 발광층(EL3) 및 공통 전극(CE)을 포함할 수 있다.
상술한 바와 같이, 표시 장치(DD)는 화소 영역들(PA) 및 비화소 영역(NPA)을 포함하는 표시 영역(DA), 및 비표시 영역(NDA)을 포함할 수 있다. 표시 장치(DD)가 표시 영역(DA) 및 비표시 영역(NDA)을 포함함에 따라, 표시 장치(DD)에 포함되는 구성 요소들(예를 들어, 기판(110) 등)도 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
기판(110)은 투명한 물질 또는 불투명한 물질을 포함할 수 있다. 기판(110)은 투명 수지 기판으로 이루어질 수 있다. 상기 투명 수지 기판의 예로는, 폴리이미드 기판 등을 들 수 있다. 이러한 경우, 상기 폴리이미드 기판(110)은 제1 유기층, 제1 배리어층, 제2 유기층 등을 포함할 수 있다. 선택적으로, 기판(110)은 석영(quartz) 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘(calcium fluoride) 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임 유리(sodalime) 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수도 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
기판(110) 상에 버퍼층(120)이 배치될 수 있다. 버퍼층(120)은 기판(110)으로부터 금속 원자들이나 불순물들이 트랜지스터(TR1, TR2, TR3)로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(120)은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시킬 수 있다. 예를 들어, 버퍼층(120)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 사로 조합되어 사용될 수 있다.
버퍼층(120) 상에 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)이 배치될 수 있다. 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3) 각각은 금속 산화물 반도체, 무기물 반도체(예를 들어, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)), 또는 유기물 반도체 등을 포함할 수 있다. 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)은 동일한 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3) 각각은 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하는 채널 영역을 포함할 수 있다.
상기 금속 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함할 수 있다. 예를 들어, 상기 금속 산화물 반도체는 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐 갈륨 산화물(IGO), 인듐 아연 산화물(IZO), 인듐 주석 산화물(ITO), 인듐 아연 주석 산화물(IZTO), 인듐 갈륨 아연 산화물(IGZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
버퍼층(120) 상에 게이트 절연층(130)이 배치될 수 있다. 게이트 절연층(130)은 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)을 충분히 덮을 수 있으며, 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 게이트 절연층(130)은 제1 내지 제3 액티브층(ACT1, ACT2, ACT3)을 덮으며, 균일한 두께로 제1 내지 제3 액티브층(ACT1, ACT2, ACT3)들 각각의 프로파일을 따라 배치될 수도 있다. 예를 들어, 게이트 절연층(130)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 탄화물(SiCx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy) 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
게이트 절연층(130) 상에 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)이 배치될 수 있다. 제1 게이트 전극(GAT1)은 제1 액티브층(ACT1)의 상기 채널 영역과 중첩하고, 제2 게이트 전극(GAT2)은 제2 액티브층(ACT2)의 상기 채널 영역과 중첩하며, 제3 게이트 전극(GAT3)은 제3 액티브층(ACT3)의 상기 채널 영역과 중첩할 수 있다. 예를 들어, 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)은 동일한 물질을 포함할 수 있다.
게이트 절연층(130) 상에 층간 절연층(140)이 배치될 수 있다. 층간 절연층(140)은 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)을 충분히 덮을 수 있으며, 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 선택적으로, 층간 절연층(140)은 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)을 덮으며, 균일한 두께로 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3) 각각의 프로파일을 따라 배치될 수도 있다. 예를 들어, 층간 절연층(140)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산질화물, 실리콘 산탄화물 등과 같은 무기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
층간 절연층(140) 상에 제1 내지 제3 소스 전극들(SE1, SE2, SE3)이 배치될 수 있다. 제1 소스 전극(SE1)은 게이트 절연층(130) 및 층간 절연층(140)을 관통하는 콘택홀을 통해 제1 액티브층(ACT1)의 상기 소스 영역에 접속될 수 있다. 제2 소스 전극(SE2)은 게이트 절연층(130) 및 층간 절연층(140)을 관통하는 콘택홀을 통해 제2 액티브층(ACT2)의 상기 소스 영역에 접속될 수 있다. 제3 소스 전극(SE3)은 게이트 절연층(130) 및 층간 절연층(140)을 관통하는 콘택홀을 통해 제3 액티브층(ACT3)의 상기 소스 영역에 접속될 수 있다.
층간 절연층(140) 상에 제1 내지 제3 드레인 전극들(DE1, DE2, DE3)이 배치될 수 있다. 제1 드레인 전극(DE1)은 게이트 절연층(130) 및 층간 절연층(140)을 관통하는 콘택홀을 통해 제1 액티브층(ACT1)의 상기 드레인 영역에 접속될 수 있다. 제2 드레인 전극(DE2)은 게이트 절연층(130) 및 층간 절연층(140)을 관통하는 콘택홀을 통해 제2 액티브층(ACT2)의 상기 드레인 영역에 접속될 수 있다. 제3 드레인 전극(DE3)은 게이트 절연층(130) 및 층간 절연층(140)을 관통하는 콘택홀을 통해 제3 액티브층(ACT3)의 상기 드레인 영역에 접속될 수 있다.
예를 들어, 제1 내지 제3 소스 전극들(SE1, SE2, SE3) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 내지 제3 드레인 전극들(DE1, DE2, DE3)은 제1 내지 제3 소스 전극들(SE1, SE2, SE3)과 동일한 물질을 포함할 수 있다.
이에 따라, 제1 액티브층(ACT1), 제1 게이트 전극(GAT1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함하는 제1 트랜지스터(TR1)가 기판(110) 상의 제1 서브 화소 영역(SPA1)에 배치되고, 제2 액티브층(ACT2), 제2 게이트 전극(GAT2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함하는 제2 트랜지스터(TR2)가 기판(110) 상의 제2 서브 화소 영역(SPA2)에 배치되며, 제3 액티브층(ACT3), 제3 게이트 전극(GAT3), 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)을 포함하는 제3 트랜지스터(TR3)가 기판(110) 상의 제3 서브 화소 영역(SPA3)에 배치될 수 있다.
층간 절연층(140) 상의 접촉 영역(CA)에 도전 패턴(145)이 배치될 수 있다. 예를 들어, 도전 패턴(145)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
일 실시예에 있어서, 도전 패턴(145)은 제1 내지 제3 소스 전극들(SE1, SE2, SE3)(또는, 제1 내지 제3 드레인 전극들(DE1, DE2, DE3))과 동일한 물질을 포함할 수 있다. 즉, 도전 패턴(145)은 제1 내지 제3 소스 전극들(SE1, SE2, SE3) (또는, 제1 내지 제3 드레인 전극들(DE1, DE2, DE3))과 동일한 층 상에 배치될 수 있다.
층간 절연층(140) 상에 평탄화층(150)이 배치될 수 있다. 평탄화층(150)은 제1 내지 제3 소스 전극들(SE1, SE2, SE3), 제1 내지 제3 드레인 전극들(DE1, DE2, DE3), 및 도전 패턴(145)을 충분히 커버할 수 있다. 평탄화층(150)은 유기 물질을 포함할 수 있다. 예를 들어, 평탄화층(150)은 페놀 수지(phenolic resin), 아크릴 수지(polyacrylates resin), 폴리이미드 수지(polyimides rein), 폴리아미드 수지(polyamides resin), 실록산 수지(siloxane resin), 에폭시 수지(epoxy resin) 등과 같은 유기 물질을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
평탄화층(150) 상의 서브 화소 영역(SPA1, SPA2, SPA3)에 화소 전극(PE1, PE2, PE3)이 배치될 수 있다. 구체적으로, 제1 화소 전극(PE1)은 제1 서브 화소 영역(SPA1)에 배치되고, 제2 화소 전극(PE2)은 제2 서브 화소 영역(SPA2)에 배치되며, 제3 화소 전극(PE3)은 제3 서브 화소 영역(SPA3)에 배치될 수 있다. 제1 화소 전극(PE1)은 평탄화층(150)을 관통하는 제1 콘택홀(CNT1)을 통해 제1 드레인 전극(DE1)에 접속되고, 제2 화소 전극(PE2)은 평탄화층(150)을 관통하는 제2 콘택홀(CNT2)을 제2 드레인 전극(DE2)에 접속되며, 제3 화소 전극(PE3)은 평탄화층(150)을 관통하는 제3 콘택홀(CNT3)을 통해 제3 드레인 전극(DE3)에 접속될 수 있다.
예를 들어, 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 각각은 ITO/Ag/ITO를 포함하는 적층 구조를 가질 수 있다. 제1 내지 제3 화소 전극들(PE1, PE2, PE3)은 동일한 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 각각은 애노드(anode)로 작동할 수 있다.
평탄화층(150) 상의 접촉 영역(CA)에 보조 전극(AE)이 배치될 수 있다. 보조 전극(AE)은 평탄화층(150)을 관통하는 제4 콘택홀(CNT4)을 통해 도전 패턴(145)에 접속될 수 있다. 예를 들어, 보조 전극(AE)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
일 실시예에 있어서, 보조 전극(AE)은 제1 내지 제3 화소 전극들(PE1, PE2, PE3)과 동일한 물질을 포함할 수 있다. 즉, 보조 전극(AE)은 제1 내지 제3 화소 전극들(PE1, PE2, PE3)과 동일한 층 상에 배치될 수 있다.
평탄화층(150) 상에 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 제1 내지 제3 서브 화소 영역들(SPA1, SPA2, SPA3)과 부분적으로 중첩할 수 있다. 화소 정의막(PDL)은 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 각각의 가장자리를 커버할 수 있다. 또한, 화소 정의막(PDL)에는 제1 화소 전극(PE1)의 상면의 일부를 노출시키는 제1 개구부(OP1), 제2 화소 전극(PE2)의 상면의 일부를 노출시키는 제2 개구부(OP2) 및 제3 화소 전극(PE3)의 상면의 일부룰 노출시키는 제3 개구부(OP3)가 정의될 수 있다.
상술한 바와 같이, 화소 정의막(PDL)은 제1 화소 전극(PE1)의 가장자리를 커버하는 제1 패턴부(PP1), 제2 화소 전극(PE2)의 가장자리를 커버하는 제2 패턴부(PP2), 제3 화소 전극(PE3)의 가장자리를 커버하는 제3 패턴부(PP3), 제1 화소 전극(PE1)의 일부와 중첩하는 제1 연결부(CP1) 및 비화소 영역(NPA)과 중첩하는 제2 연결부(CP2)를 포함할 수 있다. 일 실시예에 있어서, 제1 연결부(CP1)는 제1 드레인 전극(DE1)에 접속되는 제1 콘택홀(CNT1)이 위치하는 제1 화소 전극(PE1)의 일부를 커버할 수 있다.
화소 정의막(PDL)은 무기 물질 또는 유기 물질을 포함할 수 있다. 일 실시예에 있어서, 화소 정의막(PDL)은 유기 물질을 포함할 수 있다. 예를 들어, 화소 정의막(PDL)은 폴리이미드(PI) 등과 같은 유기 물질을 포함할 수 있다.
화소 정의막(PDL)은 흑색을 띠는 차광 물질을 더 포함할 수 있다. 예를 들어, 화소 정의막(PDL)은 블랙 안료, 블랙 염료, 카본 블랙 등과 같은 차광 물질을 더 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
평탄화층(150) 상에 절연 패턴(IP)이 배치될 수 있다. 절연 패턴(IP)은 레이더 드릴링 영역(CA)과 부분적으로 중첩할 수 있다. 절연 패턴(IP)은 보조 전극(AE)의 가장자리를 커버할 수 있다. 또한, 절연 패턴(IP)에는 보조 전극(AE)의 상면의 일부를 노출시키는 제4 개구부(OP4)가 정의될 수 있다.
일 실시예에 있어서, 절연 패턴(IP)은 화소 정의막(PDL)과 동일한 물질을 포함할 수 있다. 즉, 절연 패턴(IP)은 화소 정의막(PDL)과 동일한 층 상에 배치될 수 있다.
일 실시예에 있어서, 화소 정의막(PDL) 및 절연 패턴(IP) 각각에는 비화소 영역(NPA)에서 평탄화층(150)의 상면을 노출시키는 주변 개구부(POP)가 정의될 수 있다. 다시 말하면, 주변 개구부(POP)는 화소 정의막(PDL) 및 절연 패턴(IP) 사이에 형성될 수 있다.
제1 내지 제3 화소 전극들(PE1, PE2, PE3) 상에 제1 내지 제3 발광층들(EL1, EL2, EL3)이 배치될 수 있다. 구체적으로, 제1 내지 제3 발광층들(EL1, EL2, EL3)은 제1 내지 제3 화소 전극들(PE1, PE2, PE3)의 제 내지 제3 개구부들(OP1, OP2, OP3) 내에 배치될 수 있다. 제1 내지 제3 발광층들(EL1, EL2, EL3) 각각은 적색광, 녹색광 및 청색광 등을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 예를 들어, 제1 발광층(EL1)은 적색 광을 방출하고, 제2 발광층(EL2)은 녹색 광을 방출하며, 제3 발광층(EL3)은 청색 광을 방출할 수 있다. 다만, 본 발명의 구성은 이에 한정되는 것은 아니며, 제1 내지 제3 발광층들(EL1, EL2, EL3)은 청색 광을 방출할 수도 있다. 예를 들어, 제1 내지 제3 발광층들(EL1, EL2, EL3) 각각은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다.
평탄화층(150), 보조 전극(AE1), 제1 발광층(EL1), 제2 발광층(EL2) 및 제3 발광층(EL3) 상에 공통층(CL)이 배치될 수 있다. 공통층(CL)은 화소 영역(PA), 접촉 영역(CA) 및 비화소 영역(NPA)에 전체적으로 배치될 수 있다. 공통층(CL)은 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 포함할 수 있다. 도 3에는 자세히 도시되지 않았지만, 제1 내지 제3 발광층들(EL1, EL2, EL3)은 상기 정공 수송층 및 상기 전자 수송층 사이에 배치될 수 있다.
접촉 영역(CA)에서 공통층(CL)을 관통하여 보조 전극(AE)의 상면의 일부를 노출시키는 제5 콘택홀(CNT5)이 형성될 수 있다. 일 실시예에 있어서, 제5 콘택홀(CNT5)은 공통층(CL)의 일부를 레이저 드릴링 공정을 통해 제거하여 형성될 수 있다. 다른 실시예에 있어서, 제5 콘택홀(CNT5)은 공통층(CL)의 일부를 유기막 테이퍼 조정 공정 또는 유기막 역테이퍼 조정 공정을 통해 제거하여 형성될 수 있다.
공통층(CL) 상에 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 화소 영역(PA), 접촉 영역(CA) 및 비화소 영역(NPA)에 전체적으로 배치될 수 있다. 공통 전극(CE)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 일 실시예에 있어서, 공통 전극(CE)은 Mg 및 Ag을 포함하는 적층 구조를 가질 수 있다. 예를 들어, 공통 전극(CE)은 캐소드(cathode)로 작동할 수 있다.
일 실시예에 있어서, 접촉 영역(CA)에서 공통층(CL)의 제5 콘택홀(CNT5)을 통해 공통 전극(CE)은 보조 전극(AE)에 접속될 수 있다. 즉, 접촉 영역(CA)에서 공통층(CL)의 제5 콘택홀(CNT5)을 통해 공통 전극(CE)은 보조 전극(AE)과 전기적으로 연결될 수 있다. 이에 따라, 공통 전극(CE)의 저항이 감소될 수 있다.
이에 따라, 제1 화소 전극(PE1), 제1 발광층(EL1) 및 공통 전극(CE)을 포함하는 제1 발광 소자(200a)가 기판(110) 상의 제1 서브 화소 영역(SPA1)에 배치되고, 제2 화소 전극(PE2), 제2 발광층(EL2) 및 공통 전극(CE)을 포함하는 제2 발광 소자(200b)가 기판(110) 상의 제2 서브 화소 영역(SPA2)에 배치되며, 제3 화소 전극(PE3), 제3 발광층(EL3) 및 공통 전극(CE)을 포함하는 제3 발광 소자(200c)가 기판(110) 상의 제3 서브 화소 영역(SPA3)에 배치될 수 있다.
공통 전극(CE) 상에 봉지층(160)이 배치될 수 있다. 봉지층(160)은 외부로부터 제1 내지 제3 발광 소자들(200a, 200b, 200c)에 불순물, 수분, 외기 등이 침투하는 것을 방지할 수 있다. 봉지층(160)은 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다. 예를 들어, 상기 무기 봉지층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용 수 있다. 상기 유기 봉지층은 폴리아크릴레이트 등과 같은 고분자 경화물을 포함할 수 있다.
화소 전극의 상면의 일부를 노출시키는 개구부가 정의되고, 상기 개구부를 제외한 영역에서 연속적으로 연장되는 화소 정의막과 중첩하는 봉지층의 두께는 발광층과 중첩하는 상기 봉지층의 두께보다 상대적으로 작을 수 있다. 이 경우, 불순물, 수분, 외기 등이 상기 화소 정의막 상에 침투하는 경우 표시 장치의 불량이 발생할 수 있다.
본 발명의 일 실시예에 따른 표시 장치(DD)에 있어서, 화소 정의막(PDL)은 제1 내지 제3 화소 전극들(PE1, PE2, PE3) 각각의 가장자리를 커버하도록 제1 내지 제3 서브 화소 영역들(SPA1, SPA2, SPA3) 중 적어도 두 개의 서브 화소 영역을 따라 연속적으로 연장될 수 있다. 또한, 화소 정의막(PDL)에는 비화소 영역(NPA)과 중첩하도록 제1 내지 제3 서브 화소 영역들(SPA1, SPA2, SPA3) 사이를 따라 연속적으로 연장되는 주변 개구부(POP)가 정의될 수 있다. 이 경우, 주변 개구부(POP)와 중첩하는 봉지층(160)의 두께가 상대적으로 두껍게 형성될 수 있다. 이에 따라, 불순물, 수분, 외기 등의 침투로 인한 표시 장치(DD)의 불량이 개선될 수 있다.
다만, 본 발명의 표시 장치(DD)는 유기 발광 표시 장치(organic light emitting display device; OLED)를 한정하여 설명하고 있지만, 본 발명의 구성이 이에 한정되는 것을 아니다. 다른 실시예들에 있어서, 표시 장치(DD)는 액정 표시 장치(liquid crystal display device; LCD), 전계 방출 표시 장치(field emission display device; FED), 플라즈마 표시 장치(plasma display device; PDP), 전기 영동 표시 장치(electrophoretic display device; EPD), 무기 발광 표시 장치(inorganic light emitting display device; ILED) 또는 양자점 표시 장치(quantum dot display device)를 포함할 수도 있다.
도 5 내지 도 15는 도 3 및 도 4의 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 5 및 도 6을 참조하면, 투명한 물질 또는 불투명한 물질을 포함하는 기판(110) 상에 버퍼층(120)이 형성될 수 있다. 예를 들어, 버퍼층(120)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 물질을 사용하여 형성될 수 있다.
버퍼층(120) 상에 제1 내지 제3 액티브층(ACT1, ACT2, ACT3)이 형성될 수 있다. 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3) 각각은 금속 산화물 반도체, 무기물 반도체, 또는 유기물 반도체 등을 포함할 수 있다. 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들어, 제1 내지 제3 액티브층들(ACT1, ACT2, ACT3) 각각은 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하는 채널 영역을 포함할 수 있다.
버퍼층(120) 상에 게이트 절연층(130)이 형성될 수 있다. 게이트 절연층(130)은 제1 내지 제3 액티브층(ACT1, ACT2, ACT3)을 커버할 수 있다. 예를 들어, 게이트 절연층(130)은 실리콘 산화물, 실리콘 질화물 등과 같은 무기 물질을 사용하여 형성될 수 있다.
게이트 절연층(130) 상에 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)이 형성될 수 있다. 게이트 전극(예를 들어, 제1 게이트 전극(GAT1), 제2 게이트 전극(GAT2) 또는 제3 게이트 전극(GAT3))은 액티브층(예를 들어, 제1 액티브층(ACT1), 제2 액티브층(ACT2) 또는 제3 액티브층(ACT3))의 상기 채널 영역과 중첩하도록 형성될 수 있다. 예를 들어, 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)은 동일한 물질을 사용하여 동시에 형성될 수 있다.
게이트 절연층(130) 상에 층간 절연층(140)이 형성될 수 있다. 층간 절연층(140)은 제1 내지 제3 게이트 전극들(GAT1, GAT2, GAT3)을 커버할 수 있다. 예를 들어, 층간 절연층(140)은 실리콘 산화물, 실리콘 질화물 등과 같은 무기 물질을 사용하여 형성될 수 있다.
층간 절연층(140) 상의 제1 내지 제3 소스 전극들(SE1, SE2, SE3)이 형성될 수 있다. 소스 전극(예를 들어, 제1 소스 전극(SE1), 제2 소스 전극(SE2) 또는 제3 소스 전극(SE3))은 게이트 절연층(130) 및 층간 절연층(140)의 일부를 제거하여 형성된 콘택홀을 통해 액티브층(예를 들어, 제1 액티브층(ACT1), 제2 액티브층(ACT2) 또는 제3 액티브층(ACT3))의 상기 소스 영역에 접속될 수 있다. 또한, 층간 절연층(140) 상에 제1 내지 제3 드레인 전극들(DE1, DE2, DE3)이 형성될 수 있다. 드레인 전극(예를 들어, 제1 드레인 전극(DE1), 제2 드레인 전극(DE2) 또는 제3 드레인 전극(DE3))은 게이트 절연층(130) 및 층간 절연층(140)의 일부를 제거하여 형성된 콘택홀을 통해 액티브층(예를 들어, 제1 액티브층(ACT1), 제2 액티브층(ACT2) 또는 제3 액티브층(ACT3))의 상기 드레인 영역에 접속될 수 있다.
예를 들어, 상기 소스 전극 및 상기 드레인 전극 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 상기 소스 전극 및 상기 드레인 전극은 동일한 물질을 사용하여 동시에 형성될 수 있다.
층간 절연층(140) 상의 접촉 영역(CA)에 도전 패턴(145)이 형성될 수 있다. 도전 패턴(145)은 상기 소스 전극 및 상기 드레인 전극과 동일한 물질을 사용하여 동시에 형성될 수 있다.
층간 절연층(140) 상에 평탄화층(150)이 형성될 수 있다. 평탄화층(150)은 제1 내지 제1 소스 전극들(SE1, SE2, SE3), 제1 내지 제3 드레인 전극들(DE1, DE2, DE3) 및 도전 패턴(145)을 충분히 커버하도록 형성될 수 있다. 예를 들어, 평탄화층(150)은 페놀 수지, 폴리이미드 수지, 폴리아미드 수지 등과 같은 유기 물질을 사용하여 형성될 수 있다.
평탄화층(150) 상에 제1 내지 제3 화소 전극들(PE1, PE2, PE3)이 형성될 수 있다. 제1 화소 전극(PE1)은 제1 서브 화소 영역(SPA1)에 형성되고, 제2 화소 전극(PE2)은 제2 서브 화소 영역(SPA2)에 형성되며, 제3 화소 전극(PE3)은 제3 서브 화소 영역(SPA3)에 형성될 수 있다. 제1 화소 전극(PE1)은 평탄화층(150)의 일부를 제거하여 형성된 제1 콘택홀(CNT1)을 통해 제1 드레인 전극(DE1)에 접속되고, 제2 화소 전극(PE2)은 평탄화층(150)의 일부를 제거하여 형성된 제2 콘택홀(CNT2)을 통해 제2 드레인 전극(DE2)에 접속되며, 제3 화소 전극(PE3)은 평탄화층(150)의 일부를 제거하여 형성된 제3 콘택홀(CNT3)을 통해 제3 드레인 전극(DE3)에 접속될 수 있다. 제1 내지 제3 화소 전극들(PE1, PE2, PE3)은 동일한 물질을 사용하여 동시에 형성될 수 있다.
평탄화층(150) 상의 접촉 영역(CA)에 보조 전극(AE)이 형성될 수 있다. 보조 전극(AE)은 평탄화층(150)의 일부를 제거하여 형성된 제4 콘택홀(CNT4)을 통해 도전 패턴(145)에 접속될 수 있다. 보조 전극(AE)은 제1 내지 제3 화소 전극들(PE1, PE2, PE3)과 동일한 물질을 사용하여 동시에 형성될 수 있다.
도 7 및 도 8을 참조하면, 평탄화층(150) 상에 절연막(300)이 형성될 수 있다. 절연막(300)은 화소 영역(PA), 접촉 영역(CA) 및 비화소 영역(NPA)에 전체적으로 형성될 수 있다. 예를 들어, 절연막(300)은 유기 물질을 사용하여 형성될 수 있다. 선택적으로, 절연막(300)은 블랙 안료, 블랙 염료 등과 같은 차광 물질을 포함하는 유기 물질을 사용하여 형성될 수도 있다.
도 9 및 도 10을 참조하면, 절연막(300)에 식각 공정을 수행하여 제1 내지 제3 서브 화소 영역들(SPA1, SPA2, SPA3) 각각과 부분적으로 중첩하는 화소 정의막(PDL) 및 접촉 영역(CA)과 부분적으로 중첩하는 절연 패턴(IP)이 형성될 수 있다. 여기서, 상기 식각 공정을 통해 화소 정의막(PDL)에는 제1 화소 전극(PE1)의 상면의 일부를 노출시키는 제1 개구부(OP1), 제2 화소 전극(PE2)의 상면의 일부를 노출시키는 제2 개구부(OP1) 및 제3 화소 전극(PE3)의 상면의 일부를 노출시키는 제3 개구부(OP3)가 형성되고, 절연 패턴(IP)에는 보조 전극(AE)의 상면의 일부를 노출시키는 제4 개구부(OP4)가 형성될 수 있다. 또한, 상기 식각 공정을 통해 비화소 영역(NPA)에서 화소 정의막(PDL) 및 절연 패턴(IP)에는 평탄화층(150)의 상면을 노출시키는 주변 개구부(POP)가 형성될 수 있다.
도 11, 도 12 및 도 13을 참조하면, 제1 화소 전극(PE1) 상에 제1 발광층(EL1)이 형성되고, 제2 화소 전극(PE2) 상에 제2 발광층(EL2)이 형성되며, 제3 화소 전극(PE3) 상에 제3 발광층(EL3)이 형성될 수 있다. 예를 들어, 제1 내지 제3 발광층들(EL1, EL2, EL3) 각각은 저분자 유기 화합물 또는 고분자 유기 화합물을 사용하여 형성될 수 있다.
평탄화층(150), 화소 정의막(PDL), 절연 패턴(IP), 제1 발광층(EL1), 제2 발광층(EL2) 및 제3 발광층(EL3) 상에 공통층(CL)이 형성될 수 있다. 공통층(CL)은 화소 영역(PA), 접촉 영역(CA) 및 비화소 영역(NPA)에서 연속적으로 연장될 수 있다. 공통층(CL)은 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 포함할 수 있다.
접촉 영역(CA)에서 공통층(CL)에 레이저를 조사하여 보조 전극(AE)의 상면의 일부를 노출시키는 제5 콘택홀(CNT5)이 형성될 수 있다.
도 14 및 도 15를 참조하면, 공통층(CL) 상에 공통 전극(CE)이 형성될 수 있다. 공통 전극(CE)은 화소 영역(PA), 접촉 영역(CA) 및 비화소 영역(NPA)에서 연속적으로 연장될 수 있다. 접촉 영역(CA)에서 공통 전극(CE)은 공통층(CL)의 제5 콘택홀(CNT5)을 통해 보조 전극(AE)에 접속될 수 있다. 예를 들어, 공통 전극(CE)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
도 3 및 도 4를 다시 참조하면, 공통 전극(CE) 상에 봉지층(160)이 형성될 수 있다. 예를 들어, 봉지층(160)은 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다.
이에 따라, 도 3 및 도 4에 도시된 표시 장치(DD)가 제조될 수 있다.
도 16은 도 1의 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다. 도 17은 도 16의 전자 기기가 텔레비전으로 구현되는 일 예를 나타내는 도면이다. 도 18은 도 16의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 16, 도 17 및 도 18을 참조하면, 일 실시예에 있어서, 전자 기기(900)는 프로세서(910), 메모리 장치(920), 스토리지 장치(930), 입출력 장치(940), 파워 서플라이(950) 및 표시 장치(960)를 포함할 수 있다. 이 경우, 표시 장치(960)는 도 1 내지 도 4를 참조하여 설명한 표시 장치(DD)에 대응될 수 있다. 전자 기기(900)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신할 수 있는 여러 포트들을 더 포함할 수 있다.
일 실시예에 있어서, 도 17에 도시된 바와 같이, 전자 기기(900)는 텔레비전으로 구현될 수 있다. 다른 실시예에 있어서, 도 18에 도시된 바와 같이, 전자 기기(900)는 스마트폰으로 구현될 수 있다. 다만, 전자 기기(900)는 이에 한정되는 것은 아니며, 예를 들어, 전자 기기(900)는 휴대폰, 비디오폰, 스마트 패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 내비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
프로세서(910)는 특정 계산들 또는 태스크들(tasks)을 수행할 수 있다. 일 실시예에 있어서, 프로세서(910)는 마이크로프로세서(microprocessor), 중앙 처리 유닛(central processing unit; CPU), 어플리케이션 프로세서(application processor; AP) 등일 수 있다. 프로세서(910)는 어드레스 버스(address bus), 제어 버스(control bus), 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 프로세서(910)는 주변 구성 요소 상호 연결(peripheral component interconnect; PCI) 버스 등과 같은 확장 버스에도 연결될 수 있다.
메모리 장치(920)는 전자 기기(900)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들면, 메모리 장치(920)는 이피롬(erasable programmable read-only memory; EPROM) 장치, 이이피롬(electrically erasable programmable read-only memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(phase change random access memory; PRAM) 장치, 알램(resistance random access memory; RRAM) 장치, 엔에프지엠(nano floating gate memory; NFGM) 장치, 폴리머램(polymer random access memory; PoRAM) 장치, 엠램(magnetic random access memory; MRAM), 에프램(ferroelectric random access memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(dynamic random access memory; DRAM) 장치, 에스램(static random access memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(930)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(940)는 키보드, 키패드, 터치 패드, 터치 스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다.
파워 서플라이(950)는 전자 기기(900)의 동작에 필요한 전원을 공급할 수 있다. 표시 장치(960)는 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 일 실시예에 있어서, 표시 장치(960)는 입출력 장치(940)에 포함될 수도 있다
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
DD: 표시 장치 PA: 화소 영역
CA: 접촉 영역 NPA: 비화소 영역
PDL: 화소 정의막 IP: 절연 패턴
CE: 공통 전극 POP: 주변 개구부
CL: 공통층
PP1, PP2, PP3: 제1 내지 제3 패턴부들
CP1, CP2: 제1 및 제2 연결부들
SPA1, SPA2, SPA3: 제1 내지 제3 서브 화소 영역들
200a, 200b, 200c: 제1 내지 제3 발광 소자들
TR1, TR2, TR3: 제1 내지 제3 트랜지스터들
PE1, PE2, PE3: 제1 내지 제3 화소 전극들
OP1, OP2, OP3, OP4: 제1 내지 제4 개구부들

Claims (20)

  1. 제1 서브 화소 영역, 제2 서브 화소 영역 및 제3 서브 화소 영역을 포함하는 화소 영역, 및 상기 화소 영역을 둘러싸는 비화소 영역을 포함하는 기판;
    상기 기판 상의 상기 제1 서브 화소 영역에 배치되는 제1 화소 전극을 포함하는 제1 발광 소자;
    상기 기판 상의 상기 제2 서브 화소 영역에 배치되는 제2 화소 전극을 포함하는 제2 발광 소자;
    상기 기판 상의 상기 제3 서브 화소 영역에 배치되는 제3 화소 전극을 포함하는 제3 발광 소자; 및
    상기 제1 내지 제3 서브 화소 영역들 사이를 따라 연속적으로 연장되도록 상기 비화소 영역과 중첩하는 주변 개구부가 정의되고, 상기 기판 상에서 상기 제1 내지 제3 화소 전극들 각각의 가장자리를 커버하고, 상기 제1 내지 제3 서브 화소 영역들 중 서로 인접하는 적어도 두 개의 서브 화소 영역을 따라 연속적으로 연장되는 화소 정의막을 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 화소 영역은 복수 개이고, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 반복적으로 배열되는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서, 상기 화소 정의막은,
    상기 제1 화소 전극의 가장자리를 커버하는 제1 패턴부;
    상기 제2 화소 전극의 가장자리를 커버하는 제2 패턴부;
    상기 제3 화소 전극의 가장자리를 커버하는 제3 패턴부;
    상기 제1 화소 전극의 일부를 커버하고, 하나의 화소 영역에 위치하는 상기 제1 내지 제3 패턴부들을 연결하는 제1 연결부; 및
    제1 화소 영역에 위치하는 상기 제1 패턴부 및 상기 제1 화소 영역과 인접한 제2 화소 영역에 위치하는 상기 제3 패턴부를 연결하고, 상기 제2 화소 영역에 위치하는 상기 제3 패턴부 및 상기 제2 화소 영역에 인접한 제3 화소 영역에 위치하는 상기 제2 패턴부를 연결하는 제2 연결부를 포함하는 표시 장치.
  4. 제3 항에 있어서, 상기 제2 연결부의 폭은 상기 제1 내지 제3 패턴부들 각각의 폭보다 작은 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서,
    상기 화소 정의막에는 상기 제1 내지 제3 화소 전극들 각각의 상면의 일부를 노출시키는 개구부가 더 정의되는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 화소 정의막은 무기 물질 또는 유기 물질을 포함하는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 기판 상의 상기 제1 서브 화소 영역에 배치되고, 상기 제1 화소 전극에 연결되는 제1 드레인 전극을 포함하는 제1 트랜지스터;
    상기 기판 상의 상기 제2 서브 화소 영역에 배치되고, 상기 제2 화소 전극에 연결되는 제2 드레인 전극을 포함하는 제2 트랜지스터; 및
    상기 기판 상의 상기 제3 서브 화소 영역에 배치되고, 상기 제3 화소 전극에 연결되는 제3 드레인 전극을 포함하는 제3 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서, 상기 기판은,
    상기 화소 영역에 인접한 접촉 영역을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 기판 상의 상기 접촉 영역에 배치되고, 상기 제1 내지 제3 드레인 전극들과 동일한 물질을 포함하는 도전 패턴; 및
    상기 도전 패턴에 연결되고, 상기 제1 내지 제3 화소 전극들과 동일한 물질을 포함하는 보조 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 제9 항에 있어서,
    상기 도전 패턴 상의 상기 접촉 영역에 배치되고, 상기 보조 전극의 상면의 일부를 노출시키는 개구부가 정의되며, 상기 화소 정의막과 동일한 물질을 포함하는 절연 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서, 상기 절연 패턴에는 상기 비화소 영역과 중첩하는 상기 주변 개구부가 더 정의되고,
    상기 주변 개구부는 상기 제1 내지 제3 서브 화소 영역들 및 상기 접촉영역 사이를 따라 연속적으로 연장되는 것을 특징으로 하는 표시 장치.
  12. 제10 항에 있어서, 상기 절연 패턴은 상기 화소 정의막과 이격되도록 배치되는 것을 특징으로 하는 표시 장치.
  13. 제10 항에 있어서, 상기 절연 패턴은 평면 상에서 섬(island) 형상을 갖는 것을 특징으로 하는 표시 장치.
  14. 제10 항에 있어서, 상기 절연 패턴은 상기 보조 전극의 가장자리를 커버하는 것을 특징으로 하는 표시 장치.
  15. 제10 항에 있어서,
    상기 제1 내지 제3 화소 전극들 아래에서 상기 제1 내지 제3 드레인 전극들을 커버하고, 상기 보조 전극 아래에서 상기 도전 패턴을 커버하는 평탄화층을 더 포함하고,
    상기 주변 개구부는 상기 평탄화층의 상면을 노출시키는 것을 특징으로 하는 표시 장치.
  16. 제15 항에 있어서,
    상기 평탄화층 상에 배치되고, 상기 화소 정의막 및 상기 절연 패턴을 커버하는 공통층을 더 포함하고,
    상기 제1 내지 제3 발광 소자들 각각은, 상기 공통층 상에 전체적으로 배치되고, 상기 접촉 영역에서 상기 공통층을 관통하는 콘택홀을 통해 상기 보조 전극에 접속되는 공통 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  17. 서로 다른 색의 광을 방출하는 제1 서브 화소 영역, 제2 서브 화소 영역 및 제3 서브 화소 영역을 포함하는 화소 영역, 상기 화소 영역에 인접한 접촉 영역, 및 상기 화소 영역과 상기 접촉 영역을 둘러싸는 비화소 영역을 포함하는 기판;
    상기 기판 상에 배치되는 평탄화층;
    상기 평탄화층 상의 상기 제1 서브 화소 영역에 배치되는 제1 화소 전극을 포함하는 제1 발광 소자;
    상기 평탄화층 상의 상기 제2 서브 화소 영역에 배치되는 제2 화소 전극을 포함하는 제2 발광 소자;
    상기 평탄화층 상의 상기 제3 서브 화소 영역에 배치되는 제3 화소 전극을 포함하는 제3 발광 소자; 및
    상기 비화소 영역에서 상기 평탄화층의 상면을 노출시키는 주변 개구부가 정의되고, 상기 평탄화층 상에서 상기 제1 내지 제3 서브 화소 영역들 중 서로 인접하는 적어도 두 개의 서브 화소 영역을 따라 연속적으로 연장되는 화소 정의막을 포함하는 표시 장치.
  18. 제17 항에 있어서, 상기 화소 영역은 복수 개이고, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 반복적으로 배열되는 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서, 상기 화소 정의막은,
    상기 제1 화소 전극의 가장자리를 커버하는 제1 패턴부;
    상기 제2 화소 전극의 가장자리를 커버하는 제2 패턴부;
    상기 제3 화소 전극의 가장자리를 커버하는 제3 패턴부;
    상기 제1 화소 전극의 일부를 커버하고, 하나의 화소 영역에 위치하는 상기 제1 내지 제3 패턴부들을 연결하는 제1 연결부; 및
    제1 화소 영역에 위치하는 상기 제1 패턴부 및 상기 제1 화소 영역과 인접한 제2 화소 영역에 위치하는 상기 제3 패턴부를 연결하고, 상기 제2 화소 영역에 위치하는 상기 제3 패턴부 및 상기 제2 화소 영역에 인접한 제3 화소 영역에 위치하는 상기 제2 패턴부를 연결하는 제2 연결부를 포함하는 것을 특징으로 하는 표시 장치.
  20. 제17 항에 있어서, 상기 접촉 영역에는 레이저 드릴링 공정, 유기막 테이퍼 조정 공정 및 유기막 역테이퍼 조정 공정 중 어느 하나의 공정이 수행되는 것을 특징으로 하는 표시 장치.
KR1020220081239A 2022-07-01 2022-07-01 표시 장치 KR20240003790A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220081239A KR20240003790A (ko) 2022-07-01 2022-07-01 표시 장치
US18/113,332 US20240008314A1 (en) 2022-07-01 2023-02-23 Display device
CN202310542159.5A CN117337088A (zh) 2022-07-01 2023-05-15 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220081239A KR20240003790A (ko) 2022-07-01 2022-07-01 표시 장치

Publications (1)

Publication Number Publication Date
KR20240003790A true KR20240003790A (ko) 2024-01-10

Family

ID=89289053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220081239A KR20240003790A (ko) 2022-07-01 2022-07-01 표시 장치

Country Status (3)

Country Link
US (1) US20240008314A1 (ko)
KR (1) KR20240003790A (ko)
CN (1) CN117337088A (ko)

Also Published As

Publication number Publication date
US20240008314A1 (en) 2024-01-04
CN117337088A (zh) 2024-01-02

Similar Documents

Publication Publication Date Title
US9455305B2 (en) Organic light-emitting display device and method of manufacturing the same
WO2020206721A1 (zh) 显示面板及制作方法、显示模组
US11563074B2 (en) Display apparatus including power supply wire that contacts second electrode and method of manufacturing the same
US11239300B2 (en) Display apparatus and method of manufacturing the same
US11974473B2 (en) Display substrate, manufacturing method thereof and display device
KR20230153321A (ko) 유기발광 디스플레이 장치
KR20210018591A (ko) 표시 장치
US11785808B2 (en) Flexible display device and method of manufacturing the same
KR20240003790A (ko) 표시 장치
KR102569742B1 (ko) 전계 발광 표시 장치 및 전계 발광 표시 장치 제조 방법
US20240105738A1 (en) Display device and method of manufacturing the same
KR20200116568A (ko) 표시 장치
US20240057395A1 (en) Display device
US20240032342A1 (en) Display device
KR20200103905A (ko) 표시 장치 및 이의 제조 방법
US20240099091A1 (en) Display device and method of manufacturing the same
US20240065079A1 (en) Display device and method of manufacturing the same
KR102606687B1 (ko) 표시 장치 및 이의 제조 방법
US20240186307A1 (en) Light Emitting Display Device
US20210057503A1 (en) Display apparatus
KR20240069842A (ko) 표시 장치
KR20170015830A (ko) 투명표시장치 및 이의 제조방법
KR20230164269A (ko) 표시 장치
KR20240042321A (ko) 표시 장치 및 이의 제조 방법
KR20240029602A (ko) 표시 장치 및 이의 제조 방법