KR20240034904A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240034904A
KR20240034904A KR1020220113142A KR20220113142A KR20240034904A KR 20240034904 A KR20240034904 A KR 20240034904A KR 1020220113142 A KR1020220113142 A KR 1020220113142A KR 20220113142 A KR20220113142 A KR 20220113142A KR 20240034904 A KR20240034904 A KR 20240034904A
Authority
KR
South Korea
Prior art keywords
layer
disposed
area
electrode
light
Prior art date
Application number
KR1020220113142A
Other languages
English (en)
Inventor
김현호
김동욱
김형기
이현범
이훈기
최천기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220113142A priority Critical patent/KR20240034904A/ko
Priority to US18/313,430 priority patent/US20240081124A1/en
Priority to CN202322005311.4U priority patent/CN220570915U/zh
Priority to CN202310937232.9A priority patent/CN117677243A/zh
Publication of KR20240034904A publication Critical patent/KR20240034904A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 적어도 기판의 일 면 상에 배치되는 비아 절연층; 상기 비아 절연층 상에 배치되는 제1 전극; 상기 제1 전극 상에 배치되어 상기 제1 전극의 일 부분을 노출하는 제1 개구부를 형성하는 경사 영역 및 상기 경사 영역의 일측에 배치되어 상기 비아 절연층과 직접 접촉하는 평탄 영역을 포함하는 화소 정의막; 상기 제1 개구부에 의해 노출되는 상기 제1 전극의 일 부분 상에 배치되는 발광층; 상기 화소 정의막의 상기 평탄 영역 상에 배치되는 유기 입자; 상기 화소 정의막, 상기 발광층 및 상기 유기 입자를 덮는 봉지층으로서, 순차 적층되는 제1 층, 제2 층 및 제3 층을 포함하는 봉지층; 및 상기 봉지층의 상기 제3 층 바로 위에 배치되어 상기 화소 정의막의 평탄 영역과 중첩하고 제2 개구부를 형성하는 제1 차광층을 포함하되, 상기 봉지층의 상기 제2 층은 상기 개구부와 중첩하는 부분에서 상기 제1 층과 상기 제3 층 사이에 개재되고, 상기 봉지층의 상기 제1 층과 상기 제3 층은 상기 제1 차광층과 중첩하는 부분에서 직접 접촉할 수 있다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다.
표시 장치는 액정 전자 기기(Liquid Crystal Display Device), 전계 방출 전자 기기(Field Emission Display Device), 유기 발광 전자 기기(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함함으로써, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
편광 필름을 사용하지 않고 유기 발광 표시 장치의 콘트라스트를 개선할 수 있는 방법으로 유기 발광 표시 장치의 봉지층으로써 차광부 및 색필터를 형성하여 외광 반사를 줄이는 방식이 있다. 차광부는 복수의 화소에 대응하는 복수의 개구(opening)를 포함하고, 색필터는 복수의 개구와 중첩하도록 배치된다. 이러한 유기 발광 표시 장치는 편광 필름을 사용할 필요가 없으므로 슬림화될 수 있다.
본 발명이 해결하고자 하는 과제는 외광 반사율이 개선된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 적어도 기판의 일 면 상에 배치되는 비아 절연층; 상기 비아 절연층 상에 배치되는 제1 전극; 상기 제1 전극 상에 배치되어 상기 제1 전극의 일 부분을 노출하는 제1 개구부를 형성하는 경사 영역 및 상기 경사 영역의 일측에 배치되어 상기 비아 절연층과 직접 접촉하는 평탄 영역을 포함하는 화소 정의막; 상기 제1 개구부에 의해 노출되는 상기 제1 전극의 일 부분 상에 배치되는 발광층; 상기 화소 정의막의 상기 평탄 영역 상에 배치되는 유기 입자; 상기 화소 정의막, 상기 발광층 및 상기 유기 입자를 덮는 봉지층으로서, 순차 적층되는 제1 층, 제2 층 및 제3 층을 포함하는 봉지층; 및 상기 봉지층의 상기 제3 층 바로 위에 배치되어 상기 화소 정의막의 평탄 영역과 중첩하고 제2 개구부를 형성하는 제1 차광층을 포함하되, 상기 봉지층의 상기 제2 층은 상기 개구부와 중첩하는 부분에서 상기 제1 층과 상기 제3 층 사이에 개재되고, 상기 봉지층의 상기 제1 층과 상기 제3 층은 상기 제1 차광층과 중첩하는 부분에서 직접 접촉할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 적어도, 기판 상에 배치되는 비아 절연층; 상기 비아 절연층 상에 배치되어 상기 비아 절연층을 향하는 방향으로 함몰되는 함몰부를 포함하는 제1 전극; 상기 제1 전극 상에 배치되어 상기 제1 전극의 상기 함몰부를 노출하는 제1 개구부를 형성하는 화소 정의막; 상기 제1 전극의 상기 함몰부 상에 배치되는 발광층; 상기 화소 정의막, 상기 발광층을 덮는 봉지층; 및 상기 봉지층 상에 배치되어 제2 개구부를 형성하는 제1 차광 부재를 포함하되, 상기 제1 전극의 상기 함몰부는: 경사면을 제공하는 경사부; 및 상기 경사부의 일측에 배치되어 평탄한 면을 제공하는 평탄부를 포함하고, 상기 제1 차광 부재는 상기 제1 전극의 상기 경사부와 중첩할 수 있다.
상기 과제를 해결하기 위한 또 다른 실시예에 따른 표시 장치는 적어도, 기판 상에 배치되는 비아 절연층; 상기 비아 절연층 상에 배치되는 제1 전극; 상기 제1 전극 상에 배치되어 상기 제1 전극의 일 부분을 노출하는 개구부를 형성하는 경사 영역 및 상기 경사 영역의 일측에 배치되어 상기 비아 절연층과 직접 접촉하는 평탄 영역을 포함하는 화소 정의막; 상기 개구부에 배치되는 발광층; 상기 화소 정의막 및 상기 발광층을 덮는 봉지층으로서, 순차 적층되는 제1 층, 제2 층 및 제3 층을 포함하는 봉지층; 및 상기 봉지층의 상기 제3 층 바로 위에 배치되는 제1 차광층을 포함하되, 상기 봉지층의 상기 제2 층은 상기 개구부와 중첩하는 부분에서 상기 제1 층과 상기 제3 층 사이에 개재되고, 상기 봉지층의 상기 제1 층과 상기 제3 층은 상기 제1 차광층과 중첩하는 부분에서 직접 접촉하며, 상기 제1 차광층은 상기 화소 정의막의 상기 평탄 영역을 완전히 커버하고, 상기 화소 정의막의 상기 경사 영역을 일부 커버할 수 있다.
일 실시예에 따른 표시 장치는 외광 반사율이 개선될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 전자 기기의 개략적인 사시도이다.
도 2는 일 실시예에 따른 전자 기기에 포함되는 표시 장치를 보여주는 사시도이다.
도 3은 도 2의 표시 장치를 측면에서 바라본 단면도이다.
도 4는 일 실시예에 따른 표시 장치의 표시층을 나타내는 평면도이다.
도 5는 일 실시예에 따른 표시 장치의 터치 센싱층을 나타내는 평면도이다.
도 6은 도 5의 A1 영역을 확대한 확대도이다.
도 7은 일 실시예에 따른 표시 장치의 화소 그룹을 확대한 확대도이다.
도 8은 도 7의 X1-X1` 선을 따라 자른 개략적인 단면을 도시한 단면도이다.
도 9는 시야각 대비 휘도의 상관관계를 설명하기 위한 그래프이다.
도 10 내지 도 17은 일 실시예에 따른 표시 장치를 제조하는 공정을 설명하기 위한 공정별 단면도들이다.
도 18은 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 19는 또 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 20은 또 다른 실시예에 따른 표시 장치의 화소 그룹을 확대한 확대도이다.
도 21은 도 20의 X2-X2` 선을 따라 자른 개략적인 단면을 도시한 단면도이다.
도 22는 도 21의 A2 영역을 확대한 확대도이다.
도 23은 또 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 24는 또 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 25는 또 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 26은 또 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 27은 또 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 28은 다른 실시예에 따른 전자 기기의 개략적인 사시도이다.
도 29는 도 28의 전자 기기가 확장된 상태를 도시한 사시도이다.
도 30은 도 28의 전자 기기가 포함하는 표시 장치의 개략적인 사시도이다.
도 31은 도 31의 표시 장치를 측면에서 바라본 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자 또는 층이 다른 소자 또는 층의 "상"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하", "좌" 및 "우"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 전자 기기의 개략적인 사시도이다.
도 1을 참조하면, 전자 기기(1)는 동영상이나 정지영상을 표시한다. 전자 기기(1)는 표시 화면을 제공하는 모든 전자 기기를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 전자 기기(1)에 포함될 수 있다.
도 1에서는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1) 및 제2 방향(DR2)은 서로 수직이고, 제1 방향(DR1) 및 제3 방향(DR3)은 서로 수직이며, 제2 방향(DR2) 및 제3 방향(DR3)은 서로 수직일 수 있다. 제1 방향(DR1)은 도면 상 가로 방향을 의미하고, 제2 방향(DR2)은 도면 상 세로 방향을 의미하며, 제3 방향(DR3)은 도면 상 상부 및 하부 방향, 즉 두께 방향을 의미하는 것으로 이해될 수 있다. 이하의 명세서에서, 특별한 언급이 없다면 "방향"은 그 방향을 따라 연장하는 양측을 향하는 방향 모두를 지칭할 수 있다. 또한, 양측으로 연장하는 양 "방향"을 구분할 필요가 있을 경우, 일측을 "방향 일측"으로, 타측을 "방향 타측"으로 각각 구분하여 지칭하기로 한다. 도 1을 기준으로, 방향을 지칭하는 화살표가 향하는 방향이 일측, 그 반대 방향이 타측으로 지칭된다.
이하에서, 설명의 편의를 위해, 전자 기기(1) 또는 전자 기기(1)를 구성하는 각 부재의 면들을 지칭함에 있어서, 화상이 표시되는 방향, 즉 제3 방향(DR3) 일측으로 면하는 일면을 상면으로 지칭하고, 상기 일면의 반대면을 저면으로 지칭한다. 다만, 이에 제한되지 않으며, 상기 부재의 상기 일면 및 상기 타면은 각각 전면 및 배면으로 지칭되거나, 제1 면 또는 제2 면으로 지칭될 수도 있다. 또한 전자 기기(1_9)의 각 부재의 상대적 위치를 설명함에 있어서, 제3 방향(DR3) 일측을 상부로 지칭하고 제3 방향(DR3) 타측을 하부로 지칭할 수 있다.
전자 기기(1)는 표시 화면을 제공하는 표시 장치(도 2의 '10')을 포함할 수 있다. 표시 장치의 예로는 무기 발광 다이오드 표시 장치, 유기발광 표시 장치, 양자점 발광 표시 장치, 플라즈마 표시 장치, 전계방출 표시 장치 등을 들 수 있다. 이하에서는 표시 장치의 일 예로서, 유기 발광 다이오드 표시 장치가 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 장치에도 적용될 수 있다.
전자 기기(1)의 형상은 다양하게 변형될 수 있다. 예를 들어, 전자 기기(1)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 전자 기기(1)의 표시 영역(DA)의 형상 또한 전자 기기(1)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제2 방향(DR2)의 길이가 긴 직사각형 형상의 전자 기기(1)가 예시되어 있다.
전자 기기(1)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DA)은 대체로 전자 기기(1)의 중앙을 차지할 수 있다.
도 2는 일 실시예에 따른 전자 기기에 포함되는 표시 장치를 보여주는 사시도이다.
도 2를 참조하면, 일 실시예에 따른 전자 기기(1)는 표시 장치(10)를 포함할 수 있다. 표시 장치(10)는 전자 기기(1)에서 표시하는 화면을 제공할 수 있다. 표시 장치(10)는 전자 기기(1)와 유사한 평면 형태를 가질 수 있다. 예를 들어, 표시 장치(10)는 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변을 갖는 직사각형과 유사한 형태를 가질 수 있다. 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변이 만나는 모서리는 곡률을 갖도록 둥글게 형성될 수 있으나, 이에 제한되지 않고 직각으로 형성될 수도 있다. 표시 장치(10)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형과 유사하게 형성될 수 있다.
표시 장치(10)는 표시 패널(100), 표시 구동부(200), 회로 보드(300), 및 터치 구동부(400)를 포함할 수 있다.
표시 패널(100)은 메인 영역(MA) 및 서브 영역(SBA)을 포함할 수 있다.
메인 영역(MA)은 영상을 표시하는 화소들을 포함한 표시 영역(DA), 및 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 후술하는 복수의 발광 영역 또는 복수의 개구 영역으로부터 광을 방출할 수 있다. 예를 들어, 표시 패널(100)은 스위칭 소자들을 포함하는 화소 회로, 발광 영역 또는 개구 영역을 정의하는 화소 정의막, 및 자발광 소자(Self-Light Emitting Element)를 포함할 수 있다.
예를 들어, 자발광 소자는 유기 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode), 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot LED), 무기 반도체를 포함하는 무기 발광 다이오드(Inorganic LED), 및 마이크로 발광 다이오드(Micro LED) 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다. 이하의 도면에서는 자발광 소자가 유기 발광 다이오드인 것을 예시하였다.
비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽 영역일 수 있다. 비표시 영역(NDA)은 표시 패널(100)의 메인 영역(MA)의 가장자리 영역으로 정의될 수 있다. 비표시 영역(NDA)은 게이트 라인들에 게이트 신호들을 공급하는 게이트 구동부(미도시), 및 표시 구동부(200)와 표시 영역(DA)을 연결하는 팬 아웃 라인들(미도시)을 포함할 수 있다.
서브 영역(SBA)은 메인 영역(MA)의 일측으로부터 연장된 영역일 수 있다. 서브 영역(SBA)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 물질을 포함할 수 있다. 예를 들어, 서브 영역(SBA_9)이 벤딩되는 경우, 서브 영역(SBA_9)은 메인 영역(MA)과 두께 방향(제3 방향(DR3))으로 중첩될 수 있다. 서브 영역(SBA)은 표시 구동부(200), 및 회로 보드(300)와 접속되는 패드부를 포함할 수 있다. 다른 실시예에서, 서브 영역(SBA)은 생략될 수 있고, 표시 구동부(200) 및 패드부는 비표시 영역(NDA)에 배치될 수 있다.
표시 구동부(200)는 표시 패널(100)을 구동하기 위한 신호들과 전압들을 출력할 수 있다. 표시 구동부(200)는 데이터 라인들에 데이터 전압들을 공급할 수 있다. 표시 구동부(200)는 전원 라인에 전원 전압을 공급하며, 게이트 구동부에 게이트 제어 신호를 공급할 수 있다. 표시 구동부(200)는 집적 회로(Integrated Circuit, IC)로 형성되어 COG(Chip on Glass) 방식, COP(Chip on Plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(100) 상에 실장될 수 있다. 예를 들어, 표시 구동부(200)는 서브 영역(SBA)에 배치될 수 있고, 서브 영역(SBA)의 벤딩에 의해 메인 영역(MA)과 두께 방향으로 중첩될 수 있다. 다른 예를 들어, 표시 구동부(200)는 회로 보드(300) 상에 실장될 수 있다.
회로 보드(300)는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용하여 표시 패널(100)의 패드부 상에 부착될 수 있다. 회로 보드(300)의 리드 라인들은 표시 패널(100)의 패드부에 전기적으로 연결될 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(Flexible Printed Circuit Board), 인쇄 회로 보드(Printed Circuit Board), 또는 칩 온 필름(Chip on Film)과 같은 연성 필름(Flexible Film)일 수 있다.
터치 구동부(400)는 회로 보드(300) 상에 실장될 수 있다. 터치 구동부(400)는 표시 패널(100)의 터치 센싱부에 연결될 수 있다. 터치 구동부(400)는 터치 센싱부의 복수의 터치 전극에 터치 구동 신호를 공급하고, 복수의 터치 전극 사이의 정전 용량의 변화량을 센싱할 수 있다. 예를 들어, 터치 구동 신호는 소정의 주파수를 갖는 펄스 신호일 수 있다. 터치 구동부(400)는 복수의 터치 전극 사이의 정전 용량의 변화량을 기초로 입력 여부 및 입력 좌표를 산출할 수 있다. 터치 구동부(400)는 집적 회로(IC)로 형성될 수 있다.
도 3은 도 2의 표시 장치를 측면에서 바라본 단면도이다.
도 3을 참조하면, 표시 패널(100)은 표시층(DU), 터치 센싱층(TSU), 및 컬러 필터층(CFL)을 포함할 수 있다. 표시층(DU)은 기판(SUB), 박막 트랜지스터층(TFTL), 발광 소자층(EML), 및 봉지층(TFEL)을 포함할 수 있다.
기판(SUB)은 베이스 기판 또는 베이스 부재일 수 있다. 기판(SUB)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 예를 들어, 기판(SUB)은 폴리이미드(PI)와 같은 고분자 수지를 포함할 수 있으나, 이에 제한되지 않는다. 다른 실시예에서 기판(SUB)은 유리 재질 또는 금속 재질을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 기판(SUB) 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)은 화소들의 화소 회로를 구성하는 복수의 박막 트랜지스터를 포함할 수 있다. 박막 트랜지스터층(TFTL)은 게이트 라인들, 데이터 라인들, 전원 라인들, 게이트 제어 라인들, 표시 구동부(200)와 데이터 라인들을 연결하는 팬 아웃 라인들, 및 표시 구동부(200)와 패드부를 연결하는 리드 라인들을 더 포함할 수 있다. 박막 트랜지스터들 각각은 반도체 영역, 소스 전극, 드레인 전극, 및 게이트 전극을 포함할 수 있다. 예를 들어, 게이트 구동부가 표시 패널(100)의 비표시 영역(NDA)의 일측에 형성되는 경우, 게이트 구동부는 박막 트랜지스터들을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 표시 영역(DA), 비표시 영역(NDA), 및 서브 영역(SBA)에 배치될 수 있다. 박막 트랜지스터층(TFTL)의 화소들 각각의 박막 트랜지스터들, 게이트 라인들, 데이터 라인들, 및 전원 라인들은 표시 영역(DA)에 배치될 수 있다. 박막 트랜지스터층(TFTL)의 게이트 제어 라인들 및 팬 아웃 라인들은 비표시 영역(NDA)에 배치될 수 있다. 박막 트랜지스터층(TFTL)의 리드 라인들은 서브 영역(SBA)에 배치될 수 있다.
발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있다. 발광 소자층(EML)은 제1 전극, 제2 전극, 및 발광층을 포함하여 광을 발광하는 복수의 발광 소자, 및 화소들을 정의하는 화소 정의막을 포함할 수 있다. 발광 소자층(EML)의 복수의 발광 소자는 표시 영역(DA)에 배치될 수 있다.
일 실시예에서, 발광층은 유기 물질을 포함하는 유기 발광층일 수 있다. 발광층은 정공 수송층(Hole Transporting Layer), 유기 발광층(Organic Light Emitting Layer), 및 전자 수송층(Electron Transporting Layer)을 포함할 수 있다. 제1 전극이 박막 트랜지스터층(TFTL)의 박막 트랜지스터를 통해 전압을 수신하고, 제2 전극이 캐소드 전압을 수신하면, 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동될 수 있고, 유기 발광층에서 서로 결합하여 발광할 수 있다.
다른 실시예에서, 발광 소자는 양자점 발광층을 포함하는 양자점 발광 다이오드, 무기 반도체를 포함하는 무기 발광 다이오드, 또는 마이크로 발광 다이오드를 포함할 수 있다.
봉지층(TFEL)은 발광 소자층(EML)의 상면과 측면을 덮을 수 있고, 발광 소자층(EML)을 보호할 수 있다. 몇몇 실시예에서 봉지층(TFEL)은 발광 소자층(EML)을 봉지하기 위한 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
터치 센싱층(TSU)은 봉지층(TFEL) 상에 배치될 수 있다. 터치 센싱층(TSU)은 정전 용량 방식으로 사용자의 터치를 감지하기 위한 복수의 터치 전극, 복수의 터치 전극과 터치 구동부(400)를 접속시키는 터치 라인들을 포함할 수 있다. 예를 들어, 터치 센싱층(TSU)은 상호 정전 용량(Mutual Capacitance) 방식 또는 자기 정전 용량(Self-Capacitance) 방식으로 사용자의 터치를 센싱할 수 있다.
다른 실시예에서, 터치 센싱층(TSU)은 표시층(DU) 상에 배치된 별도의 기판 상에 배치될 수 있다. 이 경우, 터치 센싱층(TSU)을 지지하는 기판은 표시층(DU)을 봉지하는 베이스 부재일 수 있다.
터치 센싱층(TSU)의 복수의 터치 전극은 표시 영역(DA)과 중첩되는 터치 센서 영역에 배치될 수 있다. 터치 센싱층(TSU)의 터치 라인들은 비표시 영역(NDA)과 중첩되는 터치 주변 영역에 배치될 수 있다.
컬러 필터층(CFL)은 터치 센싱층(TSU) 상에 배치될 수 있다. 컬러 필터층(CFL)은 복수의 발광 영역 각각에 대응되는 복수의 컬러 필터를 포함할 수 있다. 컬러 필터들 각각은 특정 파장의 광을 선택적으로 투과시키고, 다른 파장의 광을 차단하거나 흡수할 수 있다. 컬러 필터층(CFL)은 표시 장치(10)의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 컬러 필터층(CFL)은 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
컬러 필터층(CFL)은 터치 센싱층(TSU) 상에 직접 배치됨으로써, 표시 장치(10)는 컬러 필터층(CFL)을 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 표시 장치(10)의 두께는 상대적으로 작을 수 있다.
도 4는 일 실시예에 따른 표시 장치의 표시층을 나타내는 평면도이다.
도 4를 참조하면, 표시층(DU)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 표시 패널(100)의 중앙에 배치될 수 있다. 표시 영역(DA)에는 복수의 화소(PX), 복수의 게이트 라인(GL), 복수의 데이터 라인(DL), 및 복수의 전원 라인(VL)이 배치될 수 있다. 복수의 화소(PX)들 각각은 광을 방출하는 최소 단위로 정의될 수 있다.
복수의 게이트 라인(GL)은 게이트 구동부(210)로부터 수신된 게이트 신호를 복수의 화소(PX)에 공급할 수 있다. 복수의 게이트 라인(GL)은 제1 방향(DR1)으로 연장될 수 있고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 서로 이격될 수 있다.
일 실시예에 따른 표시 장치(10)는 각 화소(PX)의 발광에 필요한 전압을 제공하는 발광 배선(미도시)들을 더 포함할 수 있다. 상기 발광 배선들은 제1 방향(DR1)으로 연장될 수 있고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 서로 이격되며, 게이트 구동부(210)로부터 수신된 발광 신호를 복수의 화소(PX)에 공급할 수 있다.
복수의 데이터 라인(DL)은 표시 구동부(200)로부터 수신된 데이터 전압을 복수의 화소(PX)에 공급할 수 있다. 복수의 데이터 라인(DL)은 제2 방향(DR2)으로 연장될 수 있고, 제1 방향(DR1)으로 서로 이격될 수 있다.
복수의 전원 라인(VL)은 표시 구동부(200)로부터 수신된 전원 전압을 복수의 화소(PX)에 공급할 수 있다. 여기에서, 전원 전압은 구동 전압, 초기화 전압, 기준 전압, 및 저전위 전압 중 적어도 하나일 수 있다. 복수의 전원 라인(VL)은 제2 방향(DR2)으로 연장될 수 있고, 제1 방향(DR1)으로 서로 이격될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 비표시 영역(NDA)에는 게이트 구동부(210), 팬 아웃 라인들(FOL), 및 게이트 제어 라인들(GCL)들이 배치될 수 있다. 게이트 구동부(210)는 게이트 제어 신호를 기초로 복수의 게이트 신호를 생성할 수 있고, 복수의 게이트 신호를 설정된 순서에 따라 복수의 게이트 라인(GL)에 순차적으로 공급할 수 있다.
팬 아웃 라인들(FOL)은 표시 구동부(200)로부터 표시 영역(DA)까지 연장될 수 있다. 팬 아웃 라인들(FOL)은 표시 구동부(200)로부터 수신된 데이터 전압을 복수의 데이터 라인(DL)에 공급할 수 있다.
게이트 제어 라인(GCL)은 표시 구동부(200)로부터 게이트 구동부(210)까지 연장될 수 있다. 게이트 제어 라인(GCL)은 표시 구동부(200)로부터 수신된 게이트 제어 신호를 게이트 구동부(210)에 공급할 수 있다.
서브 영역(SBA)은 표시 구동부(200), 패드 영역(PA), 제1 및 제2 터치 패드 영역(TPA1, TPA2)을 포함할 수 있다.
표시 구동부(200)는 팬 아웃 라인들(FOL)에 표시 패널(100)을 구동하기 위한 신호들과 전압들을 출력할 수 있다. 표시 구동부(200)는 팬 아웃 라인들(FOL)을 통해 데이터 전압을 데이터 라인(DL)에 공급할 수 있다. 데이터 전압은 복수의 화소(PX)에 공급될 수 있고, 복수의 화소(PX)의 휘도를 제어할 수 있다. 표시 구동부(200)는 게이트 제어 라인(GCL)을 통해 게이트 제어 신호를 게이트 구동부(210)에 공급할 수 있다.
패드 영역(PA), 제1 터치 패드 영역(TPA1), 및 제2 터치 패드 영역(TPA2)은 서브 영역(SBA_9)의 가장자리에 배치될 수 있다. 패드 영역(PA), 제1 터치 패드 영역(TPA1), 및 제2 터치 패드 영역(TPA2)은 이방성 도전 필름 또는 SAP(Self Assembly Anisotropic Conductive Paste) 등과 같은 소재를 이용하여 회로 보드(300)에 전기적으로 연결될 수 있다.
패드 영역(PA)은 복수의 표시 패드부(DP)를 포함할 수 있다. 복수의 표시 패드부(DP)는 회로 보드(300)를 통해 그래픽 시스템에 접속될 수 있다. 복수의 표시 패드부(DP)는 회로 보드(300)와 접속되어 디지털 비디오 데이터를 수신할 수 있고, 디지털 비디오 데이터를 표시 구동부(200)에 공급할 수 있다.
도 5는 일 실시예에 따른 표시 장치의 터치 센싱층을 나타내는 평면도이다.
도 5를 참조하면, 터치 센싱층(TSU)은 사용자의 터치를 감지하는 터치 센서 영역(TSA), 및 터치 센서 영역(TSA)의 주변에 배치되는 터치 주변 영역(TOA)을 포함할 수 있다. 터치 센서 영역(TSA)은 표시 장치(10)의 표시 영역(DA)에 배치될 수 있고, 터치 주변 영역(TOA)은 표시 장치(10)의 비표시 영역(NDA)에 배치될 수 있다.
터치 센서 영역(TSA)은 복수의 터치 전극(SEN) 및 복수의 더미 전극(DME)을 포함할 수 있다. 복수의 터치 전극(SEN)은 물체 또는 사람의 터치를 감지하기 위해 상호 정전 용량 또는 자기 정전 용량을 형성할 수 있다. 복수의 터치 전극(SEN)은 복수의 구동 전극(TE) 및 복수의 감지 전극(RE)을 포함할 수 있다.
복수의 구동 전극(TE)은 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 복수의 구동 전극(TE)은 제1 방향(DR1) 및 제2 방향(DR2)으로 서로 이격될 수 있다. 제2 방향(DR2)으로 인접한 구동 전극들(TE)은 브릿지 전극(BE)을 통해 전기적으로 연결될 수 있다.
복수의 구동 전극(TE)은 구동 라인(TDL)을 통해 제1 터치 패드부(TP1)에 접속될 수 있다. 구동 라인(TDL)은 하부 구동 라인(TLa) 및 상부 구동 라인(TLb)을 포함할 수 있다. 예를 들어, 터치 센서 영역(TSA)의 하측에 배치된 구동 전극들(TE)은 하부 구동 라인(TLa)을 통해 제1 터치 패드부(TP1)에 접속될 수 있고, 터치 센서 영역(TSA)의 상측에 배치된 구동 전극들(TE)은 상부 구동 라인(TLb)을 통해 제1 터치 패드부(TP1)에 접속될 수 있다. 하부 구동 라인(TLa)은 터치 주변 영역(TOA)의 하측을 지나 제1 터치 패드부(TP1)까지 연장될 수 있다. 상부 구동 라인(TLb)은 터치 주변 영역(TOA)의 상측, 좌측, 및 하측을 경유하여 제1 터치 패드부(TP1)까지 연장될 수 있다. 제1 터치 패드부(TP1)는 회로 보드(300)를 통해 터치 구동부(400)에 접속될 수 있다.
브릿지 전극(BE)은 적어도 한 번 절곡될 수 있다. 예를 들어, 브릿지 전극(BE)은 꺾쇠 형태(“<” 또는 “>”)를 가질 수 있으나, 브릿지 전극(BE)의 평면 형태는 이에 한정되지 않는다. 제2 방향(DR2)으로 서로 인접한 구동 전극들(TE)은 복수의 브릿지 전극(BE)에 의해 연결될 수 있고, 브릿지 전극들(CE) 중 어느 하나가 단선되더라도 구동 전극들(TE)은 나머지 브릿지 전극(BE)을 통해 안정적으로 연결될 수 있다. 서로 인접한 구동 전극들(TE)은 두 개의 브릿지 전극(BE)에 의해 연결될 수 있으나, 브릿지 전극들(CE)의 개수는 이에 한정되지 않는다.
브릿지 전극(BE)은 복수의 구동 전극(TE) 및 복수의 감지 전극(RE)과 서로 다른 층에 배치될 수 있다. 제1 방향(DR1)으로 서로 인접한 감지 전극들(RE)은 복수의 구동 전극(TE) 또는 복수의 감지 전극(RE)과 같은 층에 배치된 연결부를 통해 전기적으로 연결될 수 있고, 제2 방향(DR2)으로 인접한 구동 전극들(TE)은 복수의 구동 전극(TE) 또는 복수의 감지 전극(RE)과 서로 다른 층에 배치된 브릿지 전극(BE)을 통해 전기적으로 연결될 수 있다. 따라서, 브릿지 전극(BE)이 복수의 감지 전극(RE)과 Z축 방향으로 서로 중첩되더라도, 복수의 구동 전극(TE)과 복수의 감지 전극(RE)은 서로 절연될 수 있다. 상호 정전 용량은 구동 전극(TE)과 감지 전극(RE) 사이에 형성될 수 있다.
복수의 감지 전극(RE)은 제1 방향(DR1)으로 연장되고 제2 방향(DR2)으로 서로 이격될 수 있다. 복수의 감지 전극(RE)은 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있고, 제1 방향(DR1)으로 인접한 감지 전극들(RE)은 연결부를 통해 전기적으로 연결될 수 있다.
복수의 감지 전극(RE)은 감지 라인(RL)을 통해 제2 터치 패드부(TP2)에 접속될 수 있다. 예를 들어, 터치 센서 영역(TSA)의 우측에 배치된 감지 전극들(RE)은 감지 라인(RL)을 통해 제2 터치 패드부(TP2)에 접속될 수 있다. 감지 라인(RL)은 터치 주변 영역(TOA)의 우측 및 하측을 경유하여 제2 터치 패드부(TP2)까지 연장될 수 있다. 제2 터치 패드부(TP2)는 회로 보드(300)를 통해 터치 구동부(400)에 접속될 수 있다.
복수의 더미 전극(DME) 각각은 구동 전극(TE) 또는 감지 전극(RE)에 의해 둘러싸일 수 있다. 복수의 더미 전극(DME) 각각은 구동 전극(TE) 또는 감지 전극(RE)과 이격되어 절연될 수 있다. 따라서, 더미 전극(DME)은 전기적으로 플로팅될 수 있다.
패드 영역(PA), 제1 터치 패드 영역(TPA1), 및 제2 터치 패드 영역(TPA2)은 서브 영역(SBA_9)의 가장자리에 배치될 수 있다. 패드 영역(PA), 제1 터치 패드 영역(TPA1), 및 제2 터치 패드 영역(TPA2)은 이방성 도전 필름 또는 SAP(Self Assembly Anisotropic Conductive Paste) 등과 같은 저저항 고신뢰성 소재를 이용하여 회로 보드(300)에 전기적으로 연결될 수 있다.
제1 터치 패드 영역(TPA1)은 패드 영역(PA)의 일측에 배치될 수 있고, 복수의 제1 터치 패드부(TP1)를 포함할 수 있다. 복수의 제1 터치 패드부(TP1)는 회로 보드(300) 상에 배치된 터치 구동부(400)에 전기적으로 연결될 수 있다. 복수의 제1 터치 패드부(TP1)는 복수의 구동 라인(TDL)을 통해 터치 구동 신호를 복수의 구동 전극(TE)에 공급할 수 있다.
제2 터치 패드 영역(TPA2)은 패드 영역(PA)의 타측에 배치될 수 있고, 복수의 제2 터치 패드부(TP2)를 포함할 수 있다. 복수의 제2 터치 패드부(TP2)는 회로 보드(300) 상에 배치된 터치 구동부(400)에 전기적으로 연결될 수 있다. 터치 구동부(400)는 복수의 제2 터치 패드부(TP2)에 접속된 복수의 감지 라인(RL)을 통해 터치 센싱 신호를 수신할 수 있고, 구동 전극(TE)과 감지 전극(RE) 간의 상호 정전 용량 변화를 센싱할 수 있다.
다른 실시예에서, 터치 구동부(400)는 복수의 구동 전극(TE) 및 복수의 감지 전극(RE) 각각에 터치 구동 신호를 공급할 수 있고, 복수의 구동 전극(TE) 및 복수의 감지 전극(RE) 각각으로부터 터치 센싱 신호를 수신할 수 있다. 터치 구동부(400)는 터치 센싱 신호를 기초로 복수의 구동 전극(TE) 및 복수의 감지 전극(RE) 각각의 전하 변화량을 센싱할 수 있다.
도 6은 도 5의 A1 영역을 확대한 확대도이다.
도 6을 참조하면, 터치 센싱층(TSU)은 터치 전극으로서, 복수의 구동 전극(TE), 복수의 감지 전극(RE), 및 복수의 더미 전극(DME)을 포함할 수 있고, 이들은 동일 층에 배치되어, 서로 이격될 수 있다. 또한 터치 센싱층(TSU)은 복수의 구동 전극(TE), 복수의 감지 전극(RE), 및 복수의 더미 전극(DME) 하부에 배치되는 복수의 브릿지 전극(BE)을 포함할 수 있다.
복수의 구동 전극(TE)은 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 복수의 구동 전극(TE)은 제1 방향(DR1) 및 제2 방향(DR2)으로 서로 이격될 수 있다. 제2 방향(DR2)으로 인접한 구동 전극(TE)들은 브릿지 전극(BE)을 통해 전기적으로 연결될 수 있다.
복수의 감지 전극(RE)은 제1 방향(DR1)으로 연장되고 제2 방향(DR2)으로 서로 이격될 수 있다. 복수의 감지 전극(RE)은 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있고, 제1 방향(DR1)으로 인접한 감지 전극(RE)들은 연결부(RCE)를 통해 전기적으로 연결될 수 있다. 예를 들어, 감지 전극(RE)들의 연결부(RCE)는 서로 인접한 구동 전극(TE)들의 최단 거리 내에 배치될 수 있다.
복수의 브릿지 전극(BE)은 구동 전극(TE) 및 감지 전극(RE)과 다른 층에 배치될 수 있다. 브릿지 전극(BE)은 제1 부분(BEa) 및 제2 부분(BEb)을 포함할 수 있다. 예를 들어, 브릿지 전극(BE)의 제1 부분(BEa)은 제1 터치 컨택홀(TCNT1)을 통해 일측에 배치된 구동 전극(TE)에 연결되어 제3 방향(DR3)으로 연장될 수 있다. 브릿지 전극(BE)의 제2 부분(BEb)은 감지 전극(RE)과 중첩되는 영역에서 제1 부분(BEa)으로부터 절곡되어 제2 방향(DR2)으로 연장될 수 있고, 제1 터치 컨택홀(TCNT1)을 통해 타측에 배치된 구동 전극(TE)에 연결될 수 있다. 이에 따라, 복수의 브릿지 전극(BE) 각각은 제2 방향(DR2)으로 인접한 구동 전극들(TE)을 전기적으로 연결할 수 있다.
한편, 도 6에서는 제4 방향(DR4) 및 제5 방향(DR5)이 추가로 정의되어 있다. 제4 방향(DR4)은 제1 방향(DR1) 일측과 제2 방향(DR2) 일측 사이의 방향이고, 제5 방향(DR5)은 제1 방향(DR1) 타측과 제2 방향(DR2) 일측 사이의 방향일 수 있다.
복수의 구동 전극(TE) 각각은 제4 방향(DR4)으로 연장된 제1 부분(TEa) 및 제5 방향(DR5)으로 연장된 제2 부분(TEb)을 포함할 수 있다. 복수의 감지 전극(RE) 각각은 제4 방향(DR4)으로 연장된 제1 부분(REa) 및 제5 방향(DR5)으로 연장된 제2 부분(REb)을 포함할 수 있다.
몇몇 실시예에서 복수의 구동 전극(TE), 복수의 감지 전극(RE), 및 복수의 더미 전극(DME)은 평면 상 메쉬(Mesh) 구조 또는 그물망 구조로 형성될 수 있다. 복수의 구동 전극(TE), 복수의 감지 전극(RE), 및 복수의 더미 전극(DME)은 평면 상에서 화소 그룹(PG)의 제1 내지 제3 발광 영역(EA1, EA2, EA3) 각각을 둘러쌀 수 있다. 따라서, 복수의 구동 전극(TE), 복수의 감지 전극(RE), 및 복수의 더미 전극(DME)은 제1 내지 제3 발광 영역(EA1, EA2, EA3)과 중첩되지 않을 수 있다. 복수의 브릿지 전극(BE) 역시 제1 내지 제3 발광 영역(EA1, EA2, EA3)과 중첩되지 않을 수 있다. 따라서, 표시 장치(10)는 제1 내지 제3 발광 영역(EA1, EA2, EA3)에서 방출된 광의 휘도가 터치 센싱층(TSU)에 의해 감소되는 것을 방지할 수 있다.
복수의 화소는 제1 내지 제3 화소를 포함할 수 있고, 제1 내지 제3 화소 각각은 제1 내지 제3 발광 영역(EA1, EA2, EA3)을 포함할 수 있다. 예를 들어, 제1 발광 영역(EA1)은 제1 색의 광 또는 청색 광을 방출할 수 있고, 제2 발광 영역(EA2)은 제2 색의 광 또는 녹색 광을 방출할 수 있으며, 제3 발광 영역(EA3)은 제3 색의 광 또는 적색 광을 방출할 수 있으나, 이에 한정되지 않는다.
하나의 화소 그룹(PG)은 하나의 제1 발광 영역(EA1), 두 개의 제2 발광 영역(EA2), 및 하나의 제3 발광 영역(EA3)을 포함하여 백색 계조를 표현할 수 있으나, 화소 그룹(PG)의 구성은 이에 한정되지 않는다. 제1 발광 영역(EA1)에서 방출된 광, 제2 발광 영역(EA2)에서 방출된 광 및 제3 발광 영역(EA3)에서 방출된 광의 조합에 의해 백색 계조가 표현될 수 있다.
제1 내지 제3 발광 영역(EA1, EA2, EA3)의 크기는 서로 다를 수 있다. 예를 들어, 제1 발광 영역(EA1)의 크기는 제3 발광 영역(EA3)의 크기보다 클 수 있고, 제3 발광 영역(EA3)의 크기는 제2 발광 영역(EA2)의 크기보다 클 수 있으나, 이에 한정되지 않는다. 몇몇 실시예에서 제1 내지 제3 발광 영역(EA1, EA2, EA3)의 크기는 동일할 수 있다.
도 6 에서는 제1 내지 제3 발광 영역(EA1, EA2, EA3)의 평면상 형상이 원형인 것으로 도시하였으나, 이에 한정되지 않는다. 몇몇 실시예에서 제1 내지 제3 발광 영역(EA1, EA2, EA3)의 평면상 형상은 대체로 팔각형일 수 있다. 또 다른 실시예에서 제1 내지 제3 발광 영역(EA1, EA2, EA3)의 평면상 형상은 마름모나 기타 다른 다각형, 모서리가 둥근 다각형 등일 수 있다.
도 7은 일 실시예에 따른 표시 장치의 화소 그룹을 확대한 확대도이다. 도 8은 도 7의 X1-X1` 선을 따라 자른 개략적인 단면을 도시한 단면도이다. 도 9는 시야각 대비 휘도의 상관관계를 설명하기 위한 그래프이다.
도 7 및 도 8을 참조하여 표시 장치(10)의 단면 구조에 대하여 설명하기로 한다. 표시 장치(10)의 표시 패널(100)은 표시층(DU), 터치 센싱층(TSU), 및 컬러 필터층(CFL)을 포함할 수 있다. 표시층(DU)은 기판(SUB), 박막 트랜지스터층(TFTL), 발광 소자층(EML), 및 봉지층(TFEL)을 포함할 수 있다. 또한, 표시 패널(100)은 봉지층(TFEL) 상에 배치되는 제1 차광층(BM1) 및 터치 센싱층(TSU) 상에 배치되는 제2 차광층(BM2)을 포함할 수 있다.
기판(SUB)은 베이스 기판 또는 베이스 부재일 수 있다. 기판(SUB)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 예를 들어, 기판(SUB)은 폴리이미드(PI)와 같은 고분자 수지를 포함할 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 기판(SUB)은 글라스 재질 또는 금속 재질을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 제1 버퍼층(BF1), 하부 금속층(BML), 제2 버퍼층(BF2), 박막 트랜지스터(TFT), 게이트 절연층(GI), 제1 층간 절연층(ILD1), 커패시터 전극(CPE), 제2 층간 절연층(ILD2), 제1 연결 전극(CNE1), 제1 보호층(PAS1), 제2 연결 전극(CNE2), 및 제2 보호층(PAS2)을 포함할 수 있다.
제1 버퍼층(BF1)은 기판(SUB) 상에 배치될 수 있다. 제1 버퍼층(BF1)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 예를 들어, 제1 버퍼층(BF1)은 교번하여 적층된 복수의 무기막을 포함할 수 있다.
하부 금속층(BML)은 제1 버퍼층(BF1) 상에 배치될 수 있다. 예를 들어, 하부 금속층(BML)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 버퍼층(BF2)은 제1 버퍼층(BF1) 및 하부 금속층(BML)을 덮을 수 있다. 제2 버퍼층(BF2)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 예를 들어, 제2 버퍼층(BF2)은 교번하여 적층된 복수의 무기막을 포함할 수 있다.
박막 트랜지스터(TFT)는 제2 버퍼층(BF2) 상에 배치될 수 있고, 복수의 화소 각각의 화소 회로를 구성할 수 있다. 예를 들어, 박막 트랜지스터(TFT)는 화소 회로의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다. 박막 트랜지스터(TFT)는 반도체층(ACT), 소스 전극(SE), 드레인 전극(DE), 및 게이트 전극(GE)을 포함할 수 있다.
반도체층(ACT)은 제2 버퍼층(BF2) 상에 배치될 수 있다. 반도체층(ACT)은 하부 금속층(BML) 및 게이트 전극(GE)과 두께 방향으로 중첩될 수 있고, 게이트 절연층(GI)에 의해 게이트 전극(GE)과는 절연될 수 있다. 반도체층(ACT)의 일부는 반도체층(ACT)의 물질이 도체화되어 소스 전극(SE) 및 드레인 전극(DE)을 형성할 수 있다.
게이트 전극(GE)은 게이트 절연층(GI) 상에 배치될 수 있다. 게이트 전극(GE)은 게이트 절연층(GI)을 사이에 두고, 반도체층(ACT)과 중첩될 수 있다.
게이트 절연층(GI)은 반도체층(ACT) 상에 배치될 수 있다. 예를 들어, 게이트 절연층(GI)은 반도체층(ACT), 및 제2 버퍼층(BF2)을 덮을 수 있고, 반도체층(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 절연층(GI)은 제1 연결 전극(CNE1)이 관통하는 컨택홀을 포함할 수 있다.
제1 층간 절연층(ILD1)은 게이트 전극(GE) 및 게이트 절연층(GI)을 덮을 수 있다. 제1 층간 절연층(ILD1)은 제1 연결 전극(CNE1)이 관통하는 컨택홀을 포함할 수 있다. 제1 층간 절연층(ILD1)의 컨택홀은 게이트 절연층(GI)의 컨택홀 및 제2 층간 절연층(ILD2)의 컨택홀과 연결될 수 있다.
커패시터 전극(CPE)은 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 커패시터 전극(CPE)은 두께 방향에서 게이트 전극(GE)과 중첩될 수 있다. 커패시터 전극(CPE) 및 게이트 전극(GE)은 정전 용량을 형성할 수 있다.
제2 층간 절연층(ILD2)은 커패시터 전극(CPE) 및 제1 층간 절연층(ILD1)을 덮을 수 있다. 제2 층간 절연층(ILD2)은 제1 연결 전극(CNE1)이 관통하는 컨택홀을 포함할 수 있다. 제2 층간 절연층(ILD2)의 컨택홀은 제1 층간 절연층(ILD1)의 컨택홀 및 게이트 절연층(GI)의 컨택홀과 연결될 수 있다.
제1 연결 전극(CNE1)은 제2 층간 절연층(ILD2) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 박막 트랜지스터(TFT)의 드레인 전극(DE)과 제2 연결 전극(CNE2)을 전기적으로 연결할 수 있다. 제1 연결 전극(CNE1)은 제2 층간 절연층(ILD2), 제1 층간 절연층(ILD1), 및 게이트 절연층(GI)에 형성된 컨택홀에 삽입되어 박막 트랜지스터(TFT)의 드레인 전극(DE)에 컨택될 수 있다.
제1 보호층(PAS1)은 제1 연결 전극(CNE1) 및 제2 층간 절연층(ILD2)을 덮을 수 있다. 제1 보호층(PAS1)은 박막 트랜지스터(TFT)를 보호할 수 있다. 제1 보호층(PAS1)은 제2 연결 전극(CNE2)이 관통하는 컨택홀을 포함할 수 있다.
제2 연결 전극(CNE2)은 제1 보호층(PAS1) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제1 연결 전극(CNE1) 및 발광 소자(ED)의 화소 전극(AE)을 전기적으로 연결할 수 있다. 제2 연결 전극(CNE2)은 제1 보호층(PAS1)에 형성된 컨택홀에 삽입되어 제1 연결 전극(CNE1)에 컨택될 수 있다.
제2 보호층(PAS2)은 제2 연결 전극(CNE2) 및 제1 보호층(PAS1)을 덮을 수 있다. 제2 보호층(PAS2)은 발광 소자(ED)의 화소 전극(AE)이 관통하는 컨택홀을 포함할 수 있다. 한편, 제2 보호층(PAS2)은 청구항에서 비아 절연층으로 지칭될 수 있다.
발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있다. 발광 소자층(EML)은 발광 소자(ED) 및 화소 정의막(PDL)을 포함할 수 있다. 발광 소자(ED)는 화소 전극(AE), 발광층(EL), 및 공통 전극(CE)을 포함할 수 있다.
화소 전극(AE)은 제2 보호층(PAS2) 상에 배치될 수 있다. 화소 전극(AE)은 화소 정의막(PDL)의 개구부 중 어느 하나와 중첩하도록 배치될 수 있다. 화소 전극(AE)은 제1 및 제2 연결 전극(CNE1, CNE2)을 통해 박막 트랜지스터(TFT)의 드레인 전극(DE)에 전기적으로 연결될 수 있다.
화소 정의막(PDL)은 복수의 개구부들을 포함하여 제2 보호층(PAS2) 및 화소 전극(AE)의 일부 상에 배치될 수 있다. 화소 정의막(PDL)의 각 개구부들은 화소 전극(AE)의 일부를 노출할 수 있다. 상술한 바와 같이, 화소 정의막(PDL)의 개구부들 각각은 제1 내지 제3 발광 영역(EA1, EA2, EA3)을 정의할 수 있고, 이들의 면적 또는 크기는 서로 다를 수 있다.
화소 정의막(PDL)은 복수의 개구부들을 형성하고 각 발광 영역(EA1, EA2, EA3)의 바깥 부분으로 경사진 형상을 가지는 경사부(PDLa) 및 경사부(PDLa)의 일측에 배치되어 평탄한 형상을 가지는 평탄부(PDLb)를 포함할 수 있다. 예를 들어, 화소 정의막(PDL)의 경사부(PDLa)는 화소 정의막(PDL)의 외곽에 배치되고, 평탄부(PDLb)는 화소 정의막(PDL)의 중앙에 배치될 수 있다. 화소 정의막(PDL)의 경사부(PDLa)의 경사는 후술하는 발광층(EL)에서 방출되는 빛의 시야각에 대응되어 형성될 수 있다. 이에 대한 설명은 후술하도록 한다.
화소 정의막(PDL)은 복수의 발광 소자(ED) 각각의 화소 전극(AE)을 이격 및 절연시킬 수 있다. 화소 정의막(PDL)은 광 흡수 물질을 포함하여 광 반사를 방지할 수 있다. 예를 들어, 화소 정의막(PDL)은 폴리이미드(PI)계 바인더, 및 적색, 녹색과 청색이 혼합된 피그먼트를 포함할 수 있다. 또는, 화소 정의막(PDL)은 cardo계 바인더 수지 및 락탐계 블랙 피그먼트(lactam black pigment)와 블루 피그먼트의 혼합물을 포함할 수 있다. 또는, 화소 정의막(PDL)은 카본블랙을 포함할 수 있다.
발광층(EL)은 화소 전극(AE) 및 화소 정의막(PDL)의 일부 상에 배치될 수 있다. 예를 들어, 발광층(EL)은 화소 정의막(PDL)이 형성하는 개구부에 의해 노출되는 화소 전극(AE)의 일면 및 화소 정의막(PDL)의 경사부(PDLa)의 일 부분 상에 배치될 수 있다.
발광층(EL)은 유기 물질로 이루어진 유기 발광층일 수 있다. 발광층(EL)이 유기 발광층에 해당하는 경우, 박막 트랜지스터(TFT)가 발광 소자(ED)의 화소 전극(AE)에 소정의 전압을 인가하고, 발광 소자(ED)의 공통 전극(CE)이 공통 전압 또는 캐소드 전압을 수신하면, 정공과 전자 각각이 정공 수송층과 전자 수송층을 통해 발광층(EL)으로 이동할 수 있고, 정공과 전자가 발광층(EL)에서 서로 결합하여 광을 방출할 수 있다.
공통 전극(CE)은 제1 내지 제3 발광 영역(EA1, EA2, EA3)에서 발광층(EL) 상에 배치될 수 있고, 제1 내지 제3 발광 영역(EA1, EA2, EA3)을 제외한 영역에서 화소 정의막(PDL) 상에 배치될 수 있다. 예를 들어, 공통 전극(CE)은 발광층(EL) 및 발광층(EL)이 배치되지 않는 화소 정의막(PDL)의 일 부분 상에 배치될 수 있다. 또한, 공통 전극(CE)은 복수의 화소 별로 구분되지 않고 전체 화소에 공통되는 전극 형태로서 표시 영역(DA) 전면에 구현될 수 있다.
공통 전극(CE)은 공통 전압 또는 저전위 전압을 수신할 수 있다. 화소 전극(AE)이 데이터 전압에 대응되는 전압을 수신하고 공통 전극(CE)이 저전위 전압을 수신하면, 전위 차가 화소 전극(AE)과 공통 전극(CE) 사이에 형성됨으로써, 발광층(EL)이 광을 방출할 수 있다.
도 9를 참조하면, 발광층(EL)이 방출하는 광은 여러 각도로 방출될 수 있고, 시야각(θ)에 따라 그 휘도가 달라질 수 있다. 본 명세서에서 시야각(θ)은 제3 방향(DR3)과 평행한 일 직선과 발광층(EL)으로부터 방출되는 광이 이루는 각도를 의미하는 것으로서, 도 8에서는 발광층(EL)으로부터 방출되는 빛의 경로(LD)와 제3 방향(DR3)과 평행한 일 직선이 이루는 각도로 도시되어 있다.
일반적으로, 발광층(EL)이 방출하는 광의 휘도는 도 9에 도시된 바와 같이, 시야각(θ)이 증가할수록 감소하는 상관관계를 가질 수 있다. 예를 들어, 발광층(EL)으로부터 방출되는 광이 적색(RED)이고, 그 시야각(θ)이 30°인 경우에는 시야각(θ)이 0°인 경우의 80%의 휘도를 가질 수 있다. 한편, 발광층(EL)으로부터 방출되는 광의 휘도가 시야각(θ)이 0°인 경우의 휘도의 80% 이상인 경우에는, 사용자가 표시 장치(10)의 외부에서 방출되는 광을 충분히 인식할 수 있다. 따라서, 발광층(EL)의 끝단으로부터 화소 정의막(PDL)에 의해 차광되지 않고 방출되는 빛의 경로(LD)가 제3 방향(DR3)과 평행한 일직선과 대략 30°의 각도를 이루도록 화소 정의막(PDL)의 경사부(PDLb)를 경사지게 형성한다면 발광층(EL)으로부터 사선으로 방출되는 광을 활용하여 광 효율을 높이고, 표시 장치(10)의 정면뿐만 아니라 측면에서도 화면이 시인될 수 있도록 할 수 있다. 몇몇 실시예에서 빛의 경로(LD)는 제3 방향(DR3)과 평행한 일직선과 대략 30°의 각도를 이룰 수 잇으나, 이에 제한되는 것은 아니다.
다시 도 7 및 도 8을 참조하면, 봉지층(TFEL)은 공통 전극(CE) 상에 배치되어, 복수의 발광 소자(ED)를 덮을 수 있다. 몇몇 실시예에서, 봉지층(TFEL)은 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함하여, 발광 소자층(EML)에 산소, 수분 또는 먼지와 같은 이물질이 침투되는 것을 방지할 수 있다.
예시적인 실시예에서, 봉지층(TFEL)은 제3 방향(DR3)으로 순차 적층되는 제1 봉지층(TFE1), 제2 봉지층(TFE2) 및 제3 봉지층(TFE3)을 포함할 수 있다. 제1 봉지층(TFE1)과 제3 봉지층(TFE3)은 무기 봉지층이고, 이들 사이에 배치된 제2 봉지층(TFE2)은 유기 봉지층일 수 있다.
제1 봉지층(TFE1)과 제3 봉지층(TFE3)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드를 포함할 수 있다.
제2 봉지층(TFE2)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층(320)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다. 제2 봉지층(TFE2)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다.
제2 봉지층(TFE2)은 각 발광 영역(EA1, EA2, EA3)에 대응되어 배치되고, 이외의 영역에는 배치되지 않을 수 있다.
예를 들어, 제1 봉지층(TFE1)은 공통 전극(CE) 상에 배치되고, 발광 영역(EA1, EA2, EA3)과 중첩하는 부분에서 평탄한 프로파일을 가지다가 화소 정의막(PDL)의 경사부(PDLa)와 중첩하는 부분에서 경사진 프로파일을 가지도록 형성되어 발광 영역(EA1, EA2, EA3) 상에 제2 봉지층(TFE2)이 배치될 수 있는 공간을 형성할 수 있다. 제2 봉지층(TFE2)은 제1 봉지층(TFE1)이 발광 영역(EA1, EA2, EA3) 상에 형성하는 상기 공간에 배치되어 화소 정의막(PDL)의 경사부(PDLa) 상에 배치될 수 있으나, 평탄부(PDLb)에는 배치되지 않을 수 있다. 다시 말해, 제2 봉지층(TFE2)은 각 발광 영역(EA1, EA2, EA3)에 배치되되, 화소 정의막(PDL)을 사이에 두고 서로 이격될 수 있다. 제3 봉지층(TFE3)은 제2 봉지층(TFE2)이 배치되는 부분에서 제2 봉지층(TFE2)과 직접 접촉하고, 제2 봉지층(TFE2)이 배치되지 않는 부분에서 제1 봉지층(TFE1)과 직접 접촉할 수 있다.
상기한 바와 같은 구성에 의해, 봉지층(TFEL)은 후술하는 표시 장치(10)의 제조 공정 중 형성되는 유기 입자(PC)를 완전히 커버할 수 있다.
제1 차광층(BM1)은 봉지층(TFEL) 상에 배치되어 발광 영역(EA1, EA2, EA3)과 각각 중첩하는 개구부들을 형성할 수 있다. 예를 들어, 제1 차광층(BM1)의 제1 개구부는 제1 발광 영역(EA1)과 중첩하도록 배치될 수 있다. 제1 차광층(BM1)의 제2 개구부는 제2 발광 영역(EA2)과 중첩하도록 배치될 수 있다. 제2 차광층(BM2)의 제3 개구부는 제3 발광 영역(EA3)과 중첩하도록 배치될 수 있다.
제1 차광층(BM1)은 광 흡수 물질을 포함할 수 있다. 몇몇 실시예에서, 제1 차광층(BM1)은 무기 흑색 안료 또는 유기 흑색 안료를 포함할 수 있다. 무기 흑색 안료는 카본 블랙(Carbon Black)일 수 있고, 유기 흑색 안료는 락탐 블랙(Lactam Black), 페릴렌 블랙(Perylene Black), 및 아닐린 블랙(Aniline Black) 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다.
제1 차광층(BM1)은 외부로부터 입사되는 외부 광을 흡수하여 외부 광이 반사되는 것을 방지하고, 제1 내지 제3 발광 영역(EA1, EA2, EA3) 사이에 가시광이 침범하여 혼색되는 것을 방지함으로써, 표시 장치(10)의 색 재현율을 향상시킬 수 있다. 다시 말해 제1 차광층(BM1)의 면적이 커질수록 외부 광이 반사되는 비율을 줄이고, 전자 기기(1_9)의 색 재현율이 향상될 수 있다.
제1 차광층(BM1)의 각 개구부들의 면적 또는 크기는 화소 정의막(PDL)의 개구부들의 면적 또는 크기보다 클 수 있다. 다시 말해 제1 차광층(BM1)이 형성하는 개구부의 폭(w1)은 화소 정의막(PDL)이 형성하는 개구부의 폭(w0)보다 클 수 있다.
그런데, 상술한 바와 같이, 발광층(EL)의 끝단으로부터 화소 정의막(PDL)에 의해 차광되지 않고 방출되는 빛의 경로(LD)가 제3 방향(DR3)과 평행한 일직선과 대략 30°의 각도를 이루는 경우 광 효율을 높이고, 화면이 정면뿐만 아니라 측면에서도 시인될 수 있으므로, 제1 차광층(BM1)의 면적을 빛의 경로(LD)를 넘지 않게끔 확장하여야 광 효율과 측면 시인성을 확보할 수 있다.
이 경우, 빛의 경로(LD)는 제3 방향(DR3) 일측으로 갈수록 발광 영역(EA1, EA2, EA3)의 외측으로 더욱 퍼지므로, 제1 차광층(BM1)의 배치가 발광 소자(ED)와 제3 방향(DR3)으로 멀어질수록 제1 차광층(BM1)이 차지할 수 있는 면적이 줄어들 수 있다. 따라서, 제1 차광층(BM1)의 면적을 표시 장치(10)의 광 효율과 측면 시인성에 영향을 주지 않는 한도에서 최대한으로 확장하기 위해서는 제1 차광층(BM1)을 발광 소자(ED)와 제3 방향(DR3)으로 최대한 가깝게 배치하여야 할 필요가 있다.
일 실시예에 따른 표시 장치(10)의 제1 차광층(BM1)은 대체로 봉지층(TFEL)의 제1 봉지층(TFEL1)과 제3 봉지층(TFEL3)이 직접 접촉하는 부분 상에 배치될 수 있다. 제1 차광층(BM1)은 제3 봉지층(TFEL3)과 직접 접촉할 수 있다. 상술한 바와 같이 제2 봉지층(TFE2)이 발광 영역(EA1, EA2, EA3) 상에 일부 배치되고, 나머지 영역에서는 배치되지 않아 봉지층(TFEL) 자체의 두께가 줄어들게 되므로, 그 상에 배치되는 제1 차광층(BM1)의 면적을 표시 장치(10)의 광 효율과 측면 시인성에 영향을 주지 않는 한도에서 최대한으로 넓혀 외광 반사율을 개선할 수 있다.
제1 오버코트층(OC1)은 제1 차광층(BM1) 및 제1 차광층(BM1)이 배치되지 않는 봉지층(TFEL)의 제3 봉지층(TFE3) 상에 배치될 수 있다. 제 오버코트층(OC1)은 제1 차광층(BM1)에 의해 발생하는 단차를 보상하는 평탄화막 역할을 할 수 있다. 또한, 제1 오버코트층(OC1)은 제2 봉지층(TFE2)보다 상대적으로 낮은 유전율을 가지어 후술하는 터치 센싱층(TSU)의 감도를 높일 수 있다. 예를 들어, 제1 오버코트층(OC1)의 유전율은 2 F/m 일 수 있으나, 이에 제한되는 것은 아니다.
터치 센싱층(TSU)은 제1 오버코트층(OC1) 상에 배치될 수 있다. 터치 센싱층(TSU)은 제1 터치 절연층(SIL1), 제2 터치 절연층(SIL2), 터치 전극(TL), 및 제3 터치 절연층(SIL3)을 포함할 수 있다.
제1 터치 절연층(SIL1)은 제1 오버코트층(OC1) 상에 배치될 수 있다. 제1 터치 절연층(SIL1)은 절연 및 광학적 기능을 가질 수 있다. 제1 터치 절연층(SIL1)은 적어도 하나의 무기막을 포함할 수 있다. 선택적으로, 제1 터치 절연층(SIL1)은 생략될 수도 있다.
제2 터치 절연층(SIL2)은 제1 터치 절연층(SIL1)을 덮을 수 있다. 도면에 도시되지 않았으나, 제1 터치 절연층(SIL1) 상에는 다른 층의 터치 전극으로서 도 6에서 상술한 브릿지 전극(BE)이 더 배치될 수 있고, 제2 터치 절연층(SIL2)은 브릿지 전극(BE)을 덮을 수 있다. 제2 터치 절연층(SIL2)은 절연 및 광학적 기능을 가질 수 있다. 예를 들어, 제2 터치 절연층(SIL2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 적어도 하나를 포함하는 무기막일 수 있다.
터치 전극 중 구동 전극(TE) 및 감지 전극(RE)은 제2 터치 절연층(SIL2) 상에 배치될 수 있다. 도 8에서는 감지 전극(RE)의 제1 부분(REa)과 제2 부분(REb)이 도시되어 있다. 구동 전극(TE) 및 감지 전극(RE)각각은 제1 내지 제3 발광 영역(EA1, EA2, EA3)과 중첩되지 않을 수 있다. 구동 전극(TE) 및 감지 전극(RE) 각각은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), ITO(Indium Tin Oxide)의 단일층으로 형성되거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다.
제3 터치 절연층(SIL3)은 구동 전극(TE) 및 감지 전극(RE), 및 제2 터치 절연층(SIL2)을 덮을 수 있다. 제3 터치 절연층(SIL3)은 절연 및 광학적 기능을 가질 수 있다. 제3 터치 절연층(SIL3)은 제2 터치 절연층(SIL2)에 예시된 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제2 차광층(BM2)은 터치 센싱층(TSU)의 제3 터치 절연층(SIL3) 상에 배치될 수 있다. 제2 차광층(BM2)은 차광층(BM)은 터치 전극을 커버하도록 배치되되, 발광 영역(EA1, EA2, EA3)과 중첩하도록 배치된 복수의 개구부들을 포함할 수 있다. 예를 들어, 제2 차광층(BM2)의 제1 개구부는 제1 발광 영역(EA1) 또는 제1 차광층(BM1)의 제1 개구부와 중첩하도록 배치될 수 있다. 제2 차광층(BM2)의 제2 개구부는 제2 발광 영역(EA2) 또는 제1 차광층(BM1)의 제2 개구부와 중첩하도록 배치될 수 있다. 제2 차광층(BM2)의 제3 개구부는 제3 발광 영역(EA3) 또는 제1 차광층(BM1)의 제3 개구부와 중첩하도록 배치될 수 있다.
제2 차광층(BM2)은 광 흡수 물질을 포함할 수 있다. 예를 들어, 제2 차광층(BM2)은 무기 흑색 안료 또는 유기 흑색 안료를 포함할 수 있다. 무기 흑색 안료는 카본 블랙(Carbon Black)일 수 있고, 유기 흑색 안료는 락탐 블랙(Lactam Black), 페릴렌 블랙(Perylene Black), 및 아닐린 블랙(Aniline Black) 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다. 제2 차광층(BM2)은 제1 내지 제3 발광 영역(EA1, EA2, EA3) 사이에 가시광이 침범하여 혼색되는 것을 방지함으로써, 표시 장치(10)의 색 재현율을 향상시킬 수 있다.
제2 차광층(BM2)의 각 개구부들의 면적 또는 크기는 화소 정의막(PDL)의 개구부들의 면적 또는 크기보다 크고, 제1 차광층(BM1)의 각 개구부들의 면적 또는 크기보다 클 수 있다. 다시 말해 제2 차광층(BM2)이 형성하는 개구부의 폭(w2)은 제1 차광층(BM1)이 형성하는 개구부의 폭(w1) 및 화소 정의막(PDL)이 형성하는 개구부의 폭(w0)보다 클 수 있다. 이에 따라, 발광 영역(EA1, EA2, EA3)에서 방출된 광들이 표시 장치(10)의 정면뿐만 아니라 측면에서도 사용자에게 시인될 수 있다. 한편, 제2 차광층(BM2)역시 제1 차광층(BM1)의 경우와 마찬가지로 발광층(EL)의 끝단으로부터 화소 정의막(PDL)에 의해 차광되지 않고 방출되는 빛의 경로(LD)를 넘지 않게끔 배치될 수 있다.
컬러 필터층(CFL)의 컬러 필터(CF1, CF2, CF3)들은 제2 차광층(BM2) 및 제3 터치 절연층(SIL3) 상에 배치될 수 있다. 서로 다른 컬러 필터(CF1, CF2, CF3)들은 각각 서로 다른 발광 영역(EA1, EA2, EA3) 또는 제1 차광층(BM1) 및 제2 차광층(BM2)이 형성하는 개구부에 대응하여 배치될 수 있다.
예를 들어, 제1 컬러 필터(CF1)는 제1 발광 영역(EA1)에 대응하여 배치되고, 제2 컬러 필터(CF2)는 제2 발광 영역(EA2)에 대응하여 배치되며, 제3 컬러 필터(CF3)는 제3 발광 영역(EA3)에 대응하여 배치될 수 있다. 제1 컬러 필터(CF1)는 차광층(BM)의 제1 홀(OPT1)에 배치되고, 제2 컬러 필터(CF2)는 차광층(BM)의 제2 홀(OPT2)에 배치되며, 제3 컬러 필터(CF3)는 차광층(BM)의 제3 홀(OPT3)에 배치될 수 있다. 컬러 필터(CF1, CF2, CF3)들 각각은 제2 차광층(BM2)의 개구부들보다 평면도 상 큰 면적을 갖도록 배치될 수 있고, 일부는 제2 차광층(BM2) 상에 직접 배치될 수 있다.
제2 오버코트층(OC2)은 컬러 필터(CF1, CF2, CF3)들 상에 배치되어, 컬러 필터(CF1, CF2, CF3)의 상단을 평탄화시킬 수 있다. 제2 오버코트층(OC2)은 가시광 대역의 색을 가지고 있지 않는 무색의 투광성 층일 수 있다. 예를 들어, 제2 오버코트층(OC2)은 아크릴 계열의 수지와 같은 무색의 투광성 유기물을 포함할 수 있다.
일 실시예에 따른 표시 장치(10)는 유기 입자(PC)를 더 포함할 수 있다. 유기 입자(PC)는 후술하는 표시 장치 제조 공정에서 발광층(EL)을 형성하면서 발생하는 잔여물로서, 대체로 화소 정의막(PDL)의 평탄부(PDLb) 상에 배치될 수 있으나, 이에 제한되는 것은 아니다. 도 8에서는 유기 입자(PC)가 화소 정의막(PDL)의 평탄부(PDLb) 상에 배치되는 것을 예시하였다.
유기 입자(PC)는 공통 전극(CE) 및 봉지층(TFEL)의 제1 봉지층(TFE1)을 관통할 수 있으나, 도 7에 도시된 바와 같이 일부 영역에 배치므로, 공통 전극(CE)은 유기 입자(PC)가 배치되지 않은 부분을 통해 서로 다른 발광 영역(EA1, EA2, EA2)과의 컨택을 확보할 수 있다. 유기 입자(PC)는 봉지층(TFEL)의 제3 봉지층(TFEL)에 의해 완전히 커버될 수 있다.
이하에서는 유기 입자(PC)의 형성 과정 및 일 실시예에 따른 표시 장치를 제조하는 공정에 대해 설명하도록 한다.
도 10 내지 도 17은 일 실시예에 따른 표시 장치를 제조하는 공정을 설명하기 위한 공정별 단면도들이다.
먼저 도 10을 참조하면, 화소 정의막(PDL)이 노출하는 화소 전극(AE) 상에 발광층(EL)을 형성한다. 발광층(EL)을 형성하는 공정은 예를 들어, 화학기상증착법(Chemical Vapor Deposition, CVD)으로 수행될 수 있으나, 이에 제한되는 것은 아니다.
발광층(EL)을 형성하는 공정이 수행되는 과정에서 도 10에 도시된 바와 같이, 유기 잔사(PC`)가 형성될 수 있다. 유기 잔사(PC`)는 발광층(EL)이 형성되는 과정에서 발생하는 잔여물로서, 발광층(EL)과 실질적으로 동일한 물질을 포함할 수 있다.
유기 잔사(PC`)의 존재 하에 후속 공정으로서 박막 봉지층을 형성하는 공정을 수행하는 경우에는 유기 잔사(PC`)를 매개로하여 외부 습기 등이 투습할 우려가 있으므로, 이를 제거하거나 크기를 줄일 필요가 있다. 도 8에 도시된 유기 입자(PC)는 유기 잔사(PC`)의 크기가 후속 공정을 거쳐 작아진 것일 수 있다. 이에 대한 설명은 후술하도록 한다
이어 도 11을 참조하면, 발광층(EL)상에 공통 전극(CE)을 형성한다. 공통 전극(CE)을 형성하는 공정은 예를 들어, 화학기상증착법(CVD)으로 수행될 수 있으나, 이에 제한되는 것은 아니다.
공통 전극(CE)은 상술한 바와 같이 표시 영역(DA)의 전면에 형성될 수 있으나, 유기 잔사(PC`)를 커버하지 못할 수 있다. 예를 들어, 유기 잔사(PC`)는 공통 전극(CE)을 관통할 수 있다. 몇몇 실시에서 유기 잔사(PC`)의 상면에는 공통 전극(CE)의 일 부분이 배치될 수도 있다.
그 다음 도 12를 참조하면, 공통 전극(CE) 상에 제1 봉지층(TFE1)을 형성한다. 제1 봉지층(TFE1)은 유기 잔사(PC`)를 완전히 커버하지 못하고, 유기 잔사(PC`)가 배치되는 부분에서 끊어질 수 있다. 예를 들어, 유기 잔사(PC`)는 제1 봉지층(TFE1)을 관통하고, 제1 봉지층(TFE1)의 일 부분(TFE1`)은 유기 잔사(PC`)의 상면 상에 배치될 수 있다.
이어 도 13을 참조하면, 화소 정의막(PDL)에 형성된 각각의 개구부 상에 제2 봉지층(TFE2)을 형성한다. 제2 봉지층(TFE2)을 형성하는 공정은 예를 들어, 잉크젯(Ink-jet) 프린팅 장치를 통해 수행될 수 있다.
제2 봉지층(TFE2)은 화소 정의막(PDL)에 형성되는 개구부에 선택적으로 배치되므로, 상술한 바와 같이 봉지층(TFEL) 자체의 두께를 줄일 수 있고, 그 상에 배치되는 제1 차광층(BM1)의 면적을 최대한으로 넓힐 수 있다.
그 다음 도 14 및 도 15를 참조하면, 제2 봉지층(TFE2) 상에 포토 레지스트 패턴(PR)을 형성하고, 유기 잔사(PC`)를 제거한다. 제2 봉지층(TFE2) 상에 포토 레지스트 패턴(PR)을 형성하는 공정은 예를 들어, 감광성 유기 물질을 형성한 후 현상 및 노광하여 형성할 수 있다.
유기 잔사(PC`)를 제거하는 공정은 예를 들어, 건식 식각을 통해 수행될 수 있다. 이 경우, 유기 잔사(PC`)를 제거하는 공정은 제1 봉지층(TFE1)에 반응성이 없는 식각 가스를 사용하여 수행될 수 있다. 이에 따라 제1 봉지층(TFE1)은 식각되지 않을 수 있다. 또한 제2 봉지층(TFE2) 상에 배치되는 포토 레지스트 패턴(PR)은 식각 방지막으로서 제2 봉지층(TFE2)을 상기 긱각 가스로부터 보호할 수 있다. 한편, 유기 잔사(PC`) 상에 배치되는 제1 봉지층(TFE1)의 일 부분(TFE1`)은 유기 잔사(PC`)가 측면으로도 식각됨에 따라 유기 잔사(PC`)와 함께 제거될 수 있다.
이에 따라 유기 잔사(PC`)는 전부 제거되거나 혹은 그 일부가 제거됨으로써 크기가 줄어들어 유기 입자(PC)가 되고, 제2 봉지층(TFE2) 상에 배치되는 포토 레지스트 패턴(PR)도 약간 식각되어 그 두께가 줄어들 수 있다.
이어, 도 16 및 도 17을 참조하면, 제2 봉지층(TFE2) 및 유기 입자(PC) 상에 제3 봉지층(TFE3)을 형성하고, 제3 봉지층(TFE3) 상에 제1 차광층(BM1)을 형성한다.
이에 따라 유기 입자(PC)는 제3 봉지층(TFE3)에 의해 외부와 단절될 수 있다. 예를 들어, 유기 입자(PC)는 제3 봉지층(TFE3)에 의해 둘러싸이고, 유기 입자(PC)의 주변은 제1 봉지층 및 제3 봉지층(TFE3)이 직접 접하여 무기-무기 접합을 형성하므로, 외부의 습기가 유기 입자(PC)로 투습되지 않을 수 있다.
그 다음 후속 공정을 거쳐 도 8에 도시된 표시 장치(10)를 제조할 수 있다.
이하, 표시 장치(10)의 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이전에 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하며, 중복 설명은 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 18은 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 18을 참조하면 본 실시예에 따른 표시 장치(10_1)의 봉지층(TFEL_1)은 다수의 무기층이 적층된 구조를 가지는 제2 봉지층(TFE2_1)을 포함할 수 있음을 예시한다.
예를 들어, 제2 봉지층(TFE2_1)은 서로 다른 물질을 포함하는 제1 층(TFE2_1a) 및 제2 층(TFE2_1b)이 교번하여 반복 적층되는 구조를 가질 수 있다. 몇몇 실시예에서, 제1 층(TFE2_1a) 및 제2 층(TFE2_1b)은 각각 두 층씩 적층될 수 있으나, 이에 제한되는 것은 아니다. 도 8에서는 제1 층(TFE2_1a) 및 제2 층(TFE2_1b)이 각각 두 층씩 적층되는 것을 예시하였다.
제1 층(TFE2_1a) 및 제2 층(TFE2_1b) 중 어느 하나는 실리콘 옥시 카바이트(SiOC)를 포함하고 다른 하나는 질화 규소(SiNx)를 포함할 수 있다. 이들 중 어느 하나가 실리콘 옥시 카바이트(SiOC)를 포함하는 경우에는 평탄화 역할을 용이하게 수행할 수 있고, 이들 중 어느 하나가 질화 규소(SiNx)를 포함하는 경우에는 외부 물질의 투습을 효과적으로 방지하는 역할을 용이하게 수행할 수 있다.
상술한 바와 같은 구성에 의해 발광층(EL)으로 외부 물질이 투습되는 것을 효과적으로 방지할 수 있다.
도 19는 또 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 19를 참조하면, 일 실시예에 따른 표시 장치(10_2)의 봉지층(TFE_2)은 제1 봉지층(TFE1), 제1 봉지층(TFE1) 상에 배치되는 변색층(CHL), 변색층(CHL) 상에 배치되는 제2 봉지층(TFE2_2) 및 제2 봉지층(TFE2_2) 상에 배치되는 제3 봉지층(TFE3)을 포함할 수 있음을 예시한다. 제2 봉지층(TFE2_2)은 하나의 발광 영역에만 대응되지 않고 표시 영역(DA)의 전면에 형성되어 각 발광 영역(EA1, EA2, EA3)과 모두 중첩할 수 있다.
제1 봉지층(TFE1) 상에는 변색층(CHL)이 형성될 수 있다. 변색층(CHL)은 적어도 화소 정의막(PDL)의 경사부(PDLa)와 중첩하는 변색 영역(CHLa)과 적어도 화소 정의막(PDL)의 평탄부(PDLb)와 중첩하는 투명 영역(CHLb)을 포함할 수 있다. 변색 영역(CHLa)은 변색층(CHL)에 별도의 공정을 수행하여 변색층(CHL)이 변색된 영역이고, 투명 영역(CHLb)은 변색층(CHL)에 별도의 공정이 수행되지 않아 투명한 영역일 수 있다. 변색 영역(CHLa)은 제1 차광층(BM1)과 동일한 역할, 즉 외광이 반사되는 것을 방지하는 역할 등을 할 수 있다.
몇몇 실시예에서, 변색층(CHL)은 통전 변색성 물질(Electrochromic material)로서 삼산화 텅스텐(Tungsten trioxide, WO3)을 포함하거나, 열 변색성 물질(Thermochromic material)로서 메타바나듐산암모늄(Ammonium metavanadate, NH4VO3)등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예서, 제3 봉지층(TFE3) 상에 배치되는 제1 오버코트층(OC1)이 생략될 수 있으나, 이에 제한되는 것은 아니다.
상기한 바와 같은 구성에 의해 제1 절연층(TFE1) 바로 위에 차광 역할을 하는 변색 영역(CHLa)이 배치됨으로써, 차광 역할을 하는 변색 영역(CHLa)의 면적을 더욱 향상시킬 수 있다.
도 20은 또 다른 실시예에 따른 표시 장치의 화소 그룹을 확대한 확대도이다. 도 21은 도 20의 X2-X2` 선을 따라 자른 개략적인 단면을 도시한 단면도이다. 도 22는 도 21의 A2 영역을 확대한 확대도이다.
도 20 내지 도 22를 참조하면, 본 실시예에 따른 표시 장치(10_3)는 발광 소자(ED_3)의 화소 전극(AE_3)의 형상이 굴곡되고, 제1 차광층(BM1_3)이 화소 전극(AE_3)의 굴곡된 부분과 중첩하도록 확장될 수 있음을 예시한다.
본 실시예에 따른 표시 장치(10_3)의 발광 영역(EA1_3, EA2_3, EA3_3)들은 각각 평면 발광 영역 및 상기 평면 발광 영역을 둘러 싸는 경사면 발광 영역을 포함할 수 있다. 상기 평면 발광 영역은 발광 소자(ED_3)의 화소 전극(AE_3)이 평탄한 면을 가지며 발광층(EL_3)과 접촉하여 광을 방출하는 영역이고, 상기 경사면 발광 영역은 화소 전극(AE_3)이 경사진 면을 가지며 발광층(EL_3)과 접촉하여 광을 방출하는 영역일 수 있다.
예를 들어, 도 20에 도시된 바와 같이, 제1 발광 영역(EA1_3)은 제1 경사면 발광 영역(EA1_3a) 및 제1 평면 발광 영역(EA1_3b)을 포함하고, 제2 발광 영역(EA2_3)은 제2 경사면 발광 영역(EA2_3a) 및 제2 평면 발광 영역(EA2_3b)을 포함하며, 제3 발광 영역(EA3_3)은 제3 경사면 발광 영역(EA3_3a) 및 제3 평면 발광 영역(EA3_3b)을 포함할 수 있다.
제1 발광 영역(EA1_3)에서의 발광 소자(ED_3)구조는 제3 발광 영역(EA3_3) 및 제2 발광 영역(EA2_3)에서의 발광 소자(ED_3)의 구조와 실질적으로 동일하므로, 이하에서는 제1 발광 영역(EA1_3)에서의 발광 소자(ED_3)구조를 중심으로 설명하고 제3 발광 영역(EA3_3) 및 제2 발광 영역(EA2_3)에서의 발광 소자(ED_3)의 구조에 대해서는 생략하도록 한다.
도 21 및 도 22를 참조하면, 본 실시예에 따른 표시 장치(10_3)의 박막 트랜지스터층(TFTL_3)은 발광 영역(EA1_3, EA2_3, EA3_3)과 중첩하는 영역에서 일 부분이 제3 방향(DR3) 타측으로 함몰된 형상을 가지는 함몰부를 포함하는 제2 절연층(PAS2_3)을 포함할 수 있다. 상기 함몰부는 경사진 면을 제공하는 경사 부분과 그 일측에 배치되어 평탄한 면을 제공하는 평탄 부분을 포함할 수 있다. 예를 들어, 평탄 부분의 가장자리에 경사 부분이 배치될 수 있다. 경사 부분은 평탄 부분과 경사각(θ2)을 이룰 수 있다. 이에 대한 설명은 후술하도록 한다. 제2 절연층(PAS2_3)에 형성된 상기 함몰부는 제2 절연층(PAS2_3)을 하프톤(Halftone) 마스크를 이용하여 형성할 수 있다.
본 실시예에 따른 발광 소자(ED_3)는 제2 절연층(PAS2_3)에 형성된 함몰부의 프로파일을 따라 굴곡된 형상을 가지는 화소 전극(AE_3), 발광층(EL_3) 및 공통 전극(CE_3)을 포함할 수 있다.
화소 전극(AE_3)은 제2 절연층(PAS2_3)의 경사 부분 바로 위에 배치되어 경사진 면을 제공하는 경사 부분(AE_3a)과 제2 절연층(PAS2_3)의 평탄 부분 바로 위에 배치되어 평탄한 면을 제공하는 평탄 부분(AE_3b)을 포함할 수 있다. 화소 전극(AE_3)의 경사 부분(AE_3a)은 평탄 부분(AE_3b)과 경사각(θ2)을 이룰 수 있다.
발광층(EL_3)은 화소 전극(AE_3)의 경사 부분(AE_3a) 바로 위에 배치되어 경사진 면을 제공하는 경사 부분(EL_3a)과 화소 전극(AE_3)의 평탄 부분(AE_3b) 바로 위에 배치되어 평탄한 면을 제공하는 평탄 부분(EL_3b)을 포함할 수 있다. 발광층(EL_3)의 경사 부분(EL_3a)은 평탄 부분(EL_3b)과 경사각(θ2)을 이룰 수 있다.
공통 전극(CE_3)은 발광층(EL_3)의 경사 부분(EL_3a) 바로 위에 배치되어 경사진 면을 제공하는 경사 부분(CE_3a)과 발광층(EL_3)의 평탄 부분(EL_3b) 바로 위에 배치되어 평탄한 면을 제공하는 평탄 부분(CE_3b)을 포함할 수 있다. 공통 전극(CE_3)의 경사 부분(CE_3a)은 평탄 부분(CE_3b)과 경사각(θ2)을 이룰 수 있다.
발광 소자(ED_3)는 화소 전극(AE_3)의 경사 부분(AE_3a), 발광층(EL_3)의 경사 부분(EL_3a) 및 공통 전극(CE_3)의 경사 부분(CE_3a)이 이루는 경사면 발광부와 화소 전극(AE_3)의 평탄 부분(AE_3b), 발광층(EL_3)의 평탄 부분(EL_3b) 및 공통 전극(CE_3)의 평탄 부분(CE_3b)이 이루는 평면 발광부를 포함할 수 있다. 제1 발광 영역(EA1_3)의 제1 경사면 발광 영역(EA1_3a)은 상기 경사면 발광부와 제3 방향(DR3)으로 완전히 중첩하는 영역이고, 제1 평면 발광 영역(EA1_3b)은 상기 평면 발광부와 제3 방향(DR3)으로 완전히 중첩하는 영역일 수 있다.
제1 경사면 발광 영역(EA1_3a)에서는 화소 전극(AE_3)의 경사 부분(AE_3a), 발광층(EL_3)의 경사 부분(EL_3a) 및 공통 전극(CE_3)의 경사 부분(CE_3a)이 이루는 경사면으로부터 발광하는 제1 광(LEa)이 방출될 수 있다.
제1 평면 발광 영역(EA1_3b)에서는 화소 전극(AE_3)의 평탄 부분(AE_3b), 발광층(EL_3)의 평탄 부분(EL_3b) 및 공통 전극(CE_3)의 평탄 부분(CE_3b)이 이루는 평면으로부터 발광하는 제2 광(LEb)이 방출될 수 있다.
상기한 바와 같은 구성에 따라 본 실시예에 따른 발광 소자(ED_3)는 제3 방향(DR3)과 비스듬한 진행 경로를 가지는 제1 광(LEa) 및 제3 방향(DR3)과 평행한 진행 경로를 가지는 제2 광(LEb)을 방출하므로, 본 실시예에 따른 표시 장치(10_3)의 정면뿐만 아니라 측면에도 화면이 시인될 수 있다.
또한, 제1 광(LEa)은 화소 전극(AE_3)의 경사 부분(AE_3a), 발광층(EL_3)의 경사 부분(EL_3a) 및 공통 전극(CE_3)의 경사 부분(CE_3a)이 이루는 경사면과 수직인 방향과 평행한 방향으로 방출되므로, 상기 경사면을 기준으로 제1 광(LEa)의 시야각은 0°일 수 있다. 이에 따라 도 9의 그래프에 도시된 바와 같이, 표시 장치(10_3)의 측면으로 방출되는 빛의 휘도가 강해져 측면 시인성이 향상될 수 있다.
본 실시예에 따른 봉지층(TFEL_3)은 발광 소자(ED_3)상에 배치될 수 있다. 봉지층(TFEL_3)은 공통 전극(CE_3) 상에 배치되어 표시 영역(DA) 전면에 형성되는 제1 봉지층(TFE1), 제1 봉지층(TFE1) 상에 배치되어 표시 영역(DA) 전면에 형성되고, 화소 정의막(PDL)이 형성하는 개구부에 의한 단차를 평탄화하는 제2 봉지층(TFE2_3) 및 제2 봉지층(TFEL_3) 상에 배치되어 표시 영역(DA) 전면에 형성되는 제3 봉지층(TFE3)을 포함할 수 있다. 제1 봉지층(TFE1) 및 제3 봉지층(TFE3)은 발광 영역(EA1_3, EA2_3, EA3_3)과 중첩하는 부분뿐만 아니라 화소 정의막(PDL)과 중첩하는 부분에서 제2 봉지층(TFE2)을 사이에 두고 이격될 수 있다.
본 실시예에 따른 제1 차광층(BM1_3)은 제3 봉지층(TFE3) 상에 배치될 수 있으나, 이에 제한되는 것은 아니다. 도 21에서는 제1 차광층(BM1_3)이 제3 봉지층(TFE3) 바로 위에 배치되는 것을 예시하였다.
제1 차광층(BM1_3)은 발광 영역(EA1_3, EA2_3, EA3_3)의 경사면 발광 영역까지 연장되고, 평면 발광 영역과 비중첩할 수 있다. 예를 들어, 제1 차광층(BM1_3)은 제1 발광 영역(EA1_3)에서 제1 경사면 발광 영역(EA1_3a)까지 연장되고, 제1 평면 발광 영역(EA1_3b)과 비중첩 할 수 있다. 다시 말해, 제1 차광층(BM1_3)이 형성하는 개구부는 제1 평면 발광 영역(EA1_3b)과 완전히 중첩하고, 제1 차광층(BM1_3)이 형성하는 개구부의 폭(w1_3)은 제1 평면 발광 영역(EA1_3b)의 폭(w1_3)과 실질적으로 동일할 수 있다. 다시 말해, 제1 차광층(BM1_3)이 형성하는 개구부의 폭(w1_3)은 화소 정의막(PDL)이 형성하는 개구부의 폭(w3)보다 작을 수 있다. 다시 말해, 제1 차광층(BM1_3)은 화소 정의막(PDL)을 완전히 커버할 수 있다. 이 경우, 화소 정의막(PDL)이 차광 물질을 포함할 필요가 적어지므로, 본 실시예에 따른 화소 정의막(PDL)은 투명 유기 물질을 포함할 수 있다.
제1 차광층(BM1_3) 상에는 제1 오버코트층(OC1_3)이 배치될 수 있다. 제1 오버코트층(OC1_3)은 제1 차광층(BM1_3)에 의해 발생하는 단차를 평탄화시키는 역할을 할 수 있다.
상술한 바와 같이, 본 실시예에 따른 발광 소자(ED_3)는 제3 방향(DR3)과 비스듬한 진행 경로를 가지는 제1 광(LEa)을 방출하므로, 제1 차광층(BM1_3)이 경사면 발광 영역을 제3 방향(DR3)으로 가린다 하더라도, 제1 광(LEa)은 제1 차광층(BM1_3)이 형성하는 개구부를 통과하여 사용자에게 시인될 수 있다. 따라서, 본 실시예에 따른 표시 장치(10_3)는 제1 차광층(BM1_3)의 면적을 넓히면서도, 측면 시인성을 향상시킬 수 있다.
도 23은 또 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 23을 참조하면, 본 실시예에 따른 표시 장치(10_4)는 도 21의 실시예에 따른 표시 장치(10_3)와 비교하여 제1 차광층(BM1_4)의 개구부의 폭이 필요에 따라 조절될 수 있음을 예시한다. 예를 들어, 제1 차광층(BM1_4)은 발광 영역(EA1_3, EA2_3, EA3_3)까지 연장되고, 화소 정의막(PDL)과 제3 방향(DR3)으로 완전히 중첩할 수 있으나, 이에 제한되는 것은 아니다. 도 23에서는 제1 차광층(BM1_4)이 발광 영역(EA1_3, EA2_3, EA3_3)까지 연장되는 것을 예시하였다.
제1 차광층(BM1_4)의 면적을 도 21의 실시예에 따른 표시 장치(10_3)의 제1 차광층(BM1_3)보다 상대적으로 좁게 형성함으로써, 표시 장치(10_4)의 측면 시인성을 더욱 향상시킬 수 있다.
도 24는 또 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 24를 참조하면 본 실시예에 따른 표시 장치(10_5)는 굴곡된 형상의 발광 소자(ED_3)를 포함하고, 봉지층(TFEL)의 제2 봉지층(TFE2)이 발광 영역에 개별적으로 배치될 수 있음을 예시한다.
예를 들어 본 실시예에 따른 표시 장치(10_5)의 발광 소자(ED_3)는 도 22의 실시예에 따른 표시 장치(10_3)의 발광 소자(ED_3)와 실질적으로 동일하고, 본 실시예에 따른 표시 장치(10_5)의 봉지층(TFEL)은 일 실시예에 따른 표시 장치(10)의 봉지층(TFEL)과 실질적으로 동일할 수 있다. 또한, 본 실시예에 따른 표시 장치(10_5)의 제1 차광층(BM1)은 일 실시예에 따른 표시 장치(10)의 제1 차광층(BM1)과 실질적으로 동일할 수 있다.
발광 소자(ED_3), 봉지층(TFEL) 및 제1 차광층(BM1)에 대한 설명은 상술한 바와 동일하므로 이에 대한 설명을 생략하도록 한다.
상술한 바와 같은 구성에 의해, 본 실시예에 따른 표시 장치(10_5)는 봉지층(TFEL)의 두께를 줄여 표시 패널 자체의 두께를 줄일 수 있고, 제조 공정 진행 과정에서 발생할 수 있는 유기 입자(PC)를 효과적으로 봉지할 수 있으며, 굴곡된 발광 소자(ED_3)의 형상에 따라 표시 장치(10_5)의 측면 시인성이 더욱 향상될 수 있다.
도 25는 또 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 25를 참조하면 본 실시예에 따른 표시 장치(10_6)는 도 24의 실시예에 따른 표시 장치(10_5)와 비교하여 상대적으로 더 넓은 면적을 가지는 제1 차광층(BM1_3)을 가질 수 있음을 예시한다.
예를 들어 본 실시예에 따른 표시 장치(10_6)의 제1 차광층(BM1_3)은 도 21의 실시예에 따른 표시 장치(10_3)의 제1 차광층(BM1_3)과 실질적으로 동일할 수 있다. 제1 차광층(BM1_3)에 대한 설명은 상술한 바와 동일하므로 이에 대한 설명을 생략하도록 한다.
상술한 바와 같은 구성에 의해, 본 실시예에 따른 표시 장치(10_6)는 봉지층(TFEL)의 두께를 줄여 표시 패널 자체의 두께를 줄일 수 있고, 제조 공정 진행 과정에서 발생할 수 있는 유기 입자(PC)를 효과적으로 봉지할 수 있으며, 굴곡된 발광 소자(ED_3)의 형상에 따라 표시 장치(10_6)의 측면 시인성이 더욱 향상되며, 제1 차광층(BM1_3)의 면적을 넓혀 외광 반사율이 개선될 수 있다.
도 26은 또 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 26을 참조하면, 본 실시예에 따른 표시 장치(10_7)는 도 24의 실시예에 따른 표시 장치(10_5)와 비교하여 봉지층(TFEL_1)의 제2 봉지층(TFE2_1)이 복수 개의 층이 교번적으로 적층되는 구조를 가질 수 있다는 점에서 차이가 있고, 이외의 구성은 실질적으로 동일하거나 유사하다.
예를 들어, 본 실시예에 따른 표시 장치(10_7)의 제2 봉지층(TFE2_1)은 도 18의 실시예에 따른 표시 장치(10_1)의 제2 봉지층(TFE2_1)과 실질적으로 동일할 수 있다. 제2 봉지층(TFE2_1)에 대한 설명은 상술한 바와 동일하므로 이에 대한 설명을 생략하도록 한다.
도 27은 또 다른 실시예에 따른 표시 장치의 화소 구조를 도시한 단면도이다.
도 27을 참조하면, 본 실시예에 따른 표시 장치(10_8)는 도 24의 실시예에 따른 표시 장치(10_5)와 비교하여 봉지층(TFEL_2)이 변색층(CHL)을 포함할 수 있다는 점에서 차이가 있고, 이외의 구성은 실질적으로 동일하거나 유사하다.
예를 들어 본 실시예에 따른 표시 장치(10_8)의 봉지층(TFEL_2)은 도 19의 실시예에 따른 표시 장치(10_2)의 봉지층(TFEL_2)과 실질적으로 동일할 수 있다. 봉지층(TFEL_2)에 대한 설명은 상술한 바와 동일하므로 이에 대한 설명을 생략하도록 한다.
도 28은 다른 실시예에 따른 전자 기기의 개략적인 사시도이다. 도 29는 도 28의 전자 기기가 확장된 상태를 도시한 사시도이다. 도 30은 도 28의 전자 기기가 포함하는 표시 장치의 개략적인 사시도이다. 도 31은 도 31의 표시 장치를 측면에서 바라본 단면도이다.
도 28 내지 도 31을 참조하면, 일 실시예에 따른 전자 기기(1_9)는 제1 방향(DR1)으로 슬라이드가 가능한 슬라이딩(sliding) 표시 장치 또는 슬라이더블(slidable) 전자 기기일 수 있다. 일 실시예에 따른 전자 기기(1_9)는 양 방향으로 슬라이딩 되는 멀티 슬라이더블 전자 기기일 수 있으나 이에 제한되는 것은 아니다. 예를 들어, 전자 기기(1_9)는 한 방향으로만 슬라이딩 되는 싱글 슬라이더블 전자 기기일 수 있다. 이하에서는 일 실시예에 따른 전자 기기(1_9)가 멀티 슬라이더블 전자 기기인 것을 중심으로 설명하도록 한다.
전자 기기(1_9)는 평탄 영역(PA)과 굴곡 영역(RA)을 포함할 수 있다. 전자 기기(1_9)의 평탄 영역(PA)은 대체로 후술하는 패널 수납 용기(SD)의 표시 패널(100_9)을 노출하는 영역과 중첩한다. 전자 기기(1_9)의 굴곡 영역(RA)은 패널 수납 용기(SD)내부에 형성될 수 있다. 굴곡 영역(RA)은 소정의 곡률 반경을 가지고 굴곡되어 있고, 표시 패널(100_9)이 상기 곡률 반경에 따라 굴곡되는 영역일 수 있다. 굴곡 영역(RA)은 평탄 영역(PA)의 제1 방향(DR1) 양측에 배치될 수 있다. 즉, 평탄 영역(PA)의 제1 방향(DR1) 타측에는 제1 굴곡 영역(RA1)이 평탄 영역(PA)의 제1 방향(DR1) 일측에는 제2 굴곡 영역(RA2)이 배치될 수 있다. 제1 굴곡 영역(RA1)은 후술하는 표시 패널(100_9)의 제2 활성 영역(AA2)이 굴곡되는 영역일 수 있다. 제2 굴곡 영역(RA2)은 후술하는 표시 패널의 제3 활성 영역(AA3)이 굴곡되는 영역일 수 있다. 한편, 평탄 영역(PA)은 전자 기기(1_9)가 확장됨에 따라 도 2에 도시된 바와 같이 그 면적이 늘어날 수 있다. 이에 따라 제1 굴곡 영역(RA1) 및 제2 굴곡 영역(RA2) 사이의 간격은 멀어질 수 있다.
일 실시예에 따른 전자 기기(1_9)는 표시 장치(10_9)를 포함할 수 있다. 표시 장치(10_9)는 표시 패널(100_9), 패널 지지체(SP) 및 패널 수납 용기(SD)를 포함할 수 있다.
표시 패널(100_9)은 화면을 표시하는 패널로서, 유기 발광층을 포함하는 유기 발광 표시 패널, 초소형 발광 다이오드(micro LED)를 이용하는 초소형 발광 다이오드 표시 패널, 양자점 발광층을 포함하는 양자점 발광 소자(Quantum dot Light Emitting Diode)를 이용하는 양자점 발광 표시 패널, 또는 무기 반도체를 포함하는 무기 발광 소자를 이용하는 무기 발광 표시 패널 등 어떠한 종류의 표시 패널도 본 실시예의 표시 패널(100_9)로 적용될 수 있다.
본 실시예에 따른 표시 패널(100_9)은 도 8의 실시예에 따른 표시 장치(10)의 표시 패널의 구조, 도 18의 실시예에 따른 표시 장치(10_1)의 표시 패널의 구조, 도 19의 실시예에 따른 표시 장치(10_2)의 표시 패널의 구조, 도 21의 실시예에 따른 표시 장치(10_3)의 표시 패널의 구조, 도 23의 실시예에 따른 표시 장치(10_4)의 표시 패널의 구조, 도 24의 실시예에 따른 표시 장치(1_5)의 표시 패널의 구조, 도 25의 실시예에 따른 표시 장치(1_6)의 표시 패널의 구조, 도 26의 실시예에 따른 표시 장치(1_7)의 표시 패널의 구조, 도 27의 실시예에 따른 표시 장치(1_8)의 표시 패널의 구조 중 어느 하나가 적용될 수 있다.
표시 패널(100_9)은 플렉시블한 패널일 수 있다. 표시 패널(100_9)은 후술하는 바와 같이 패널 수납 용기(SD)내에서 부분적으로 롤링, 벤딩 또는 휘어질 수 있는 유연성을 가질 수 있다. 표시 패널(100_9)은 제1 방향(DR1)을 따라 슬라이딩될 수 있다.
표시 패널(100_9)은 활성 영역(AA) 및 비활성 영역(NAA)을 포함할 수 있다.
표시 패널(100_9)의 활성 영역(AA)은 복수의 화소(PX)가 배치되는 영역일 수 있다. 활성 영역(AA)은 후술하는 메인 플레이트(MPL)에 의해서만 지지되는 제1 활성 영역(AA1)과 메인 플레이트(MPL) 및 복수의 분절체(SG)에 의해 지지되는 제2 활성 영역(AA2) 및 제3 활성 영역(AA3)을 포함할 수 있다. 표시 패널(100_9)의 제1 활성 영역(AA1)은 슬라이딩 동작과 무관하게 평탄한 형상을 유지할 수 있는 상시 평탄 영역일 수 있다.
표시 패널(100_9)의 제2 활성 영역(AA2) 및 제3 활성 영역(AA3)은 롤링, 벤딩 또는 휘어져 있거나, 전자 기기(1_9)의 슬라이딩 동작에 따라 롤링, 벤딩 또는 휘어진 형상과 평탄한 형상이 바뀌는 굴곡 영역 또는 굴곡 가능 영역일 수 있다. 표시 패널(100_9)의 제2 활성 영역(AA2) 및 제3 활성 영역(AA3)은 롤러(미도시)에 의해 굴곡될 수 있다.
표시 패널(100_9)의 표시 영역(DA)은 화면이 표시되는 영역일 수 있다. 표시 영역(DA)은 표시 패널(100_9)의 슬라이딩 여부 및 정도에 따라 제1 표시 영역(DA1), 제2 표시 영역(DA2) 및 제3 표시 영역(DA3)으로 구분될 수 있다. 제2 표시 영역(DA2) 및 제3 표시 영역(DA3)의 유무 및 면적은 슬라이딩 여부 및 정도에 따라 달라질 수 있다. 구체적으로, 슬라이딩 되지 않은 상태에서 표시 패널(100_9)은 제1 면적의 제1 표시 영역(DA1)을 갖는다. 슬라이딩 상태에서 표시 영역(DA)은 제1 표시 영역(DA1) 외에 확장된 제2 표시 영역(DA2)및 제3 표시 영역(DA3)을 더 포함한다.
제1 표시 영역(DA1)은 표시 패널(100_9)의 제1 활성 영역(AA1)과 중첩할 수 있다. 제2 표시 영역(DA2)은 표시 패널(100_9)의 제2 활성 영역(AA2)의 적어도 일부와 중첩할 수 있다. 제3 표시 영역(DA3)은 표시 패널(100_9)의 제3 활성 영역(AA3)의 적어도 일부와 중첩할 수 있다. 구체적으로, 제2 표시 영역(DA2)은 표시 패널(100_9) 제2 활성 영역(AA2)과 평탄 영역(PA)이 중첩되는 영역이고, 제3 표시 영역(DA3)은 표시 패널(100_9)의 제3 활성 영역(AA3)과 평탄 영역(PA)이 중첩되는 영역일 수 있다.
몇몇 실시예에서 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 경계는 제1 활성 영역(AA1)과 제2 활성 영역(AA2)의 경계와 일치할 수 있고, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 경계는 제1 활성 영역(AA1)과 제3 활성 영역(AA3)의 경계와 일치할 수 있지만, 이에 제한되는 것은 아니다.
제2 표시 영역(DA2) 및 제3 표시 영역(DA3)의 면적은 슬라이딩 정도에 따라 달라질 수 있다. 예를 들어, 전자 기기(1_9)가 최대로 슬라이딩 된 상태에서 제2 표시 영역(DA2)은 제2 면적을, 제3 표시 영역(DA3)은 제3 면적을 가지며, 표시 영역(DA)은 상기 제1 면적, 상기 제2 면적, 및 상기 제3 면적을 합친 제4 면적을 갖게 된다. 여기서, 상기 제4 면적은 표시 영역(DA)이 가질 수 있는 최대 면적이 될 것이다.
표시 패널(100_9)의 비활성 영역(NAA)은 화소가 배치되지 않는 영역일 수 있다. 비활성 영역(NAA)에는 데이터/스캔 배선, 터치 배선 또는 전원 전압 배선 등의 금속 배선들이 배치될 수 있다. 비활성 영역(NAA)은 베젤 영역(BZ) 및 더미 영역(DM)을 포함할 수 있다. 비활성 영역(NAA)은 활성 영역(AA)을 둘러싸도록 배치될 수 있다.
베젤 영역(BZ)은 도 30에 도시된 바와 같이 활성 영역(AA)의 제2 방향(DR2) 양측 끝단에 배치될 수 있다. 구체적으로, 베젤 영역(BZ)은 활성 영역(AA)의 제2 방향(DR2) 일측 끝단에 배치되는 제1 베젤 영역(BZ1), 활성 영역(AA)의 제2 방향(DR2) 타측 끝단에 배치되는 제2 베젤 영역(BZ2)을 포함할 수 있다.
제1 베젤 영역(BZ1)은 제1 활성 영역(AA1)과 제2 방향(DR2)으로 중첩하는 부분인 제1 부분(BZ1a), 제2 활성 영역(AA2)과 제2 방향(DR2)으로 중첩하는 부분인 제2 부분(BZ1b) 및 제3 활성 영역(AA3)과 제2 방향(DR2)으로 중첩하는 부분인 제3 부분(BZ1c)을 포함할 수 있다. 상술한 바와 같이 제1 활성 영역(AA1)은 상시 평탄 영역으로서, 제1 베젤 영역(BZ1)의 제1 부분(BZ1a) 역시 상시 평탄 영역일 수 있다. 이와 마찬가지로 제2 활성 영역(AA2) 및 제3 활성 영역(AA3)은 굴곡 가능 영역으로서, 제1 베젤 영역(BZ1)의 제2 부분(BZ1b) 및 제3 부분(BZ1c) 역시 굴곡 가능 영역일 수 있다.
제2 베젤 영역(BZ2)은 제1 활성 영역(AA1)과 제2 방향(DR2)으로 중첩하는 부분인 제1 부분(BZ2a), 제2 활성 영역(AA2)과 제2 방향(DR2)으로 중첩하는 부분인 제2 부분(BZ2b) 및 제3 활성 영역(AA3)과 제2 방향(DR2)으로 중첩하는 부분인 제3 부분(BZ2c)을 포함할 수 있다. 상술한 바와 같이 제1 활성 영역(AA1)은 상시 평탄 영역으로서, 제2 베젤 영역(BZ2)의 제1 부분(BZ2a) 역시 상시 평탄 영역일 수 있다. 이와 마찬가지로 제2 활성 영역(AA2) 및 제3 활성 영역(AA3)은 굴곡 가능 영역으로서, 제2 베젤 영역(BZ2)의 제2 부분(BZ2b) 및 제3 부분(BZ2c) 역시 굴곡 가능 영역일 수 있다.
더미 영역(DM)은 도 3 및 도 5에 도시된 바와 같이 활성 영역(AA)의 제1 방향(DR1) 양측 끝단에 배치될 수 있다. 구체적으로 더미 영역(DM) 중 제2 활성 영역(AA2)의 제1 방향(DR1) 끝단에 배치되는 더미 영역(DM)을 제1 더미 영역(DM1)으로 더미 영역(DM) 중 제3 활성 영역(AA3)의 제1 방향(DR1) 끝단에 배치되는 더미 영역(DM)을 제2 더미 영역(DM2)으로 지칭할 수 있다.
더미 영역(DM)은 전자 기기(1_9)의 거동에 따라 슬라이드 되거나 굴곡될 수 있다. 다시 말해 더미 영역(DM)은 표시 패널(100_9)의 굴곡 가능 영역에 포함될 수 있다. 한편, 더미 영역(DM)의 제2 활성 영역(AA2) 또는 제3 활성 영역(AA3)과 인접하지 않는 끝단은 표시 패널(100_9)의 굴곡 영역 또는 굴곡 가능 영역의 끝단일 수 있다. 몇몇 실시예에서, 더미 영역(DM)은 복수의 분절체(SG)가 지지할 수 있으나, 이에 제한되는 것은 아니다.
표시 패널(100_9)은 서브 영역(SBA_9)을 더 포함한다. 서브 영역(SBA_9)은 표시 패널(100_9) 제1 활성 영역(AA1)의 제2 방향(DR2) 타측에 배치될 수 있다. 다시 말해, 서브 영역(SBA_9)은 비활성 영역(NAA)으로부터 제2 방향(DR2) 타측으로 돌출될 수 있다.
서브 영역(SBA_9)은 제1 활성 영역(AA1)과 제2 방향(DR2)으로 중첩하고, 제2 활성 영역(AA2) 및 제3 활성 영역(AA3)과 제2 방향(DR2)으로 비중첩할 수 있다.
몇몇 실시예에서, 서브 영역(SBA_9)은 사각형의 평면 형태를 가질 수 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 서브 영역(SBA_9)의 제1 방향(DR1)의 길이는 제1 활성 영역(AA1)의 제1 방향(DR1)의 길이와 실질적으로 동일할 수 있으나 이에 제한되는 것은 아니다. 또는, 서브 영역(SBA_9)의 제1 방향(DR1)의 길이는 제1 활성 영역(AA1)의 제1 방향(DR1)의 길이보다 작을 수 있다. 서브 영역(SBA_9)의 제2 방향(DR2)의 길이는 제1 활성 영역(AA1)의 제2 방향(DR2)의 길이보다 작을 수 있다.
서브 영역(SBA_9)은 구부러지거나, 휘어지거나, 벤딩되는 영역일 수 있다. 서브 영역(SBA_9)이 구부러지는 경우, 서브 영역(SBA_9)은 표시 패널(100_9)의 제2 활성 영역(AA2) 및 제3 활성 영역(AA3)이 굴곡되어 형성되는 공간에 배치되어 제3 방향(DR3)으로 제1 활성 영역(AA1)과 중첩할 수 있다. 상기한 바와 같은 구성에 의해, 일 실시예에 따른 전자 기기(1_9)는 표시 패널(100_9)이 굴곡되어 생기는 두께를 최소화하면서 내부 공간을 최대한 확보할 수 있다.
서브 영역(SBA_9)의 제3 방향(DR3) 일측 면에는 제1 구동 회로(DC1)와 제1 회로 보드(CB1) 및 제2 구동 회로(DC2)와 제2 회로 보드(CB2)가 배치될 수 있다.
제1 회로 보드(CB1) 및 제2 회로 보드(CB2)는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용하여 서브 영역(SBA_9)의 상면 상에 부착될 수 있다. 제1 회로 보드(CB1) 및 제2 회로 보드(CB2)는 서브 영역(SBA_9) 상에 형성된 패드부에 전기적으로 연결될 수 있다. 제1 회로 보드(CB1) 및 제2 회로 보드(CB2)는 연성 인쇄 회로 보드(Flexible Printed Circuit Board), 인쇄 회로 보드(Printed Circuit Board), 또는 칩 온 필름(Chip on Film)과 같은 연성 필름(Flexible Film)일 수 있다.
제1 구동 회로(DC1) 및 제2 구동 회로(DC2)는 집적 회로(Integrated Circuit, IC)로 형성되어 COG(Chip on Glass) 방식, COP(Chip on Plastic) 방식, 또는 초음파 방식으로 서브 영역(SBA_9) 상에 접착될 수 있다. 또는, 제1 구동 회로(DC1) 및 제2 구동 회로(DC2)는 각각 제1 회로 보드(CB1) 및 제2 회로 보드(CB2) 상에 접착될 수 있다. 도 3에서는 제1 회로 보드(CB1) 상에 제1 구동 회로(DC1)가 접착되고, 제2 회로 보드(CB2) 상에 제2 구동 회로(DC2)가 접착되며, 제1 회로 보드(CB1)와 제2 회로 보드(CB2)는 상호 이격되고, 제1 구동 회로(DC1)와 제2 구동 회로(DC2)가 제1 방향(DR1)으로 상호 이격되어 있는 것을 예시하였다.
패널 지지체(SP)는 표시 패널(100_9)의 저면을 지지하는 역할을 할 수 있다. 패널 지지체(SP)는 표시 패널(100_9)의 저면에 부착되어 표시 패널(100_9)을 지지할 수 있다.
패널 지지체(SP)와 표시 패널(100_9) 사이에는 접착제(ADH)가 개재될 수 있다. 몇몇 실시예에서 접착제(ADH)는 감압 점착제(Pressure Sensitive Adhesive, PSA)일 수 있으나, 이에 제한되는 것은 아니다. 패널 지지체(SP)는 메인 플레이트(MPL) 및 복수의 분절체(SG)를 포함할 수 있다.
메인 플레이트(MPL)는 표시 패널(100_9)의 저면을 지지하는 역할을 할 수 있다. 구체적으로, 메인 플레이트(MPL)는 표시 패널(100_9)의 제1 활성 영역(AA1), 제2 활성 영역(AA2) 및 제3 활성 영역(AA3)뿐만 아니라, 이들을 둘러싸는 베젤 영역(BZ) 및 더미 영역(DM)을 지지할 수 있다.
메인 플레이트(MPL)는 제2 활성 영역(AA2)을 지지하는 부분 및 제3 활성 영역(AA3)을 지지하는 부분에서 굴곡 특성을 확보하기 위해 패턴화되어 있을 수 있다.
메인 플레이트(MPL)는 제1 방향(DR1) 및 제2 방향(DR2)으로 연장되는 평면 형태를 가질 수 있다. 다시 말해 메인 플레이트(MPL)는 평면상 대체로 평평한 형상을 가질 수 있다. 메인 플레이트(MPL)는 표시 패널(100_9)의 프로파일을 따라 동일한 제3 방향(DR3) 폭을 가질 수 있다.
복수의 분절체(SG)는 표시 패널(100_9)의 제2 활성 영역(AA2) 및 제3 활성 영역(AA3)을 지지하는 역할을 할 수 있다. 구체적으로 복수의 분절체(SG)는 표시 패널(100_9)의 제2 활성 영역(AA2) 및 제3 활성 영역(AA3)뿐만 아니라, 제2 활성 영역(AA2) 및 제2 활성 영역(AA3)을 둘러싸는 제1 베젤 영역(BZ1)의 제2 부분(BZ1b) 및 제3 부분(BZ1c), 제2 베젤 영역(BZ2)의 제2 부분(BZ2b) 및 제3 부분(BZ2c) 및 더미 영역(DM)을 지지할 수 있다. 복수의 분절체(SG)는 메인 플레이트(MPL)의 저면에 배치될 수 있다.
복수의 분절체(SG) 각각은 제2 방향(DR2)으로 연장되고 제1 방향(DR1)으로 상호 이격되어 배열될 수 있다. 복수의 분절체(SG)들은 제1 활성 영역(AA1)에는 배치되지 아니하므로, 메인 플레이트(MPL)의 제1 활성 영역(AA1)을 지지하는 부분의 하부에는 도 31에 도시된 바와 같이 에어 갭(air gap)이 형성될 수 있다. 메인 플레이트(MPL) 하부에 상기 에어 갭이 형성됨으로써 표시 패널(100_9)에 인가되는 충격을 완화시킬 수 있다. 예를 들어, 상기 에어 갭은 표시 패널(100_9)의 제1 활성 영역(AA1)에서 사용자의 펜(pen)과 같은 물체가 떨어지는 경우, 이에 따른 충격을 흡수할 수 있다.
메인 플레이트(MPL) 및 복수의 분절체(SG)는 표시 패널(100_9)에 대해 대체로 동일한 상대적 위치 관계를 가질 수 있다. 즉, 표시 패널(100_9)이 굴곡 없이 평탄하게 펴져 있을 때, 표시 패널(100_9)에 평행한 적어도 일 평면이 메인 플레이트(MPL), 복수의 분절체(SG)를 동시에 지날 수 있다.
패널 수납 용기(SD)는 도 28 및 도 29에 도시된 바와 같이 표시 패널(100_9)의 적어도 일부를 수납하고, 전자 기기(1_9)의 슬라이딩 동작을 보조하는 역할을 할 수 있다. 패널 수납 용기(SD)는 전자 기기(1_9)의 중앙에 위치하는 제1 수납 용기(SD1), 제1 수납 용기(SD1)의 제1 방향(DR1) 일측에 배치되어 제1 굴곡 영역(RA1)을 포함하는 제2 수납 용기(SD2), 제1 수납 용기(SD1)의 제1 방향(DR1) 타측에 배치되어 제2 굴곡 영역(RA2)을 포함하는 제3 수납 용기(SD3)를 포함할 수 있다.
제1 수납 용기(SD1)는 제2 수납 용기(SD2) 및 제3 수납 용기(SD3)를 연결할 수 있다. 구체적으로, 제1 수납 용기(SD1)는 제2 수납 용기(SD2)의 제2 방향(DR2) 타측과 제3 수납 용기(SD3)의 제2 방향(DR2) 타측을 연결하는 제1_1 수납 용기(SD1a) 및 제2 수납 용기(SD2)의 제2 방향(DR2) 일측과 제3 수납 용기(SD3)의 제2 방향(DR2) 일측을 연결하는 제1_2 수납 용기(SD1b)를 포함할 수 있다.
몇몇 실시예에서, 제2 수납 용기(SD2), 및 제3 수납 용기(SD3)의 내부에는 레일이 형성되어 표시 패널(100_9)의 슬라이드 동작을 가이드 할 수 있으나, 이에 제한되는 것은 아니다.
상기한 바와 같이, 전자 기기(1_9)가 슬라이더블로 구현되는 경우, 전자 기기(1_9)가 포함하는 표시 패널(100_9)의 구조가 도 8의 실시예에 따른 표시 장치(10)의 표시 패널의 구조, 도 18의 실시예에 따른 표시 장치(10_1)의 표시 패널의 구조, 도 19의 실시예에 따른 표시 장치(10_2)의 표시 패널의 구조, 도 21의 실시예에 따른 표시 장치(10_3)의 표시 패널의 구조, 도 23의 실시예에 따른 표시 장치(10_4)의 표시 패널의 구조, 도 24의 실시예에 따른 표시 장치(1_5)의 표시 패널의 구조, 도 25의 실시예에 따른 표시 장치(1_6)의 표시 패널의 구조, 도 26의 실시예에 따른 표시 장치(1_7)의 표시 패널의 구조, 도 27의 실시예에 따른 표시 장치(1_8)의 표시 패널의 구조 중 어느 하나로 적용됨으로써 표시 패널의 두께가 얇아져 슬라이더블 전자 기기에 필요한 표시 패널의 가요성이 향상될 수 있고, 표시 패널의 측면 시인성 및 반사율이 개선되어 슬라이더블 전자 기기의 화면이 선명해질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 전자 기기
10: 표시 장치
100: 표시 패널
EML: 발광 소자층
PDL: 화소 정의막
ED: 발광 소자
TFEL: 봉지층
BM1: 제1 차광층

Claims (20)

  1. 기판의 일 면 상에 배치되는 비아 절연층;
    상기 비아 절연층 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되어 상기 제1 전극의 일 부분을 노출하는 제1 개구부를 형성하는 경사 영역 및 상기 경사 영역의 일측에 배치되어 상기 비아 절연층과 직접 접촉하는 평탄 영역을 포함하는 화소 정의막;
    상기 제1 개구부에 의해 노출되는 상기 제1 전극의 일 부분 상에 배치되는 발광층;
    상기 화소 정의막의 상기 평탄 영역 상에 배치되는 유기 입자;
    상기 화소 정의막, 상기 발광층 및 상기 유기 입자를 덮는 봉지층으로서, 순차 적층되는 제1 층, 제2 층 및 제3 층을 포함하는 봉지층; 및
    상기 봉지층의 상기 제3 층 바로 위에 배치되어 상기 화소 정의막의 평탄 영역과 중첩하고 제2 개구부를 형성하는 제1 차광층을 포함하되,
    상기 봉지층의 상기 제2 층은 상기 개구부와 중첩하는 부분에서 상기 제1 층과 상기 제3 층 사이에 개재되고,
    상기 봉지층의 상기 제1 층과 상기 제3 층은 상기 제1 차광층과 중첩하는 부분에서 직접 접촉하는 표시 장치.
  2. 제1항에 있어서,
    상기 봉지층의 상기 제1 층과 상기 발광층 사이에 배치되는 제2 전극을 더 포함하되,
    상기 유기 입자는 상기 제2 전극 및 상기 제1 층을 관통하는 표시 장치.
  3. 제2항에 있어서,
    상기 제3 층은 상기 유기 입자를 둘러 싸는 표시 장치.
  4. 제3항에 있어서,
    상기 유기 입자는 상기 발광층과 동일한 물질을 포함하는 표시 장치.
  5. 제1항에 있어서,
    상기 제2 개구부의 폭은 상기 제1 개구부의 폭보다 큰 표시 장치.
  6. 제5항에 있어서,
    상기 제1 차광층 상에 배치되는 제1 오버코트층; 및
    상기 제1 오버코트층 상에 배치되는 터치전극층을 더 포함하되,
    상기 제1 오버코트층의 유전율은 상기 봉지층의 상기 제2 층의 유전율보다 낮은 값을 가지는 표시 장치.
  7. 제6항에 있어서,
    상기 터치전극층 상에 배치되어 제3 개구부를 형성하는 제2 차광층; 및
    상기 제3 개구부를 덮는 컬러 필터를 더 포함하되,
    상기 제3 개구부의 폭은 상기 제2 개구부의 폭보다 큰 표시 장치.
  8. 제7항에 있어서,
    상기 터치전극층은 터치 전극을 포함하되,
    상기 제2 차광층은 상기 터치 전극과 중첩하는 표시 장치.
  9. 제8항에 있어서,
    상기 화소 정의막은 차광 물질을 포함하는 표시 장치.
  10. 제1항에 있어서,
    상기 봉지층의 상기 제2 층은 교번하여 반복 배치되는 제1 물질층 및 제2 물질층을 포함하는 표시 장치.
  11. 제10항에 있어서,
    상기 제1 물질층 및 상기 제2 물질층 중 어느 하나는 실리콘 옥시 카바이드(SiOC)를 포함하고, 다른 하나는 질화 규소(SiNx)를 포함하는 표시 장치.
  12. 제1항에 있어서,
    상기 기판은 제1 방향으로 슬라이드 되고, 상기 제1 방향과 교차하는 제2 방향으로 연장되어 상기 기판의 일 면과 대향하는 타 면 상에 배치되는 복수의 관절을 더 포함하는 표시 장치.
  13. 기판 상에 배치되는 비아 절연층;
    상기 비아 절연층 상에 배치되어 상기 비아 절연층을 향하는 방향으로 함몰되는 함몰부를 포함하는 제1 전극;
    상기 제1 전극 상에 배치되어 상기 제1 전극의 상기 함몰부를 노출하는 제1 개구부를 형성하는 화소 정의막;
    상기 제1 전극의 상기 함몰부 상에 배치되는 발광층;
    상기 화소 정의막, 상기 발광층을 덮는 봉지층; 및
    상기 봉지층 상에 배치되어 제2 개구부를 형성하는 제1 차광 부재를 포함하되,
    상기 제1 전극의 상기 함몰부는:
    경사면을 제공하는 경사부; 및
    상기 경사부의 일측에 배치되어 평탄한 면을 제공하는 평탄부를 포함하고,
    상기 제1 차광 부재는 상기 제1 전극의 상기 경사부의 적어도 일부와 중첩하는 표시 장치.
  14. 제13항에 있어서,
    상기 제2 개구부의 폭은 상기 제1 개구부의 폭보다 작은 표시 장치.
  15. 제14항에 있어서,
    상기 제1 개구부는:
    상기 제1 전극의 경사부와 완전히 중첩하는 제1 서브 발광 영역; 및
    상기 제1 전극의 평탄부와 완전히 중첩하는 제1 메인 발광 영역을 포함하되,
    상기 제2 개구부의 폭은 상기 제1 개구부의 상기 제1 메인 발광 영역의 폭과 동일한 표시 장치.
  16. 제15항에 있어서,
    상기 제2 개구부는 상기 제1 메인 발광 영역과 완전히 중첩하는 표시 장치.
  17. 제16항에 있어서,
    상기 화소 정의막은 투명 유기 물질을 포함하는 표시 장치.
  18. 기판 상에 배치되는 비아 절연층;
    상기 비아 절연층 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되어 상기 제1 전극의 일 부분을 노출하는 개구부를 형성하는 경사 영역 및 상기 경사 영역의 일측에 배치되어 상기 비아 절연층과 직접 접촉하는 평탄 영역을 포함하는 화소 정의막;
    상기 개구부에 배치되는 발광층;
    상기 화소 정의막 및 상기 발광층을 덮는 봉지층으로서, 순차 적층되는 제1 층, 제2 층 및 제3 층을 포함하는 봉지층; 및
    상기 봉지층의 상기 제3 층 바로 위에 배치되는 제1 차광층을 포함하되,
    상기 봉지층의 상기 제2 층은 상기 개구부와 중첩하는 부분에서 상기 제1 층과 상기 제3 층 사이에 개재되고,
    상기 봉지층의 상기 제1 층과 상기 제3 층은 상기 제1 차광층과 중첩하는 부분에서 직접 접촉하며,
    상기 제1 차광층은 상기 화소 정의막의 상기 평탄 영역을 완전히 커버하고, 상기 화소 정의막의 상기 경사 영역의 적어도 일부를 커버하는 표시 장치.
  19. 제18항에 있어서,
    상기 제1 차광층 상에 배치되는 제1 오버코트층; 및
    상기 제1 오버코트층 상에 배치되는 터치전극층을 더 포함하되,
    상기 제1 오버코트층의 유전율은 상기 봉지층의 상기 제2 층의 유전율보다 낮은 값을 가지는 표시 장치.
  20. 제19항에 있어서,
    상기 터치전극층 상에 배치되어 제3 개구부를 형성하는 제2 차광층; 및
    상기 제3 개구부를 덮는 컬러 필터를 더 포함하되,
    상기 터치전극층은 터치 전극을 포함하고, 상기 제2 차광층은 상기 터치 전극과 중첩하는 표시 장치.
KR1020220113142A 2022-09-07 2022-09-07 표시 장치 KR20240034904A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220113142A KR20240034904A (ko) 2022-09-07 2022-09-07 표시 장치
US18/313,430 US20240081124A1 (en) 2022-09-07 2023-05-08 Display device
CN202322005311.4U CN220570915U (zh) 2022-09-07 2023-07-28 显示装置
CN202310937232.9A CN117677243A (zh) 2022-09-07 2023-07-28 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220113142A KR20240034904A (ko) 2022-09-07 2022-09-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20240034904A true KR20240034904A (ko) 2024-03-15

Family

ID=90060393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220113142A KR20240034904A (ko) 2022-09-07 2022-09-07 표시 장치

Country Status (3)

Country Link
US (1) US20240081124A1 (ko)
KR (1) KR20240034904A (ko)
CN (2) CN220570915U (ko)

Also Published As

Publication number Publication date
CN117677243A (zh) 2024-03-08
US20240081124A1 (en) 2024-03-07
CN220570915U (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US10496204B2 (en) Display device with integrated touch screen and mirror function, and method for fabricating the same
KR20210122391A (ko) 표시 장치
KR20210093420A (ko) 표시 장치
KR20240015207A (ko) 표시 장치
KR20210077846A (ko) 표시 장치
KR20220039976A (ko) 표시 장치
KR20210102562A (ko) 표시 장치
KR20240015206A (ko) 표시 장치
KR20240048033A (ko) 표시 장치 및 이의 제조 방법
CN115715132A (zh) 显示装置
KR20240034904A (ko) 표시 장치
CN114695419A (zh) 显示装置和拼接式显示装置
CN114256310A (zh) 显示装置
JP2011082098A (ja) 有機ｅｌ装置、電気光学装置及び電子機器
KR20190049395A (ko) 광 제어 장치 및 이를 포함하는 투명 표시 장치
KR20230172637A (ko) 표시 장치
EP4287255B1 (en) Display device, method of manufacturing the same, and tiled display device including the same
EP4209871A1 (en) Display device and touch input system including the same
KR20240048629A (ko) 표시 장치
KR20230174330A (ko) 표시 장치 및 이를 포함하는 입력 시스템
KR20240125741A (ko) 표시 장치
KR20240083931A (ko) 표시 장치 및 이의 제조 방법
KR20240043168A (ko) 표시 장치
KR20240100504A (ko) 표시 장치 및 이의 제조 방법
KR20240050970A (ko) 표시 장치 및 이의 제조 방법