KR20240027572A - 전자빔 오버레이를 위한 오버레이 마크 설계 - Google Patents
전자빔 오버레이를 위한 오버레이 마크 설계 Download PDFInfo
- Publication number
- KR20240027572A KR20240027572A KR1020237031361A KR20237031361A KR20240027572A KR 20240027572 A KR20240027572 A KR 20240027572A KR 1020237031361 A KR1020237031361 A KR 1020237031361A KR 20237031361 A KR20237031361 A KR 20237031361A KR 20240027572 A KR20240027572 A KR 20240027572A
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- target
- periodic structure
- height
- axis
- Prior art date
Links
- 238000010894 electron beam technology Methods 0.000 title claims abstract description 46
- 238000013461 design Methods 0.000 title description 40
- 230000000737 periodic effect Effects 0.000 claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000005259 measurement Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims description 30
- 238000003384 imaging method Methods 0.000 abstract description 30
- 230000003287 optical effect Effects 0.000 description 43
- 235000012431 wafers Nutrition 0.000 description 33
- 239000011295 pitch Substances 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000013500 data storage Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 238000005286 illumination Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 235000006719 Cassia obtusifolia Nutrition 0.000 description 1
- 235000014552 Cassia tora Nutrition 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70681—Metrology strategies
- G03F7/70683—Mark designs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 개시내용은 타겟과, 타겟에 대해 오버레이 측정을 수행하는 방법을 제공한다. 타겟은 제1 셀, 제2 셀, 제3 셀, 및 제4 셀을 포함한 셀 어레이를 포함한다. 각 셀은 일정 피치를 갖는 주기적 구조를 포함한다. 주기적 구조는 제1 갭에 의해 분리되는 제1 섹션 및 제2 섹션을 포함한다. 타겟은 전자빔 오버레이 측정, 고급 이미징 계측, 및/또는 산란계측 측정이 타겟에 대해 수행될 수 있도록 전자빔 오버레이 타겟을 더 포함한다.
Description
[관련 출원과의 교차 참조]
본 출원은 2021년 6월 28일에 출원된 미국 가출원 번호 63/215,561에 기초하고 이에 대해 우선권을 주장하며, 이 우선권 주장 출원의 개시내용은 참조에 의해 본 명세서에 포함된다.
[개시내용의 분야]
본 개시내용은 반도체 디바이스의 오버레이 측정에 관한 것이다.
반도체 제조 산업의 발전으로 수율 관리, 특히 계측 및 검사 시스템에 대한 요구가 더 커지고 있다. 임계 치수는 계속해서 감소하고 있지만, 업계는 고수율, 고부가가치 생산을 위해 시간을 단축해야 한다. 따라서 수율 문제를 검출하여 그것을 해결하는데 걸리는 총 시간을 최소화하는 것이 반도체 제조업체의 투자 수익(ROI, return-on-investment)을 결정한다.
로직 및 메모리 디바이스와 같은 반도체 디바이스의 제조는 통상, 다수의 제조 공정을 사용해 반도체 웨이퍼를 처리하여 반도체 디바이스의 다중 레벨 및 다양한 피처를 형성하는 것을 포함한다. 예를 들면, 리소그래피는 레티클로부터의 패턴을 반도체 웨이퍼 상에 배열된 포토레지스트로 전사시키는 것을 수반하는 반도체 제조 공정이다. 반도체 제조 공정의 추가 예는 화학적 기계 연마(CMP, chemical-mechanical polishing), 에칭, 퇴적 및 이온 주입을 포함하나, 이들에 한정되지는 않는다. 다수의 반도체 디바이스는 단일의 반도체 웨이퍼 상의 구성으로 제조된 다음 개개의 반도체 디바이스로 분리될 수 있다.
광학 오버레이 측정을 위한 현재의 방법은 이미징과 산란계측이라는 두 가지 주요 기술에 의존한다. 이미징에서는 주기적인 타겟의 위치가 광학 시스템의 시야에서 측정되고 서로 다른 층들에 인쇄된 타겟의 위치로부터 오버레이(OVL)가 추론된다. 산란계측은 서로 다른 층들에 인쇄된 주기적인 오버레이 마크(주기적인 구조가 있는 타겟)에 의해 산란되는 전자기(EM)파들 간의 간섭을 활용하여 층들의 상대적 변위를 추론한다. 두 경우 모두 산란된 전자기파의 회절 차수의 진폭과 위상을 제어하여 오버레이 측정의 정확도와 정밀도에 중요한 영향을 미칠 수 있다.
오버레이 오차가 관찰될 경우 오버레이 측정을 사용하여 보정을 적용할 수도 있고 원하는 한도 내에서 오버레이 오차를 유지할 수도 있다. 예를 들어, 오버레이 측정치는 스캐너 보정은 물론 기타 통계를 계산하는 분석 루틴에 제공될 수 있는데, 오퍼레이터는 이것을 사용하여 공정에서 사용되는 리소그래피 툴을 더 잘 정렬할 수 있다. 통상의 제조 작업에서는 반도체 제조 공정이 로트(lot)라고 하는 배치(batch)식으로 실행된다. 로트 또는 웨이퍼 로트는 단일 그룹으로서 함께 처리되는 웨이퍼의 수량으로 정의된다. 기존의 오버레이 모니터링 및 제어 기술은 일반적으로 단일 스캐너 보정 세트를 취하고 동일한 로트 내의 모든 웨이퍼에 동일한 세트를 적용한다.
그러나 반도체 디바이스가 더 복잡해짐에 따라 개선된 타겟 설계 및 측정 방법이 요구된다.
본 개시내용의 실시형태는 타겟을 제공한다. 타겟은 제1 셀, 제2 셀, 제3 셀, 및 제4 셀을 포함한 셀 어레이를 포함할 수 있다. 각각의 셀은 일정 피치를 갖는 주기적인 구조를 포함할 수 있다. 주기적 구조는 제1 갭에 의해 분리되는 제1 섹션 및 제2 섹션을 포함할 수 있다.
본 개시내용의 일 실시형태에 따르면, 타겟은 제1 셀, 제2 셀, 제3 셀, 및 제4 셀의 셀 어레이의 중심에 배치된 전자빔 오버레이 타겟을 더 포함할 수 있다.
본 개시내용의 일 실시형태에 따르면, 제1 셀, 제2 셀, 제3 셀, 및 제4 셀은 회전 대칭을 이루도록 배열될 수 있다.
본 개시내용의 일 실시형태에 따르면, 각 셀의 주기적 구조는 제2 갭에 의해 분리되는 제3 섹션을 더 포함할 수 있다.
본 개시내용의 일 실시형태에 따르면, 제1 셀의 주기적 구조는 제1 축을 따른 제1 셀 높이 및 제2 축을 따른 제1 셀 폭을 가질 수 있다. 제2 셀의 주기적 구조는 제2 축을 따른 제2 셀 높이 및 제1 축을 따른 제2 셀 폭을 가질 수 있다. 제3 셀의 주기적 구조는 제2 축을 따른 제3 셀 높이 및 제1 축을 따른 제3 셀 폭을 가질 수 있다. 제4 셀의 주기적 구조는 제2 축을 따른 제4 셀 높이 및 제1 축을 따른 제4 셀 폭을 가질 수 있다.
본 개시내용의 일 실시형태에 따르면, 제1 셀 폭은 제2 셀 높이보다 클 수 있고, 제2 셀 폭은 제3 셀 높이보다 클 수 있고, 제3 셀 폭은 제4 셀 높이보다 클 수 있고, 제4 셀 폭은 제1 셀 높이보다 클 수 있다.
본 개시내용의 일 실시형태에 따르면, 제1 셀 폭은 제2 셀 높이와 같을 수 있고, 제2 셀 폭은 제3 셀 높이와 같을 수 있고, 제3 셀 폭은 제4 셀 높이와 같을 수 있고, 제4 셀 폭은 제1 셀 높이와 같을 수 있다.
본 개시내용의 일 실시형태에 따르면, 전자빔 오버레이 타겟의 일부는 중심 중공 영역을 정의하는 서로 내부에 배치된 복수의 중첩된 다각형 형상(nested polygonal shape)일 수 있다. 상호연결된 다각형 형상은 정사각형일 수 있다.
본 개시내용의 일 실시형태에 따르면, 각 셀의 주기적 구조는 제1 높이 및 제1 높이보다 큰 제2 높이를 가질 수 있으며, 제2 높이를 갖는 주기적 구조는 전자빔 오버레이 타겟에 인접하여 배치될 수 있다.
본 개시내용의 일 실시형태에 따르면, 각 셀의 주기적 구조의 제2 섹션은 제2 높이 및 제2 높이보다 작은 제3 높이를 가질 수 있으며, 제3 높이를 갖는 주기적 구조는 전자빔 오버레이 타겟에 인접하여 배치될 수 있다.
본 개시내용의 일 실시형태에 따르면, 타겟은 제1 셀, 제2 셀, 제3 셀, 및 제4 셀의 에지에 배치된 복수의 전자빔 오버레이 타겟을 더 포함할 수 있다. 전자빔 오버레이 타겟 각각은 바디(body), 바디로부터 연장되는 복수의 세그먼트, 및 복수의 세그먼트의 단부를 연결하는 연결 세그먼트를 포함할 수 있다.
본 개시내용의 일 실시형태에 따르면, 복수의 전자빔 오버레이 타겟은 주기적 구조의 제1 섹션에 인접하여 제1 셀, 제2 셀, 제3 셀, 및 제4 셀의 에지에 배치될 수 있다.
본 개시내용의 일 실시형태에 따르면, 복수의 전자빔 오버레이 타겟은 주기적 구조의 제2 섹션에 인접하여 제1 셀, 제2 셀, 제3 셀, 및 제4 셀의 에지에 배치될 수 있다.
본 개시내용의 일 실시형태에 따르면, 복수의 전자빔 오버레이 타겟은 제1 갭에 인접하여 제1 셀, 제2 셀, 제3 셀, 및 제4 셀의 에지에 배치될 수 있다.
본 개시내용의 일 실시형태에 따르면, 주기적 구조는 상기 피치의 복수의 주기적 구조의 그룹 사이에 제2 피치를 더 포함할 수 있다. 제2 피치는 제1 피치보다 클 수 있다.
본 개시내용의 일 실시형태에 따르면, 타겟은 복수의 전자빔 오버레이 타겟을 더 포함할 수 있다. 전자빔 오버레이 타겟 각각은 바디의 2개의 측으로부터 연장되는 복수의 세그먼트를 포함할 수 있다. 바디는 주기적 구조의 제1 섹션 및 제2 섹션 내의 격자 쌍 사이에 배치될 수 있고, 복수의 세그먼트는 바디에 인접하여 제1 섹션 및 제2 섹션 내의 격자 쌍 상에 배치될 수 있다.
본 개시내용의 일 실시형태에 따르면, 복수의 전자빔 오버레이 타겟은 각 셀의 주기적 구조의 제1 섹션 및 제2 섹션의 단부에서 격자 쌍 사이에 배치될 수 있다.
본 개시내용의 일 실시형태에 따르면, 복수의 전자빔 오버레이 타겟은 각 셀의 주기적 구조의 제1 섹션 및 제2 섹션의 각 쌍의 격자 사이에 배치될 수 있다.
본 개시내용의 다른 실시형태는 반도체 계측 툴을 사용하여 타겟에 대해 오버레이 측정을 수행하는 방법을 제공한다.
본 개시내용의 본질 및 목적을 충분히 이해하기 위해서는, 첨부하는 도면과 함께 이하의 상세한 설명을 참조해야 한다.
도 1은 본 개시내용의 일 실시형태에 따라 중심 및 에지에서 전자빔 오버레이(eOVL) 타겟에 대해 결합 배치된 4셀 산란계측 오버레이(SCOL) 타겟이다.
도 2는 본 개시내용의 일 실시형태에 따라 eOVL 타겟에 대해 중심 결합 배치된 고급 이미징 계측(AIM, Advanced Imaging Metrology) 타겟이다.
도 3은 본 개시내용의 일 실시형태에 따라 트리플 eOVL 타겟에 대해 중심 결합 배치된 트리플 AIM 타겟이다.
도 4는 본 개시내용의 일 실시형태에 따라 중심 및 에지에서 eOVL 타겟에 대해 세그먼트가 추가되어 결합 배치된 AIM 타겟이다.
도 5는 본 개시내용의 일 실시형태에 따라 중심 및 에지에서 eOVL 타겟에 대해 세그먼트 추가 없이 결합 배치된 AIM 타겟이다.
도 6은 본 개시내용의 일 실시형태에 따라 중심 및 에지에서 eOVL 타겟에 대해 세그먼트가 연장되어 결합 배치된 AIM 타겟이다.
도 7은 본 개시내용의 일 실시형태에 따라 AIM 다각형을 축소한 AIM 타겟이다.
도 8은 본 개시내용의 일 실시형태에 따라 AIM 다각형을 축소한 또 다른 AIM 타겟이다.
도 9a는 본 개시내용의 일 실시형태에 따른 AIM과 eOVL을 결합한 타겟 설계이다.
도 9b는 도 9a의 실시형태의 eOVL 타겟을 도시한다.
도 10은 본 개시내용의 일 실시형태에 따른 AIM과 eOVL을 결합한 또 다른 타겟 설계이다.
도 11은 본 개시내용의 일 실시형태에 따른 AIM과 eOVL을 결합한 또 다른 타겟 설계이다.
도 12a는 본 개시내용의 일 실시형태에 따른 AIM과 eOVL을 결합한 또 다른 타겟 설계이다.
도 12b는 도 12a의 실시형태의 eOVL 타겟을 도시한다.
도 13은 본 개시내용의 일 실시형태에 따른 AIM과 eOVL을 결합한 또 다른 타겟 설계이다.
도 14는 본 개시내용의 일 실시형태에 따른 AIM과 eOVL을 결합한 또 다른 타겟 설계이다.
도 15는 본 개시내용의 일 실시형태에 따른 두 유형의 AIM과 eOVL의 결합 타겟을 갖는 필드 레이아웃이다.
도 16은 본 개시내용의 일 실시형태에 따른 단일 유형의 AIM과 eOVL의 결합 타겟을 갖는 필드 레이아웃이다.
도 17은 본 개시내용의 일 실시형태에 따른 단일 유형의 AIM과 eOVL의 결합 타겟을 갖는 또 다른 필드 레이아웃이다.
도 18은 본 개시내용의 일 실시형태에 따라 반도체 툴을 사용하여 오버레이 측정을 수행하는 방법이다.
도 19는 본 개시내용의 일 실시형태에 따른 시스템의 다이어그램이다.
도 1은 본 개시내용의 일 실시형태에 따라 중심 및 에지에서 전자빔 오버레이(eOVL) 타겟에 대해 결합 배치된 4셀 산란계측 오버레이(SCOL) 타겟이다.
도 2는 본 개시내용의 일 실시형태에 따라 eOVL 타겟에 대해 중심 결합 배치된 고급 이미징 계측(AIM, Advanced Imaging Metrology) 타겟이다.
도 3은 본 개시내용의 일 실시형태에 따라 트리플 eOVL 타겟에 대해 중심 결합 배치된 트리플 AIM 타겟이다.
도 4는 본 개시내용의 일 실시형태에 따라 중심 및 에지에서 eOVL 타겟에 대해 세그먼트가 추가되어 결합 배치된 AIM 타겟이다.
도 5는 본 개시내용의 일 실시형태에 따라 중심 및 에지에서 eOVL 타겟에 대해 세그먼트 추가 없이 결합 배치된 AIM 타겟이다.
도 6은 본 개시내용의 일 실시형태에 따라 중심 및 에지에서 eOVL 타겟에 대해 세그먼트가 연장되어 결합 배치된 AIM 타겟이다.
도 7은 본 개시내용의 일 실시형태에 따라 AIM 다각형을 축소한 AIM 타겟이다.
도 8은 본 개시내용의 일 실시형태에 따라 AIM 다각형을 축소한 또 다른 AIM 타겟이다.
도 9a는 본 개시내용의 일 실시형태에 따른 AIM과 eOVL을 결합한 타겟 설계이다.
도 9b는 도 9a의 실시형태의 eOVL 타겟을 도시한다.
도 10은 본 개시내용의 일 실시형태에 따른 AIM과 eOVL을 결합한 또 다른 타겟 설계이다.
도 11은 본 개시내용의 일 실시형태에 따른 AIM과 eOVL을 결합한 또 다른 타겟 설계이다.
도 12a는 본 개시내용의 일 실시형태에 따른 AIM과 eOVL을 결합한 또 다른 타겟 설계이다.
도 12b는 도 12a의 실시형태의 eOVL 타겟을 도시한다.
도 13은 본 개시내용의 일 실시형태에 따른 AIM과 eOVL을 결합한 또 다른 타겟 설계이다.
도 14는 본 개시내용의 일 실시형태에 따른 AIM과 eOVL을 결합한 또 다른 타겟 설계이다.
도 15는 본 개시내용의 일 실시형태에 따른 두 유형의 AIM과 eOVL의 결합 타겟을 갖는 필드 레이아웃이다.
도 16은 본 개시내용의 일 실시형태에 따른 단일 유형의 AIM과 eOVL의 결합 타겟을 갖는 필드 레이아웃이다.
도 17은 본 개시내용의 일 실시형태에 따른 단일 유형의 AIM과 eOVL의 결합 타겟을 갖는 또 다른 필드 레이아웃이다.
도 18은 본 개시내용의 일 실시형태에 따라 반도체 툴을 사용하여 오버레이 측정을 수행하는 방법이다.
도 19는 본 개시내용의 일 실시형태에 따른 시스템의 다이어그램이다.
청구하는 주제가 특정 실시형태에 관련하여 설명될 것이지만, 여기에 설명하는 모든 이점 및 특징을 제공하지 않는 실시형태를 비롯한 다른 실시형태도 본 개시내용의 범위 내에 있다. 본 개시내용의 범위를 벗어나지 않으면서 다양한 구조적, 논리적, 공정 단계, 및 전자적 변경이 이루어질 수 있다. 따라서, 본 개시내용의 범위는 첨부하는 청구범위에 대한 참조에 의해서만 규정된다.
일반적으로, 2개의 공정 층 사이의 오버레이 오차 또는 동일한 층 상에 있는 2개의 구조 세트 사이의 시프트는 오버레이 타겟을 사용하여 결정될 수 있는데, 이 타겟 구조에 대해서는 대칭 특성 사이의 알려진 관계를 갖고서 설계되고, 이러한 대칭으로부터의 불일치가 해당 타겟의 오버레이 오차에 대응한다. 본원에서 사용하는 용어인 층은 웨이퍼 디바이스 또는 테스트 구조의 제조를 위해 생성되고 패터닝된 반도체 또는 포토레지스트 층과 같은 임의의 적합한 재료를 지칭할 수 있다. 다음의 타겟 예는 오버레이를 측정하기 위해 두 개(또는 그 이상) 층 상에 구조를 갖는 것으로 도시되지만, 각 타겟은 이러한 구조 세트 사이의 시프트 오차를 결정하기 위해 동일한 층 상에 두 개(또는 그 이상)의 구조 세트를 포함할 수 있다. 또한, 본 개시내용의 실시형태는 임의의 유형의 주기적 타겟에 적용될 수 있고, 이러한 타겟은 비활성 영역(예를 들어, 스크라이브 라인) 또는 생산 웨이퍼 상의 다이의 활성 영역(예를 들어, 다이의 디바이스 부분의 일부임)에 형성될 수 있다. 본원에서 설명하는 기술은 임계 치수(CD), CD 균일성(CDU), 에지 배치 오차(EPE, edge placement error), 패턴 충실도 등과 같은 다른 유형의 특성을 결정하기 위한 타겟에도 적용될 수 있다.
오버레이 타겟은 일반적으로 집적 회로에서 값비싼 위치를 차지한다. 반도체 제조업체는 일반적으로 이들 오버레이 타겟의 측정 시간과 웨이퍼 실면적을 줄이려고 한다. 이미징 기반 타겟과 산란계측 기반 타겟을 결합함으로써, 웨이퍼 상의 공간을 절약할 수 있고, 측정 시간을 더 단축할 수 있으며, 두 기술의 결과를 비교할 수 있다. 따라서 집적 회로의 한 영역에 2개의 타겟을 포함하고 두 오버레이 타겟을 동시에 측정하면 반도체 제조 공정에 이점을 제공할 수 있다.
본원에 개시하는 실시형태는 전자빔 오버레이(eOVL)와 산란계측 오버레이(SCOL)를 결합한다. 현재 주사전자현미경(SEM) 기술은 광학 계측 측정에서 지배적으로 사용된다. 본원에 개시하는 실시형태는 광학 측정과 결합하기 위한 전자빔 오버레이에 대한 새로운 타겟 설계를 갖춘 솔루션을 제공한다. 타겟 아키타입(architype)은 또한 광학 이미지 기반 오버레이(IBO) 및 회절 기반 오버레이(DBO) 타겟을 전자빔 오버레이 전용 타겟과 결합할 수 있다. 결합된 타겟을 번갈아 사용하면 웨이퍼 실면적은 동일하게 유지하면서 웨이퍼 상의 측정 샘플 수가 증가하므로 고밀도 샘플링이 가능하여 모델 정확도를 높일 수 있다. 혼합된 타겟은 오버레이 계측에 사용할 수 있는 실면적을 100% 사용하므로 두 기술 모두에 대해 2배 증가한 수의 타겟을 제공한다.
본원에 개시하는 타겟 설계는 관심 영역(ROI)이 소 시야(FOV) 내에 X 및 Y 정보 내용을 모두 포함할 수 있기 때문에 측정 이동-취득-측정(MAM, move-acquire-measurement) 시간을 단축하고 측정 정확도를 향상시킬 수 있다. 예를 들어, 하나의 ROI에서, 하나의 격자는 X 방향의 정보를 위한 것이고, 다른 격자는 Y 방향의 정보를 위한 것일 수 있다. 모든 정보가 하나의 타겟에 포함되어 있기 때문에 서로 다른 2개의 타겟으로 이동하지 않아도 된다. 따라서, 개시하는 타겟은 영역별 정보 내용을 증가시킨다.
측정은 다양한 타겟 아키타입의 코어스(coarse) 피치와 파인(fine) 피치에 적용될 수 있다. 타겟 스택 재료는 라인 피처와 스페이스 피처 사이에서 달라질 수 있다. 역조합(reverse combination) 사용 사례는 전자빔 오버레이 타겟의 고밀도 샘플링과 함께 현재의 광학 타겟을 사용할 수 있다. 4셀 산란계측 오버레이와 전자빔 오버레이의 결합 설계도 사용할 수 있다.
본원에 개시하는 실시형태는 셀별로 각 층의 양방향으로 연장된 바를 갖는 표준 4셀 설계에서와 같이 방향별로 2개의 셀을 포함하는 산란계측 타겟 축 분리를 가능하게 할 수 있다. 이에 상이한 정렬 방식의 층들 사이에 물리적 분리를 제공할 수 있다. 이러한 타겟 유형에 대한 관심 영역 배치는 각 층별로 분리될 수 있다. 방향별로 사용되는 다중 관심 영역은 유도 오버레이가 있는 바 위의 바(bar over bar) 및 트렌치 위의 바(bar over trench) 아키텍처를 목표로 하기 때문이다. 이것은 시프트 커버리지에 관계없이 측정 가능한 산란계측 타겟(f0)에 사용될 수 있다. 축마다 연장된 바를 사용하여 동일한 타겟 내에서도 마찬가지로 양방향을 적용할 수 있다.
임의의 설계 이미지 기반 오버레이 또는 회절 기반 오버레이는 일치하는 전자빔 오버레이 타겟, 전자빔 오버레이의 중심, 및 광학 타겟을 가능하게 할 수 있다. 이를 통해 공정 변동 영향, 배치 오차 영향을 제거할 수 있으며 모델링된 항의 보정 능력을 향상시킬 수 있다. 설계 규칙으로 인해 전자빔 오버레이 타겟은 광학 타겟에 가능한 한 가깝게 배치될 수 있다.
추가 세그먼트를 광학 타겟에 추가하여 전자빔 오버레이 타겟 배치 또는 바의 연장으로 점유된 공간을 채울 수 있으며, 이를 통해 더 많은 정보 내용을 가능하게 할 수 있다.
도 1은 중심 및 에지에서 전자빔 오버레이(eOVL) 타겟에 대해 결합 배치된 4셀 산란계측 오버레이(SCOL) 타겟이다. 예를 들어 산란계측은 격자 층이 겹치는 영역을 사용하는 반면, 전자빔 오버레이는 격자 층이 분리된 영역을 사용한다. 타겟(100)은 제1 주기적 구조(101)와 제2 주기적 구조(102)를 포함한다. 이들은 이해의 편의를 위해 서로 다른 음영으로 표시된다. 제1 주기적 구조(101)는 반도체 디바이스의 제1 층에 형성되고 축을 따라 제1 피치를 갖고, 제2 주기적 구조(102)는 반도체 디바이스의 제2 층에 형성되고 해당 축을 따라 제1 피치와는 상이한 제2 피치를 갖는다. 적절하게 조명되면, 제1 및 제2 주기적 구조(101, 102)는 함께 패턴을 형성한다. 층들은 서로 인접할 수도 있고 또는 다른 층들에 의해 분리될 수도 있다. 제1 주기적 구조(101)와 제2 주기적 구조(102)는 이해의 편의를 위해 투명하게 표시되어 있다.
제1 주기적 구조(101) 내의 복수의 격자 각각은 제2 축(예를 들어, X)을 따른 제1 폭과 제1 축(예를 들어, Y)을 따른 제1 높이를 갖는다. 제1 폭은 1 ㎛와 100 ㎛ 사이일 수 있다. 제1 폭은 10 ㎛와 100 ㎛ 사이일 수 있다. 제1 폭 및 제1 높이는 애플리케이션에 따라 이들 범위보다 크거나 작을 수 있다. 제1 주기적 구조(101)는 제1 피치를 갖는다. 제1 피치는 200 nm와 1000 nm 사이일 수 있다. 제1 피치는 애플리케이션에 따라 이 범위보다 크거나 작을 수 있다.
제2 주기적 구조(102)는 반도체 디바이스의 제2 층 상에 형성된다. 제2 주기적 구조(102) 내의 복수의 격자 각각은 제2 축(예를 들어, X)을 따른 제2 폭과 제1 축(예를 들어, Y)을 따른 제2 높이를 갖는다. 제2 주기적 구조(102)의 제2 폭은 제1 주기적 구조(101)의 제1 폭보다 좁다. 제2 폭은 1 ㎛와 100 ㎛ 사이일 수 있다. 제2 높이는 10 ㎛와 100 ㎛ 사이일 수 있다. 제2 폭 및 제2 높이는 애플리케이션에 따라 이들 범위보다 크거나 작을 수 있다. 제2 주기적 구조(102)는 제1 주기적 구조(101)의 제1 피치보다 작은 제2 피치를 갖는다. 제2 피치는 200 nm와 1000 nm 사이일 수 있다. 제2 피치는 애플리케이션에 따라 이 범위보다 크거나 작을 수 있다. 제2 피치는 제1 피치보다 클 수 있다. 제1 주기적 구조(101)의 격자는 제2 주기적 구조(102)의 격자 위에 배치된다.
제1 및 제2 주기적 구조(101, 102)는 상호 중첩되고 반도체 디바이스의 제1 및 제2 층 상에 상호 평행한 라인의 어레이로 형성된다. 라인은 Y축과 같은 축을 따라 정렬되어 배열된다. 미세 세그먼트화의 구조 사이즈, 치수, 및 각도는 반도체 제조업체, 기술 노드, 및 처리 단계에 따라 달라질 수 있다. 노드는 수 nm부터 수 ㎛의 구조 사이즈에서 작동할 수 있다. 대각선 구조의 경우 15°내지 30°가 일반적이지만 다른 각도도 가능하다.
타겟(100)은 측 길이가 10 ㎛ 내지 60 ㎛일 수 있다. 예를 들어, 타겟(100)의 측 길이는 40 ㎛ 이하일 수 있다. 일반적으로, 타겟(100)의 사이즈는 선택된 광학 파장 및 빔 사이즈에 따라 달라질 수 있다. 타겟(100)이 클수록 측정은 더 용이해질 수 있지만, 반도체 웨이퍼에서 더 많은 면적을 차지할 수도 있다. 타겟(100)의 사이즈를 줄이면 생산 비용을 절감하면서 웨이퍼의 이용 가능 공간을 늘릴 수 있다. 타겟 사이즈를 선택하기 위한 물리학 및 비용의 특정의 균형은 특정 층 및/또는 제품의 공정의 설계 규칙에 따라 달라질 수 있다. 타겟(100)은 직사각형 형상일 수 있다.
타겟(100)은 eOVL 구조(103)를 더 포함한다. eOVL 구조(103)는 타겟(100)의 중심에 배치될 수 있다. eOVL 구조(103)는 다각형일 수 있다. 예를 들어, eOVL 구조는 직사각형일 수 있다.
도 2는 eOVL 타겟에 대해 중심 결합 배치된 AIM(고급 이미징 계측, Advanced Imaging Metrology) 타겟이다. 타겟(200)은 셀들의 어레이를 포함할 수 있다. 각 셀은 일정 피치를 갖는 주기적 구조를 포함할 수 있다. 예를 들어, 주기적 구조는 복수의 직사각형 격자를 포함할 수 있으며, 여기서 피치는 인접한 격자들 사이의 거리를 의미한다. 주기적 구조는 제1 갭(204)에 의해 분리되는 제1 섹션(201) 및 제2 섹션(202)을 포함할 수 있다. 타겟(200)은 제1 섹션(201)과 제2 섹션(202)의 주기적 구조가 분리되어 있는데, 이것은 제1 주기적 구조(101)와 제2 주기적 구조(102)가 중첩되어 있는 타겟(100)과 상이하다. 일반적으로 타겟(200)의 주기적인 구조의 사이즈는 전술한 타겟(100)의 사이즈와 유사할 수 있다.
셀 어레이는 제1 셀(200A), 제2 셀(200B), 제3 셀(200C), 및 제4 셀(200D)을 포함할 수 있다. 제2 셀(200B)은 제1 축(X)을 따라 배열될 수 있으며, 제1 셀(200A)에 대해 90도 회전할 수 있다. 제3 셀(200C)은 제2 축(Y)을 따라 배열될 수 있으며, 제1 셀(200A)에 대해 -90도 회전할 수 있다. 제4 셀(200D)은 제3 셀(200C)에 대해 제1 축(X)을 따라 배열되고, 제2 셀(200B)에 대해 제2 축(Y)을 따라 배열되며, 제1 셀(200A)에 대해 180도 회전할 수 있다. 따라서, 셀 어레이는 회전 대칭을 갖는 2 x 2 그리드로 배열될 수 있다. 3 x 3, 4 x 4, 또는 그 이상의 그리드를 포함해 다른 셀 배열도 가능하다.
타겟(200)은 제1 셀(200A), 제2 셀(200B), 제3 셀(200C), 및 제4 셀(200D)의 어레이의 중심에 배치된 전자빔 오버레이 타겟(210)을 더 포함할 수 있다. 전자빔 오버레이 타겟(210)은 애플리케이션에 따라 타겟(200)의 다른 위치에 배치될 수 있다. 전자빔 오버레이 타겟(210)은 사이즈가 약 2 ㎛일 수 있지만 더 작거나 더 큰 사이즈도 가능하다.
제1 셀(200A)의 주기적 구조는 제1 축(X)을 따른 제1 셀 높이와 제2 축(Y)을 따른 제1 셀 폭을 가질 수 있다. 제2 셀(200B)의 주기적 구조는 제2 축(Y)을 따른 제2 셀 높이와 제1 축(X)을 따른 제2 셀 폭를 가질 수 있다. 제3 셀(200C)의 주기적 구조는 제2 축(Y)을 따른 제3 셀 높이와 제1 축(X)을 따른 제3 셀 폭을 가질 수 있다. 제4 셀(200D)의 주기적 구조는 제2 축(Y)을 따른 제4 셀 높이와 제1 축(X)을 따른 제4 셀 폭을 가질 수 있다.
타겟(200)은 사이즈가 20 ㎛ x 20 ㎛일 수 있으며, 총 80개의 라인(층 및 방향별로 20개의 라인, 2개 층)을 포함할 수 있다. 개별 라인은 사이즈가 1 ㎛이고 간격은 2.5 ㎛일 수 있다. 타겟(200), 개별 라인 및 간격의 다른 사이즈도 가능하다.
도 3은 트리플 eOVL 타겟에 대해 중심 결합 배치된 트리플 AIM 타겟이다. 타겟(300)은 각 셀의 주기적 구조가 제3 섹션(203)을 더 포함할 수 있다는 점에서 타겟(200)과 상이하다. 제2 섹션(202)과 제3 섹션(203)은 제2 갭(205)에 의해 분리될 수 있다. 타겟(300)은 제3 섹션(203)의 배치를 수용하기 위해 타겟(200)보다 클 수 있지만, 타겟(300) 및 그 구조는 전술한 타겟(200)의 사이즈와 유사할 수 있다.
도 4는 중심 및 에지에서 eOVL 타겟에 대해 세그먼트 추가되어 결합 배치된 AIM 타겟이다. 타겟(400)은 각 셀의 주기적 구조가 추가 격자를 더 포함할 수 있다는 점에서 타겟(200)과 상이하다. 각 셀의 제1 섹션(201)과 제2 섹션(202)은 각각 타겟(400)의 에지 및/또는 타겟(400)의 중심에 추가된 추가 격자를 포함할 수 있다. 타겟(400)에 추가 격자가 존재하면 신호 강도가 증가함에 따라 측정 성능이 향상될 수 있다. 타겟(400) 및 그 구조는 전술한 타겟(200)의 것과 사이즈가 유사할 수 있다.
본 개시내용의 일 실시형태에 따르면, 제1 셀 폭은 제2 셀 높이보다 클 수 있다. 제2 셀 폭은 제3 셀 높이보다 클 수 있다. 제3 셀 폭은 제4 셀 높이보다 클 수 있다. 제4 셀 폭은 제1 셀 높이보다 클 수 있다. 예를 들어, 도 4에 도시한 바와 같이, 타겟(400)의 어레이 내의 각 셀은 직사각형일 수 있다. 이 배열에서는 웨이퍼의 실면적을 희생하지 않고 측정 성능이 향상될 수 있다.
도 5는 중심 및 에지에서 eOVL 타겟에 대해 세그먼트 추가 없이 결합 배치된 AIM 타겟이다. 타겟(500)은 각 셀의 주기적 구조가 더 적은 수의 격자를 포함할 수 있다는 점에서 타겟(200)과 상이하다. 각 셀의 제1 섹션(201)과 제2 섹션(202)은 각각 타겟(500)의 에지 및/또는 타겟(500)의 중심에서 타겟(200)보다 더 적은 수의 격자를 포함할 수 있다. 타겟(500)에 더 적은 수의 격자가 존재하면 타겟(500)에 드는 생산 비용 및 웨이퍼 공간을 감소시킬 수 있다. 타겟(500) 및 그 구조는 전술한 타겟(200)의 것과 사이즈가 유사할 수 있다.
본 개시내용의 일 실시형태에 따르면, 제1 셀 폭은 제2 셀 높이와 같을 수 있다. 제2 셀 폭은 제3 셀 높이와 같을 수 있다. 제3 셀 폭은 제4 셀 높이와 같을 수 있다. 제4 셀 폭은 제1 셀 높이와 같을 수 있다. 예를 들어, 도 5에 도시한 바와 같이, 타겟(500)의 어레이 내의 각 셀은 정사각형일 수 있다. 이 배열에서는 웨이퍼의 실면적을 희생하지 않고 측정 성능이 향상될 수 있다.
도 6은 중심 및 에지에서 eOVL 타겟에 대해 세그먼트가 연장되어 결합 배치된 AIM 타겟이다. 타겟(600)은 각 셀의 주기적 구조가 연장된 격자를 포함할 수 있다는 점에서 타겟(200)과 상이하다. 예를 들어, 제1 주기적 구조(201)는 제1 높이를 가질 수 있고, 제2 주기적 구조(202)는 제2 높이를 가질 수 있다. 제2 높이는 제1 높이보다 클 수 있다. 이렇게 각 셀의 제2 주기적 구조(202)는 중심에 위치한 eOVL 타겟(210)의 각 측을 따라 연장될 수 있다. 제1 높이와 제2 높이의 비율은 특정 애플리케이션의 설계 규칙에 따라 달라질 수 있다. 타겟(600) 및 그 구조는 전술한 타겟(200)의 것과 사이즈가 유사할 수 있다.
도 7은 실면적 최적화, 공정 견고성, 및 더미화를 위해 AIM 다각형을 축소한 AIM 타겟이다. 타겟(700)에 도시하는 바와 같이, eOVL 타겟(210)은 중심 중공 영역을 정의하는 서로 내부에 배치된 복수의 중첩된 다각형 형상(nested polygonal shape)일 수 있다. 상호연결된 다각형 형상은 정사각형일 수 있지만 다른 형상도 가능할 수 있다. 더미화 구조는 타겟(700)(또는 본 개시내용의 다른 타겟)의 빈 영역(예를 들어, 도 7의 흰색 영역)을 채우거나 타겟 설계를 방해하지 않고 큰 구조와 작은 구조 사이를 점진적으로 변경하는 데 사용될 수 있다.
타겟(700)은 또한 각 셀의 주기적 구조가 짧은 격자(202a)를 포함할 수 있다는 점에서 타겟(200)과 상이하다. 예를 들어, 제2 주기적 구조(202)는 제2 높이 및 제3 높이를 갖는 격자를 포함할 수 있다. 제3 높이는 제2 높이보다 작을 수 있다. 제2 높이와 제3 높이의 비율은 특정 애플리케이션의 설계 규칙에 따라 달라질 수 있다. 제3 높이를 갖는 짧은 격자(202a)는 eOVL 타겟(210)에 인접하여 배치될 수 있다. 이런 식으로 eOVL 타겟(210)의 사이즈는 짧아진 격자(202a)에 의해 비워진 공간 안에 맞춰 증가할 수 있고, 이에 타겟(700)의 실면적을 최적화할 수 있다. 타겟(700) 및 그 구조는 전술한 타겟(200)의 것과 사이즈가 유사할 수 있다.
도 8은 실면적 최적화, 공정 견고성, 및 더미화를 위해 AIM 다각형을 축소한 또 다른 AIM 타겟이다. 타겟(800)은 각 셀의 제2 주기적 구조가 제3 높이를 갖는 짧은 격자(202a)를 다수 포함할 수 있다는 점에서 타겟(700)과 상이하다. 이런 식으로 eOVL 타겟(210)의 사이즈는 짧아진 격자(202a)에 의해 비워진 공간 안에 맞춰 증가할 수 있고, 이에 타겟(800)의 실면적을 더욱 최적화할 수 있다. 타겟(800 및 그 구조는 전술한 타겟(200)의 것과 사이즈가 유사할 수 있다.
도 9a는 AIM 및 eOVL의 결합 타겟 설계이다. 도 9b에 도시한 바와 같이, 타겟(900)의 eOVL 타겟(210)은 바디(211)와 바디(211)로부터 연장되는 복수의 세그먼트(212)를 포함할 수 있다. 복수의 세그먼트(212)는 바디(211)와 등지고 연장되는 단부에서 연결 세그먼트(213)에 의해 서로 연결될 수 있다. 이 배열에서, eOVL 타겟(210)은 빗형 구조(comb-like structure)를 정의할 수 있다. 웨이퍼의 전기 테스트에도 유사한 구조가 사용될 수 있다. 다른 유형의 계측의 기존 설계를 광학 오버레이 타겟과 결합하면 특정 설계에 필요한 총 수를 줄일 수 있으므로 유익할 수 있다.
타겟(900)은 복수의 eOVL 타겟(210)을 포함할 수 있다. 예를 들어, 각 셀은 각 셀의 양 단부에서 제2 주기적 구조(202)에 인접하여 배열된 2개의 eOVL 타겟(210)을 포함할 수 있다. 각각의 eOVL 타겟(210)은 제2 주기적 구조(202)의 짧은 격자(202a)에 인접하여 배열될 수 있다. 예를 들어, 각각의 eOVL 타겟(210)은 각 셀의 짧은 격자(202a)에 수직으로 배열될 수 있다. 각각의 eOVL 타겟(210)은 각 셀의 제2 주기적 구조(202)의 동일한 측 상에 배열될 수 있다. 예를 들어, 각각의 eOVL 타겟(210)은 각 셀의 제1 갭(204)과 반대 측에 배열될 수 있다. 짧은 격자(202a)는 타겟(900)의 중심을 향하여 그리고 타겟(900)의 에지를 향하여 제2 주기 구조(202) 내에 위치할 수 있다. 이 배열에서, 타겟(900)은 제1 주기적 구조(201)와 제2 주기적 구조(202) 사이의 eOVL 타겟(210)의 배치에 기초하여 회전 대칭을 이룰 수 있다.
본 개시내용의 일 실시형태에 따르면, 각 셀의 주기적 구조들은 제1 피치 및 제2 피치를 포함할 수 있다. 예를 들어, 제1 주기적 구조(201)와 제2 주기적 구조(202) 내의 개개의 격자들은 제1 피치에 의해 분리될 수 있고, 주기적 구조들의 그룹은 제1 피치에 의해 분리될 수 있다. 제2 피치는 제1 피치보다 클 수 있다. 제1 피치와 제2 피치의 비율은 특정 애플리케이션의 설계 규칙에 따라 달라질 수 있다. 각 셀의 제2 주기적 구조(202)는 짧은 격자(202a)의 그룹을 포함할 수 있다. 짧은 격자(202a)의 그룹은 제2 피치에 의해 제2 주기적 구조(202) 내의 다른 격자들과 분리될 수 있다. 타겟(900) 및 그 구조는 전술한 타겟(200)의 것과 사이즈가 유사할 수 있다.
도 10은 AIM 및 eOVL의 또 다른 결합 타겟 설계이다. 타겟(1000)은, 각 셀이 각 셀의 양 단부에서 제2 주기적 구조(201)에 인접하여 배열된 2개의 eOVL 타겟(210)을 포함할 수 있다는 점에서 타겟(900)과 상이하다. 제1 주기적 구조(201)는 제1 높이보다 더 짧은 제3 높이를 갖는 더 짧은 격자(210a)를 포함할 수 있다. 각각의 eOVL 타겟(210)은 각 셀의 짧은 격자(201a)에 수직으로 배열될 수 있다. 각각의 eOVL 타겟(210)은 각 셀의 제1 주기적 구조(201)의 동일한 측 상에 배열될 수 있다. 예를 들어, 각각의 eOVL 타겟(201)은 각 셀의 제1 갭(204)과 반대 측에 배열될 수 있다. 짧은 격자(201a)는 타겟(1000)의 외측 에지 상에서 각 셀의 양 단부에 있는 제1 주기적 구조(201)에 위치할 수 있다. 이 배열에서, 타겟(1000)은 제1 주기적 구조(201)와 제2 주기적 구조(202) 사이의 eOVL 타겟(210)의 배치에 기초하여 회전 대칭을 이룰 수 있다. 타겟(1000) 및 그 구조는 전술한 타겟(200)의 것과 사이즈가 유사할 수 있다.
도 11은 AIM 및 eOVL의 또 다른 결합 타겟 설계이다. 타겟(1100)은 각 셀의 제2 주기적 구조(202)의 양측 상에 eOVL 타겟(210)이 배열될 수 있다는 점에서 타겟(900)과 상이하다. 예를 들어, eOVL 타겟(210) 중 하나는 제1 갭(204)에 인접하여 배열될 수 있고, eOVL 타겟(210) 중 다른 하나는 각 셀의 제1 갭(204)과 대향하여 배열될 수 있다. 이 배열에서, 타겟(1100)은 제1 주기적 구조(201)와 제2 주기적 구조(202) 사이의 eOVL 타겟(210)의 배치에 기초하여 회전 대칭을 이룰 수 있다. 타겟(1100) 및 그 구조는 전술한 타겟(200)의 것과 사이즈가 유사할 수 있다.
도 12a는 AIM 및 eOVL의 또 다른 결합 타겟 설계이다. 도 12b 및 도 12c에 도시한 바와 같이, 타겟(1200)의 eOVL 타겟(1210)은 바디(1211)와 바디(1211)의 양측으로부터 연장되는 복수의 세그먼트(1212)를 포함할 수 있다. 바디(1211)는 각 셀의 주기적 구조의 제1 섹션(1201)(도 12b)과 제2 섹션(1202)(도 12c)의 두 격자 사이에 배치될 수 있고, 복수의 세그먼트는 제1 섹션(1201)과 제2 섹션(1202) 상에 각각 배치될 수 있다. 바디(1211)는 기존의 AIM 타겟과 유사할 수 있으며, 이는 특정 경우에 유익할 수 있다. 바디(1211)의 양측에 배치된 제1 섹션(1201)과 제2 섹션(1202)의 두 격자는 제1 섹션(1201)과 제2 섹션(1202) 내의 다른 격자보다 작은 폭과 피치를 가질 수 있다. 각 셀의 주기적 구조의 제1 섹션(1201)과 제2 섹션(1202)은 제1 갭(1204)에 의해 분리될 수 있다. 이 배열에서, eOVL 타겟(310)은 전체 대칭을 유지하면서 혼합된 광학 타겟일 수 있다. 이는 서로 다른 피치를 가까이 두는 것이 제조에 문제가 되거나 더미화 구조가 다르게 배치되는 경우에 유익할 수 있다.
타겟(1200)은 복수의 eOVL 타겟(1210)을 포함할 수 있다. 예를 들어, 각 셀은 주기적 구조의 제1 섹션(1201)과 제2 섹션(1202) 사이에 교대로 배치된 복수의 eOVL 타겟(1210)을 포함할 수 있다. 도 12a에 도시된 바와 같이, 타겟(1200)은 제1 섹션(1201)의 격자들 사이에 배치된 2개의 eOVL 타겟(1210)과, 제2 섹션(1202)의 격자 각각의 양측에 배치된 3개의 eOVL 타겟(1210)을 포함할 수 있다. 도 12b와 도 12c 사이의 층 조합의 반전은 어떤 층 신호도 오버레이 결과를 지배하지 않도록 층들 간의 신호 내용이 가능한 한 유사하다는 것을 보장할 수 있으므로 유익할 수 있다. 타겟(1200) 및 그 구조는 전술한 타겟(200)의 것과 사이즈가 유사할 수 있다.
도 13은 AIM 및 eOVL의 또 다른 결합 타겟 설계이다. 타겟(1300)은 각 셀에서 주기적 구조의 제1 섹션(1201) 및 제2 섹션(1202)의 단부에 복수의 eOVL 타겟(1210)이 배치된다는 점에서 타겟(1200)과 상이하다. 이러한 방식으로, 복수의 eOVL 타겟(1210)은 타겟(1300)의 중심 및/또는 타겟(1300)의 외측 에지에 인접하여 배치될 수 있다. 제1 섹션(1201) 및 제2 섹션(1202)에서의 eOVL 타겟(1210)의 이러한 배치 대칭은 특정 설계 규칙 하에서 유익할 수 있다. 타겟(1300) 및 그 구조는 전술한 타겟(200)의 것과 사이즈가 유사할 수 있다.
도 14는 AIM 및 eOVL의 또 다른 결합 타겟 설계이다. 타겟(1400)은 각 셀의 주기적 구조의 제1 섹션(1201)과 제2 섹션(1202)의 각 쌍의 격자 사이에 eOVL 타겟(1210)이 배치된다는 점에서 타겟(1200)과 상이하다. 이러한 방식으로, 타겟(1400)의 각 셀은 주기적 구조의 제1 섹션(1201)과 제2 섹션(1202) 내에 연속적으로 배치된 복수의 eOVL 타겟(1210)을 포함할 수 있다. 타겟(1400) 및 그 구조는 전술한 타겟(200)의 것과 사이즈가 유사할 수 있다. 이 배열에서, 타겟(1400)은 완전히 규칙적이고 대칭적일 수 있으며 이는 일부 설계 규칙 하에서 유익할 수 있다.
도 15는 두 유형의 AIM과 eOVL의 결합 타겟을 갖는 필드 레이아웃이다. 레이아웃(1500)은 중심 타겟(1510)과 중심 타겟(1540)의 주변 둘레에 배열된 복수의 외측 타겟(1520)을 포함할 수 있다. 레이아웃(1500)의 사이즈와 타겟들 간의 간격은 특정 애플리케이션의 설계 규칙에 따라 달라질 수 있다. 중심 타겟(1510)은 복수의 외측 타겟(1520)보다 더 클 수 있다. 중심 타겟(1510)과 외측 타겟(1520)의 사이즈의 비율은 상대적인 신호 강도 및 웨이퍼 상의 가용 영역의 균형을 맞추어 정의될 수 있다. 중심 타겟(1510) 및 복수의 외측 타겟(1520)은 본원에서 설명한 타겟 설계들 중 임의의 것일 수 있다. 복수의 외측 타겟(1520)은 제1 타겟 유형(1521) 및 제2 타겟 유형(1522)을 포함할 수 있다. 제1 타겟 유형(1521) 및 제2 타겟 유형(1522)은 본원에서 설명한 임의의 상이한 두 타겟 설계 또는 이들의 조합일 수 있다. 제1 타겟 유형(1521) 및 제2 타겟 유형(1522) 중 하나는 중심 타겟(1510)과 동일한 타겟 설계일 수 있다. 한편, 제1 타겟 유형(1521) 및 제2 타겟 유형(1522)은 중심 타겟(1510)과는 상이한 타겟 설계일 수 있다. 복수의 외측 타겟(1520)은 중심 타겟(1510)의 주변 둘레에 교대로 배치될 수 있다. 예를 들어, 도 15에 도시한 바와 같이, 복수의 외측 타겟(1520)은 제1 타겟 유형(1521)과 제2 타겟 유형(1522) 사이에서 교대로 배치될 수 있다. 타겟 유형을 교대로 함으로써, 타겟별 정확도가 향상될 수 있고, 타겟 노이즈가 감소될 수 있다. 각각의 타겟 설계는 자체 정확도 오차 및 오프셋을 가질 수 있으므로, 정확도 오차 및 오프셋이 적어도 부분적으로 상쇄될 수 있는 방식으로 레이아웃(1500)에 대한 타겟을 선택할 수 있고, 따라서 정확도를 향상시킬 수 있다.
도 16은 단일 유형의 AIM과 eOVL의 결합 타겟을 갖는 필드 레이아웃이다. 레이아웃(1600)은 복수의 외측 타겟(1520)이 제1 타겟 유형(1521)만 포함한다는 점에서 레이아웃(1500)과 상이하다. 제1 타겟 유형(1521)은 중심 타겟(1510)의 타겟 설계와는 상이할 수 있다. 레이아웃(1600)의 사이즈와 타겟들 간의 간격은 특정 애플리케이션의 설계 규칙에 따라 달라질 수 있다.
도 17은 단일 유형의 AIM과 eOVL의 결합 타겟을 갖는 또 다른 필드 레이아웃이다. 레이아웃(1700)은 복수의 외측 타겟(1520)이 제2 타겟 유형(1522)만 포함한다는 점에서 레이아웃(1500)과 상이하다. 제2 타겟 유형(1522)은 중심 타겟(1510)의 타겟 설계와 동일할 수 있다. 레이아웃(1700)의 사이즈와 타겟들 간의 간격은 특정 애플리케이션의 설계 규칙에 따라 달라질 수 있다.
도 18은 방법(1800)의 흐름도이다. 방법에 있어서, 1801에서 타겟이 제공된다. 타겟은 본원에 개시한 타겟 중 하나일 수 있다. 1802에서 반도체 계측 툴을 사용하여 오버레이 측정이 수행된다. 반도체 계측 툴은, 기존의 프로세싱 알고리즘을 활용하는 기존의 툴일 수도 있고 또는 상이한 측정 기술을 사용하는 전자빔 툴일 수도 있다. 예를 들어, 1 격자에 1 빔 스팟이 적용될 수 있다. 격자마다 단일 반사율 값이 수집된다. 각 셀은 오버레이를 계산하기 위해 유도 오프셋을 포함할 것이다. 상이한 유도 오프셋을 가진 적어도 4개의 셀을 사용할 수 있다. 이 방법은 "n"개의 셀이 발생할 때까지 계속될 수 있다. 빔 스팟을 스캐닝하여 스팟 위치 정확도를 평균화할 수 있다.
도 19는 시스템(1900)의 다이어그램이다. 시스템(1900)은 웨이퍼(1901)를 유지하도록 구성된 척(1902)을 포함한다. 웨이퍼(1901)는 본원의 실시형태에서 설명한 것과 같은 하나 이상의 오버레이 타겟을 포함한다.
시스템(1900)은 척(1902) 상에서 오버레이 타겟을 측정하도록 구성된 이미징 광학 시스템(1903)을 포함한다. 이미징 광학 시스템(1903)은 웨이퍼(1901)의 측정 위치 상에 방사선을 지향시키도록 배향된 조명 소스와, 웨이퍼(1901)로부터의 광학 신호를 검출하도록 배향된 하나 이상의 검출기를 포함할 수 있다. 광학 시스템(1903) 내의 조명 소스는 웨이퍼(1901)에 지향된 조명 빔을 생성할 수 있다. 이미징 광학 시스템(1903)은 또한 다양한 렌즈, 광학 컴포넌트, 다른 스티어링 디바이스, 또는 다른 빔 수송 디바이스를 포함할 수 있다. 조명 빔은 광학빔 또는 전자빔일 수 있다.
이미징 광학 시스템(1903)은 이미징 광학 시스템(1903)이 산란계측의 취득 시퀀스의 일부가 되도록 취득에 사용될 수 있다.
시스템(1900)은 척(1902) 상에서 오버레이 타겟을 측정하도록 구성된 산란계측 시스템(1904)을 포함한다. 산란계측 시스템(1904)은 이미징 광학 시스템(1903)과 동일한 오버레이 타겟을 측정하도록 구성될 수 있다.
산란계측 시스템(1904)은 웨이퍼(1901)의 지정된 위치 상에 방사선을 지향시키도록 배향된 조명 소스와 웨이퍼(1901)에 의해 산란된 산란계측 신호를 검출하도록 배향된 하나 이상의 검출기를 포함할 수 있다. 산란계측 시스템(1904)의 조명 소스는 웨이퍼(1901)에 지향되는 조명 빔을 생성할 수 있다. 산란계측 시스템(1904)은 또한 다양한 렌즈 또는 광학 컴포넌트를 포함할 수 있다. 산란계측 시스템(1904)은 산란계측 시퀀스 동안 이미징 광학 시스템(1903) 또는 이미징 광학 시스템(1903)으로부터의 정보를 사용할 수 있다.
이미징 광학 시스템(1903) 및 산란계측 시스템(1904)에 의한 웨이퍼(1901)의 측정은 웨이퍼(1901)가 척(1902) 위에 있는 동안 수행될 수 있다. 따라서, 웨이퍼(1901)는 이미징 광학 시스템(1903)과 산란계측 시스템(1904)에 의한 측정 중에 이동하지 않을 수 있다. 일례로 웨이퍼(1901) 주위의 진공은 이미징 광학 시스템(1903)과 산란계측 시스템(1904)에 의한 측정 중에 깨지지 않는다. 일례로 이미징 광학 시스템(1903)과 산란계측 시스템(1904)에 의한 측정 중 하나는 다른 측정 후에 발생한다. 다른 예에서, 이미징 광학 시스템(1903) 및 산란계측 시스템(1904)에 의한 측정은 적어도 부분적으로 동시에 또는 동시에 발생한다.
하나의 시스템(1900)으로서 개시되었지만, 이미징 광학 시스템(1903) 및 산란계측 시스템(1904)은 두개의 별도의 시스템에 있을 수 있다. 각 시스템은 별도의 척을 가질 수 있다.
프로세서(1905)는 전자 데이터 저장 유닛(1906), 이미징 광학 시스템(1903), 및 산란계측 시스템(1904)과 전자 통신한다. 프로세서(1905)는 마이크로프로세서, 마이크로컨트롤러, 또는 기타 디바이스를 포함할 수 있다. 프로세서(1905)는 이미징 광학 시스템(1903)과 산란계측 시스템(1904)으로부터 출력을 수신할 수 있다.
시스템(1900)은 이미징 광학 시스템(1902)을 통해 척(1902) 상에서 오버레이 타겟을 취득하도록 구성된 이미징 광학 시스템 취득 모듈(1907)을 포함할 수 있다. 광학 시스템 취득 모듈(1907)은 이미징 광학 시스템(1903) 또는 산란계측 시스템(1904)에 의해 사용될 수 있는 취득 이미지를 형성한다. 별개의 유닛으로서 예시하고 있지만, 이미징 광학 시스템 취득 모듈(1907)은 이미징 광학 시스템(1903)의 일부일 수도 있다. 이미징 광학 시스템 취득 모듈(1907)은 또한 프로세서(1905)의 일부일 수도 있다.
프로세서(1905) 및 전자 데이터 저장 유닛(1906)은 시스템(1900) 또는 다른 디바이스의 일부일 수도 있다. 일례로, 프로세서(1905) 및 전자 데이터 저장 유닛(1906)은 독립형 제어 유닛의 일부일 수도 또는 집중화된 품질 제어 유닛에 있을 수도 있다. 다수의 프로세서(1905) 또는 전자 데이터 저장 유닛(1906)이 사용될 수 있다. 일 실시형태에서, 프로세서(1905)는 시스템(1900) 내에 배치될 수도 있다.
프로세서(1905)는 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합에 의해 실제로 구현될 수 있다. 또한, 여기에 설명하는 그것의 기능은 하나의 유닛에 의해 수행되거나, 상이한 컴포넌트로 분할되어, 그 각각은 하드웨어, 소프트웨어 및 펌웨어의 임의의 조합에 의해 순차로 구현될 수 있다. 프로세서(1905)가 다양한 방법 및 기능을 구현하기 위한 프로그램 코드 또는 명령어는 전자 데이터 저장 유닛(1906) 내의 메모리 또는 기타 메모리와 같은 판독 가능 저장 매체에 저장될 수 있다.
프로세서(1905)는 프로세서(1905)가 출력을 수신할 수 있도록 임의의 적절한 방식으로(예컨대, 유선 및/또는 무선 전송 매체를 포함할 수 있는 하나 이상의 전송 매체를 통해) 시스템(1900)의 컴포넌트에 결합될 수 있다. 프로세서(1905)는 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다.
여기에 설명하는 프로세서(1905), 다른 시스템, 또는 다른 서브시스템은 퍼스널 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 어플라이언스, 인터넷 어플라이언스, 또는 기타 디바이스를 포함해 다양한 시스템의 일부일 수 있다. 서브시스템(들) 또는 시스템(들)은 또한 당업계에 공지된 병렬 프로세서 등의 임의의 적합한 프로세서를 포함할 수 있다. 또한, 서브시스템(들) 또는 시스템(들)은 고속 프로세싱 및 소프트웨어를 구비한 플랫폼을, 독립형 또는 네트워크형 툴로서 포함할 수 있다.
시스템이 복수의 서브시스템을 포함하면, 서브시스템 간에 이미지, 데이터, 정보, 명령어 등을 전송할 수 있도록 상이한 서브시스템이 서로 결합될 수 있다. 예를 들어, 하나의 서브시스템은 당업계에 공지된 임의의 적합한 유선 및/또는 무선 전송 매체를 포함할 수 있는 임의의 적합한 전송 매체에 의해 추가 서브시스템(들)에 의해 결합될 수 있다. 이러한 서브시스템들 중 2 이상은 또한 공유된 컴퓨터 판독 가능 저장 매체(도시되지 않음)에 의해 효과적으로 결합될 수 있다.
프로세서(1905)는 이미징 광학 시스템(1903)의 출력, 산란계측 시스템(1904)의 출력, 또는 다른 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다. 예를 들어, 프로세서(1905)는 웨이퍼(1901)의 측정 결과를 전송하도록 구성될 수 있다. 또 다른 예로 프로세서(1905)는 타겟 내의 전자빔 오버레이 및/또는 산란계측 오차를 결정할 수 있다. 또 다른 예에서, 프로세서(1905)는 출력을 전자 데이터 저장 유닛(1906) 또는 다른 저장 매체에 전송하도록 구성될 수도 있다. 프로세서(1905)는 여기에 설명한 대로 또한 구성될 수도 있다.
프로세서(1905)는 여기에 설명하는 실시형태 중 임의의 것에 따라 구성될 수 있다. 프로세서(1905)는 시스템(1900)의 출력을 사용하여 또는 다른 소스로부터의 이미지 또는 데이터를 사용하여 다른 기능 또는 추가 단계를 수행하도록 구성될 수 있다.
또 다른 실시형태에서, 프로세서(1905)는 해당 기술분야에서 공지된 임의의 방식으로 시스템(1900)의 다양한 컴포넌트 또는 서브시스템의 임의의 것에 통신 가능하게 결합될 수 있다. 또한, 프로세서(1905)는 유선 및/또는 무선 부분을 포함할 수 있는 전송 매체에 의해 다른 시스템으로부터의 데이터 또는 정보(예를 들어, 검토 툴과 같은 검사 시스템으로부터의 검사 결과, 설계 데이터를 포함한 원격 데이터베이스 등)를 수신 및/획득하도록 구성될 수도 있다. 이런 식으로, 전송 매체는 프로세서(1905)와 시스템(1900)의 다른 서브시스템 또는 시스템(1900) 외부의 시스템 사이에서 데이터 링크로서 역할할 수도 있다.
일부 실시형태에서, 본원에 개시한 방법 및 시스템(1900)의 다양한 단계, 기능, 및/또는 동작은 다음의 것: 전자 회로, 로직 게이트, 멀티플렉서, 프로그래머블 로직 디바이스, ASIC, 아날로그 또는 디지털 컨트롤/스위치, 마이크로컨트롤러, 및 컴퓨팅 시스템 중, 하나 이상에 의해 수행된다. 여기에 설명한 방법을 구현하는 프로그램 명령어는 캐리어 매체를 통해 전송될 수도 또는 캐리어 매체 상에 저장될 수도 있다. 캐리어 매체는 리드 온리 메모리, 랜덤 액세스 메모리, 자기 또는 광학 디스크, 비휘발성 메모리, 솔리드 스테이트 메모리, 자기 테이프 등과 같은 저장 매체를 포함할 수 있다. 캐리어 매체는 와이어, 케이블, 또는 무선 전송 링크와 같은 전송 매체를 포함할 수 있다. 일례로 본 개시내용 전반에서 설명한 다양한 단계들은 단일 프로세서(1905)(또는 컴퓨터 시스템), 또는 대안으로 다중 프로세서(1905)(또는 다중 컴퓨터 시스템)에 의해 수행될 수 있다. 또한, 시스템(1900)의 상이한 서브시스템들은 하나 이상의 컴퓨터 또는 로직 시스템을 포함할 수 있다. 그러므로, 앞의 설명은 예시일뿐이며 본 개시내용에 대한 제한으로서 해석되어서는 안 된다.
추가 실시형태는 본원에 개시한 바와 같은 웨이퍼 검사를 위해 프로세서 상에서 실행 가능한 프로그램 명령어를 저장한 비일시적 컴퓨터 판독 가능 매체에 관한 것이다. 특히, 프로세서(1905)와 같은 프로세서는 실행 가능 프로그램 명령어를 포함하는 비일시적 컴퓨터 판독 가능 매체와 함께, 전자 데이터 저장 유닛(1906)과 같은 전자 데이터 저장 매체 내의 메모리에 결합될 수 있다. 컴퓨터 구현 방법은 여기에 설명하는 임의의 방법(들)의 임의의 단계(들)을 포함할 수 있다. 예를 들어, 프로세서(1905)는 도 18의 단계들 중 일부 또는 모두를 수행하도록 프로그래밍될 수 있다. 전자 데이터 저장 유닛(1906) 내의 메모리는 자기 또는 광 디스크, 자기 테이프, 또는 해당 기술 분야에 알려진 기타 적절한 비일시적인 컴퓨터 판독 가능한 매체 등의 저장 매체일 수 있다.
프로그램 명령어는 무엇보다도 프로시저 기반의 기술, 컴포넌트 기반의 기술, 및/또는 객체 지향 기술을 비롯한 다양한 방식 중 임의의 것으로 구현될 수 있다. 예를 들어, 프로그램 명령어는 원하는 대로, ActiveX 컨트롤, C++ 객체, JavaBeans, MFC(Microsoft Foundation Classes), SSE(Streaming SIMD Extension) 또는 기타 기술 또는 방법론을 사용하여 구현될 수 있다.
또 다른 실시형태에서, 본원에 개시한 타겟을 설계하는 방법이 사용될 수 있다. 방법은 본원에 개시한 바와 같은 프로세서에 의해 수행될 수 있다. 본원에 개시한 타겟의 제1 및 제2 주기적 구조의 격자들이 최적화될 수 있다.
본원에 예시한 실시형태에는 특정 구성이 도시되지만, 이들 실시형태의 특징의 일부 또는 전부를 포함하는 변형도 가능하다.
하나 이상의 특정 실시형태와 관련하여 본 개시내용을 설명하였지만, 본 개시내용의 다른 실시형태는 본 개시내용의 범위를 벗어나지 않고 이루어질 수 있음을 이해할 것이다. 따라서, 본 개시내용은 첨부하는 청구범위 및 그것의 적절한 해석에 의해서만 제한되는 것으로 간주된다.
Claims (20)
- 타겟에 있어서,
각각 일정 피치를 갖는 주기적 구조를 포함하는 제1 셀, 제2 셀, 제3 셀, 및 제4 셀을 포함한 셀 어레이― 상기 주기적 구조는 제1 갭에 의해 분리되는 제1 섹션 및 제2 섹션을 포함함 ―; 및
상기 제1 셀, 제2 셀, 제3 셀, 및 제4 셀의 셀 어레이의 중심에 배치된 전자빔 오버레이 타겟
을 포함하는, 타겟. - 제1항에 있어서, 상기 제1 셀, 제2 셀, 제3 셀, 및 제4 셀은 회전 대칭을 이루도록 배열되는, 타겟.
- 제1항에 있어서, 각 셀의 상기 주기적 구조는 제2 갭에 의해 분리되는 제3 섹션을 더 포함하는, 타겟.
- 제1항에 있어서, 상기 제1 셀의 주기적 구조는 제1 축을 따른 제1 셀 높이 및 제2 축을 따른 제1 셀 폭을 갖고, 상기 제2 셀의 주기적 구조는 상기 제2 축을 따른 제2 셀 높이 및 상기 제1 축을 따른 제2 셀 폭을 갖고, 상기 제3 셀의 주기적 구조는 상기 제2 축을 따른 제3 셀 높이 및 상기 제1 축을 따른 제3 셀 폭을 갖고, 상기 제4 셀의 주기적 구조는 상기 제2 축을 따른 제4 셀 높이 및 상기 제1 축을 따른 제4 셀 폭을 갖고, 상기 제1 셀 폭은 상기 제2 셀 높이보다 크고, 상기 제2 셀 폭은 상기 제3 셀 높이보다 크고, 상기 제3 셀 폭은 상기 제4 셀 높이보다 크고, 상기 제4 셀 폭은 상기 제1 셀 높이보다 큰, 타겟.
- 제1항에 있어서, 상기 제1 셀의 주기적 구조는 제1 축을 따른 제1 셀 높이 및 제2 축을 따른 제1 셀 폭을 갖고, 상기 제2 셀의 주기적 구조는 상기 제2 축을 따른 제2 셀 높이 및 상기 제1 축을 따른 제2 셀 폭을 갖고, 상기 제3 셀의 주기적 구조는 상기 제2 축을 따른 제3 셀 높이 및 상기 제1 축을 따른 제3 셀 폭을 갖고, 상기 제4 셀의 주기적 구조는 상기 제2 축을 따른 제4 셀 높이 및 상기 제1 축을 따른 제4 셀 폭을 갖고, 상기 제1 셀 폭은 상기 제2 셀 높이와 같고, 상기 제2 셀 폭은 상기 제3 셀 높이와 같고, 상기 제3 셀 폭은 상기 제4 셀 높이와 같고, 상기 제4 셀 폭은 상기 제1 셀 높이와 같은, 타겟.
- 제1항에 있어서, 상기 전자빔 오버레이 타겟의 일부는 중심 중공 영역을 정의하는 서로 내부에 배치된 복수의 중첩된 다각형 형상(nested polygonal shape)인, 타겟.
- 제6항에 있어서, 상호연결된 다각형 형상은 정사각형인, 타겟.
- 제6항에 있어서, 각 셀의 상기 주기적 구조는 제1 높이 및 상기 제1 높이보다 큰 제2 높이를 갖고, 상기 제2 높이를 갖는 주기적 구조는 상기 전자빔 오버레이 타겟에 인접하여 배치되는, 타겟.
- 제6항에 있어서, 각 셀의 상기 주기적 구조의 제2 섹션은 제2 높이 및 상기 제2 높이보다 작은 제3 높이를 갖고, 상기 제3 높이를 갖는 주기적 구조는 상기 전자빔 오버레이 타겟에 인접하여 배치되는, 타겟.
- 반도체 계측 툴을 사용하여 제1항의 타겟에 대해 오버레이 측정을 수행하는 방법.
- 타겟에 있어서,
각각 일정 피치를 갖는 주기적 구조를 포함하는 제1 셀, 제2 셀, 제3 셀, 및 제4 셀을 포함한 셀 어레이― 상기 주기적 구조는 제1 갭에 의해 분리되는 제1 섹션 및 제2 섹션을 포함함 ―; 및
상기 제1 셀, 제2 셀, 제3 셀, 및 제4 셀의 에지에 배치되는 복수의 전자빔 오버레이 타겟
을 포함하고, 상기 전자빔 오버레이 타겟 각각은 바디(body)와, 상기 바디로부터 연장되는 복수의 세그먼트와, 상기 복수의 세그먼트의 단부를 연결하는 연결 세그먼트를 포함하는, 타겟. - 제11항에 있어서, 상기 복수의 전자빔 오버레이 타겟은 상기 주기적 구조의 제1 섹션에 인접하여 상기 제1 셀, 제2 셀, 제3 셀, 및 제4 셀의 에지에 배치되는, 타겟.
- 제11항에 있어서, 상기 복수의 전자빔 오버레이 타겟은 상기 주기적 구조의 제2 섹션에 인접하여 상기 제1 셀, 제2 셀, 제3 셀, 및 제4 셀의 에지에 배치되는, 타겟.
- 제13항에 있어서, 상기 복수의 전자빔 오버레이 타겟은 상기 제1 갭에 인접하여 상기 제1 셀, 제2 셀, 제3 셀, 및 제4 셀의 에지에 배치되는, 타겟.
- 제11항에 있어서, 상기 주기적 구조는 상기 피치의 상기 복수의 주기적 구조의 그룹 사이에 제2 피치를 더 포함하고, 상기 제2 피치는 상기 제1 피치보다 큰, 타겟.
- 반도체 계측 툴을 사용하여 제11항의 타겟에 대해 오버레이 측정을 수행하는 방법.
- 타겟에 있어서,
각각 일정 피치를 갖는 주기적 구조를 포함하는 제1 셀, 제2 셀, 제3 셀, 및 제4 셀을 포함한 셀 어레이― 상기 주기적 구조는 제1 갭에 의해 분리되는 제1 섹션 및 제2 섹션을 포함함 ―; 및
복수의 전자빔 오버레이 타겟
을 포함하고, 상기 전자빔 오버레이 타겟 각각은 바디의 2개의 측으로부터 연장되는 복수의 세그먼트를 포함하고, 상기 바디는 상기 주기적 구조의 제1 섹션 및 제2 섹션 내의 격자 쌍 사이에 배치될 수 있고, 상기 복수의 세그먼트는 상기 바디에 인접하여 상기 제1 섹션 및 제2 섹션 내의 격자 쌍 상에 배치되는, 타겟. - 제17항에 있어서, 상기 복수의 전자빔 오버레이 타겟은 각 셀의 상기 주기적 구조의 상기 제1 섹션 및 제2 섹션의 단부에서 격자 쌍 사이에 배치되는, 타겟.
- 제17항에 있어서, 상기 복수의 전자빔 오버레이 타겟은 각 셀의 상기 주기적 구조의 상기 제1 섹션 및 제2 섹션의 각 쌍의 격자 사이에 배치되는, 타겟.
- 반도체 계측 툴을 사용하여 제16항의 타겟에 대해 오버레이 측정을 수행하는 방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163215561P | 2021-06-28 | 2021-06-28 | |
| US63/215,561 | 2021-06-28 | ||
| US17/487,842 | 2021-09-28 | ||
| US17/487,842 US11862524B2 (en) | 2021-06-28 | 2021-09-28 | Overlay mark design for electron beam overlay |
| PCT/US2022/033903 WO2023278175A1 (en) | 2021-06-28 | 2022-06-17 | Overlay mark design for electron beam overlay |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240027572A true KR20240027572A (ko) | 2024-03-04 |
Family
ID=84542581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237031361A KR20240027572A (ko) | 2021-06-28 | 2022-06-17 | 전자빔 오버레이를 위한 오버레이 마크 설계 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11862524B2 (ko) |
| KR (1) | KR20240027572A (ko) |
| TW (1) | TW202303787A (ko) |
| WO (1) | WO2023278175A1 (ko) |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7068833B1 (en) | 2000-08-30 | 2006-06-27 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| DE10307358B3 (de) | 2003-02-21 | 2004-10-07 | Leica Microsystems Semiconductor Gmbh | Verfahren und Vorrichtung zum Scannen eines Halbleiter-Wafers |
| DE10307454B4 (de) | 2003-02-21 | 2010-10-28 | Vistec Semiconductor Systems Gmbh | Verfahren zur optischen Inspektion eines Halbleitersubstrats |
| DE10307373A1 (de) | 2003-02-21 | 2004-09-09 | Leica Microsystems Semiconductor Gmbh | Verfahren und Vorrichtung zur Untersuchung von Halbleiterwafern unter Berücksichtigung des Die-/SAW-Designs |
| DE10331593A1 (de) | 2003-07-11 | 2005-02-03 | Leica Microsystems Semiconductor Gmbh | Verfahren zur Defektsegmentierung in Strukturen auf Halbleitersubstraten |
| DE10331686A1 (de) | 2003-07-14 | 2005-02-17 | Leica Microsystems Semiconductor Gmbh | Verfahren zur Bewertung von aufgenommenen Bildern von Wafern |
| DE10359722A1 (de) | 2003-12-19 | 2005-07-14 | Leica Microsystems Semiconductor Gmbh | Verfahren zur Inspektion eines Wafers |
| DE102004055250A1 (de) | 2004-11-16 | 2006-05-18 | Leica Microsystems Semiconductor Gmbh | Verfahren zur Inspektion eines Wafers |
| DE102005011237B3 (de) | 2005-03-11 | 2006-08-03 | Leica Microsystems Semiconductor Gmbh | Verfahren zur Bestimmung von Defekten in Bildern |
| DE102005014595A1 (de) | 2005-03-31 | 2006-10-05 | Leica Microsystems Semiconductor Gmbh | Verfahren zur visuellen Inspektion einer Randentlackungskante eines scheibenförmigen Objekts |
| DE102005014594A1 (de) | 2005-03-31 | 2006-10-05 | Leica Microsystems Semiconductor Gmbh | Verfahren zur Erkennung unvollständiger Randentlackung eines scheibenförmigen Objekts |
| DE102006042956B4 (de) | 2006-04-07 | 2009-10-01 | Vistec Semiconductor Systems Gmbh | Verfahren zur optischen Inspektion und Visualisierung der von scheibenförmigen Objekten gewonnenen optischen Messwerte |
| DE102007016922A1 (de) | 2007-04-05 | 2008-10-09 | Vistec Semiconductor Systems Gmbh | Verfahren zur Detektion von Defekten auf der Rückseite eines Halbleiterwafers |
| DE102007039982B3 (de) | 2007-08-23 | 2009-02-12 | Vistec Semiconductor Systems Gmbh | Verfahren zur optischen Inspektion und Visualisierung der von scheibenförmigen Objekten gewonnenen optischen Messerwerte |
| DE102007042271B3 (de) | 2007-09-06 | 2009-02-05 | Vistec Semiconductor Systems Gmbh | Verfahren zur Bestimmung der Lage der Entlackungskante eines scheibenförmigen Objekts |
| DE102007060355A1 (de) | 2007-12-12 | 2009-06-25 | Vistec Semiconductor Systems Gmbh | Verfahren und Vorrichtung zur Verarbeitung der von mindestens einer Kamera aufgenommenen Bilddaten der Oberfläche eines Wafers |
| DE102007047933B3 (de) | 2007-12-20 | 2009-02-26 | Vistec Semiconductor Systems Gmbh | Verfahren zur Inspektion von einer Oberfläche eines Wafers mit Bereichen unterschiedlicher Detektionsempfindlichkeit |
| US9927718B2 (en) | 2010-08-03 | 2018-03-27 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
| DE102010061505B4 (de) | 2010-12-22 | 2012-10-31 | Kla-Tencor Mie Gmbh | Verfahren zur Inspektion und Detektion von Defekten auf Oberflächen von scheibenförmigen Objekten |
| US9007585B2 (en) * | 2012-03-07 | 2015-04-14 | Kla-Tencor Corporation | Imaging overlay metrology target and complimentary overlay metrology measurement system |
| US9093458B2 (en) | 2012-09-06 | 2015-07-28 | Kla-Tencor Corporation | Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets |
| TWI621190B (zh) | 2013-06-19 | 2018-04-11 | 克萊譚克公司 | 併合成像及散射測量靶 |
| US10002806B2 (en) | 2014-02-12 | 2018-06-19 | Kla-Tencor Corporation | Metrology targets with filling elements that reduce inaccuracies and maintain contrast |
| WO2015196168A1 (en) * | 2014-06-21 | 2015-12-23 | Kla-Tencor Corporation | Compound imaging metrology targets |
| US10354035B2 (en) | 2016-01-11 | 2019-07-16 | Kla-Tencor Corporation | Hot spot and process window monitoring |
| US11112369B2 (en) | 2017-06-19 | 2021-09-07 | Kla-Tencor Corporation | Hybrid overlay target design for imaging-based overlay and scatterometry-based overlay |
| US10474040B2 (en) | 2017-12-07 | 2019-11-12 | Kla-Tencor Corporation | Systems and methods for device-correlated overlay metrology |
| US10473460B2 (en) | 2017-12-11 | 2019-11-12 | Kla-Tencor Corporation | Overlay measurements of overlapping target structures based on symmetry of scanning electron beam signals |
| US10533848B2 (en) | 2018-03-05 | 2020-01-14 | Kla-Tencor Corporation | Metrology and control of overlay and edge placement errors |
| US11182892B2 (en) | 2019-09-16 | 2021-11-23 | Kla Corporation | Periodic semiconductor device misregistration metrology system and method |
| US11809090B2 (en) | 2020-01-30 | 2023-11-07 | Kla Corporation | Composite overlay metrology target |
-
2021
- 2021-09-28 US US17/487,842 patent/US11862524B2/en active Active
-
2022
- 2022-04-12 TW TW111113879A patent/TW202303787A/zh unknown
- 2022-06-17 KR KR1020237031361A patent/KR20240027572A/ko unknown
- 2022-06-17 WO PCT/US2022/033903 patent/WO2023278175A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| TW202303787A (zh) | 2023-01-16 |
| WO2023278175A1 (en) | 2023-01-05 |
| US11862524B2 (en) | 2024-01-02 |
| US20220415725A1 (en) | 2022-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10481506B2 (en) | Method of measuring a structure, inspection apparatus, lithographic system and device manufacturing method | |
| KR102353260B1 (ko) | 이미징 기반 오버레이 및 스캐터로메트리 기반 오버레이를 위한 하이브리드 오버레이 타겟 디자인 | |
| KR102090915B1 (ko) | 공정 제어를 개선하기 위한 품질 메트릭 제공 방법 및 시스템 | |
| JP5808347B2 (ja) | プロセスツールの補正値を与える方法及びシステム | |
| US7616313B2 (en) | Apparatus and methods for detecting overlay errors using scatterometry | |
| KR20180058819A (ko) | 계측 방법, 타겟 및 기판 | |
| KR102438502B1 (ko) | 측정 방법, 패터닝 디바이스 및 디바이스 제조 방법 | |
| WO2019139772A1 (en) | Self-referencing and self-calibrating interference pattern overlay measurement | |
| US10474043B2 (en) | Method of measuring a property of a substrate, inspection apparatus, lithographic system and device manufacturing method | |
| US11967535B2 (en) | On-product overlay targets | |
| US11862524B2 (en) | Overlay mark design for electron beam overlay | |
| US11720031B2 (en) | Overlay design for electron beam and scatterometry overlay measurements | |
| US11703767B2 (en) | Overlay mark design for electron beam overlay | |
| CN116868069B (zh) | 用于半导体装置晶片的改进计量的系统及方法 | |
| KR20240108314A (ko) | 회절 기반 오버레이 오차 계측을 위한 개선된 타겟 | |
| WO2023027743A1 (en) | Systems and methods for rotational calibration of metrology tools | |
| TW202411775A (zh) | 單一墊疊對量測 |