KR20240024863A - 플라스마 처리 장치 및 플라스마 처리 방법 - Google Patents

플라스마 처리 장치 및 플라스마 처리 방법 Download PDF

Info

Publication number
KR20240024863A
KR20240024863A KR1020240017976A KR20240017976A KR20240024863A KR 20240024863 A KR20240024863 A KR 20240024863A KR 1020240017976 A KR1020240017976 A KR 1020240017976A KR 20240017976 A KR20240017976 A KR 20240017976A KR 20240024863 A KR20240024863 A KR 20240024863A
Authority
KR
South Korea
Prior art keywords
film thickness
film
data
pattern data
plasma
Prior art date
Application number
KR1020240017976A
Other languages
English (en)
Inventor
고우스케 후쿠치
료지 아사쿠라
소이치로 에토
츠바사 오카모토
다테히토 우스이
시게루 나카모토
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20240024863A publication Critical patent/KR20240024863A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0625—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/0006—Investigating plasma, e.g. measuring the degree of ionisation or the electron temperature
    • H05H1/0012—Investigating plasma, e.g. measuring the degree of ionisation or the electron temperature using electromagnetic or particle radiation, e.g. interferometry
    • H05H1/0025—Investigating plasma, e.g. measuring the degree of ionisation or the electron temperature using electromagnetic or particle radiation, e.g. interferometry by using photoelectric means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

[과제] 반도체 웨이퍼 표면의 미세 형상에 편차가 있을 경우여도, 피처리막의 두께를 정밀하게 검출해서 처리할 수 있게 한다.
[해결 수단] 진공 처리실의 내부에서 처리되는 피처리재의 피처리막의 상태를 검출하는 처리 상태 검출 유닛을 구비한 플라스마 처리 장치에 있어서, 처리 상태 검출 유닛을, 플라스마의 발광을 검출하는 발광 검출부와, 플라스마의 발광의 미분 파형 데이터를 구하는 연산부와, 복수의 미분 파형 패턴 데이터를 기억해 두는 데이터베이스부와, 연산부에서 구한 미분 파형 데이터와 데이터베이스부에 기억된 복수의 미분 파형 패턴 데이터의 차이에 의거하는 가중을 부여하여 피처리재에서 처리되고 있는 피처리막의 막두께의 추정 값을 산출하는 막두께 산출부와, 막두께 산출부에서 산출한 피처리막의 막두께의 추정 값에 의거하여 플라스마 처리의 종점을 판정하는 종점 판정부를 구비해서 구성했다.

Description

플라스마 처리 장치 및 플라스마 처리 방법{PLASMA PROCESSING APPARATUS AND PLASMA PROCESSING METHOD}
본 발명은, 반도체 집적 회로의 제조 등에 있어서의 피처리재의 처리 장치 및 처리 방법에 관한 것이며, 특히, 플라스마 방전을 사용한 에칭 처리에 의해 기판 상에 마련되는 각종 층의 에칭량을 정확하게 검출하고 소망의 막두께 및 에칭 깊이로 가공하는데 적합한 플라스마 처리 장치 및 플라스마 처리 방법에 관한 것이다.
반도체 디바이스의 제조에서는, 반도체 웨이퍼의 표면 상에 형성된 다양한 재료의 층 및 특히 유전재료의 층의 제거 또는 패턴 형성에 드라이 에칭 장치를 사용한 가공이 널리 사용되고 있다.
이 드라이 에칭 장치에서는, 진공 처리실 내에 도입된 처리 가스를 플라스마화시켜 이온이나 라디칼로 하고, 이 이온이나 라디칼을 반도체 웨이퍼의 표면의 형성된 층과 반응시키는 것에 의해, 반도체 웨이퍼의 에칭 가공을 행한다.
이 에칭 가공에서 중요한 것은, 이러한 층의 가공중에 소망의 막두께 및 에칭 깊이에서 에칭 가공을 정지하기 위한 에칭 종점을 정확하게 검출하는 것이다.
반도체 웨이퍼의 드라이 에칭 처리중에 있어서, 플라스마 광에 있어서의 특정 파장의 발광 강도가, 특정한 막의 에칭 진행에 따라 변화된다. 그래서, 반도체 웨이퍼의 에칭 종점 판정 방법의 하나로서, 종래부터 드라이 에칭 처리중에 플라스마로부터의 특정 파장의 발광 강도의 변화를 검출하고, 이 검출 결과에 의거하여 특정한 막의 에칭 종점을 검출하는 방법이 있다.
이러한 기술의 예로서는, 일본국 특개2007-234666호 공보(특허문헌 1)에 기재된 것이, 종래부터 알려져 있었다. 이 종래 기술에서는, 에칭중의 반도체 웨이퍼로부터의 반사광량의 시간 변화에게 의거하여 종점 판정을 실시하는 방법이 기재되어 있다.
또한, 상기 반도체 웨이퍼로부터의 반사광량은, 가공중의 층 이외의 층의 막두께에 의해서도 변화하기 때문에, 그러한 조건하에서도 정밀하게 종점을 검출하는 방법으로서, 일본국 특개2016-184638호 공보(특허문헌 2)에 기재된 것이, 종래부터 알려져 있었다. 이 종래 기술에서는, 피처리막 아래에 있는 층의 막두께(하지막 두께)가 다를 경우에 있어서의 고정밀도의 막두께 추정 방법이 개시되어 있다.
특허문헌 1에는, 간섭 광의 시간 변화의 특징적인 거동을 검출로부터 구해 데이터베이스화하고, 그 데이터베이스와 검출되는 간섭 파형과의 비교에 의해 에칭의 종료 판정을 행하는 방법이 개시되어 있다. 데이터베이스는 반도체 웨이퍼 등의 피처리재를 플라스마 에칭할 때에, 샘플용의 피처리재(샘플용 반도체 웨이퍼)의 에칭량에 대한, 간섭 광의 파장 의존성을 나타내는 표준 패턴을 설정함으로써 작성된다.
특허문헌 2에는, 하지막 두께가 서로 다른 간섭 스펙트럼 패턴(간섭 패턴)을 데이터베이스로서 준비하고, 2개의 데이터베이스의 합성에 의해 생성되는 데이터베이스를 작성하고, 그 합성한 데이터베이스와 검출되는 간섭 패턴을 비교하는 것에 의해서, 각 시각의 막두께 추정 값을 산출하고, 종점을 판정하는 것이 기재되어 있다.
일본국 특개2007-234666호 공보 일본국 특개2016-184638호 공보
그러나, 상기의 종래 기술에서는, 하지막 두께뿐만 아니라 마스크막 두께의 편차, 마스크 폭의 편차, 피처리막의 반도체 웨이퍼 상의 위치마다의 막두께의 편차 등, 반도체 웨이퍼 표면의 미세 형상에 여러가지 편차가 생겼을 경우에는, 고정밀도의 막두께 추정을 실현할 수 없다.
예를 들면, 하지막 두께와 마스크막 두께가 다르고, 피처리 대상인 반도체 웨이퍼의 미세 형상이, 하지막 두께가 다소 두껍고, 마스크막 두께가 다소 두꺼울 경우를 생각한다. 이 경우에는, 하지막 두께가 두꺼울 경우, 얇을 경우, 마스크막 두께가 두꺼울 경우, 얇을 경우의 4개의 반도체 웨이퍼로부터 얻어진 간섭 스펙트럼 패턴의 데이터베이스를 준비하고, 그들을 적절하게 합성할 필요가 있지만, 특허문헌 1 및 2의 어느 것에도, 그러한 방법은 개시되어 있지 않다.
본 발명의 목적은, 상기 종래 기술의 문제점을 고려하여, 반도체 웨이퍼 표면의 미세 형상(예를 들면, 하지막 두께와 마스크막 두께)에 2개 이상의 편차가 생겼을 경우에도, 피처리막의 나머지 막두께를 정밀하게 검출하거나, 혹은 제어할 수 있는 플라스마 처리 장치 및 플라스마 처리 방법을 제공하는 것에 있다.
본 발명은, 상기 목적을 달성하기 위해서, 처리실의 내부에 배치된 웨이퍼 표면에 배치되고 복수의 막층에 포함되는 처리 대상의 막을 당해 처리실 내에 형성한 플라스마를 이용하여 처리하는 플라스마 처리 방법으로서, 상기 웨이퍼의 처리중의 복수의 시각에 있어서 상기 처리실 내부로부터의 광을 수광하여, 당해 광에 관한 시계열의 데이터를 검출하고, 상기 시계열의 데이터로부터 얻어진 파장을 파라미터로 하는 상기 광에 관한 실제 패턴의 데이터와, 미리 얻어진 파장을 파라미터로 하는 패턴 데이터로서 상기 처리중의 상기 처리 대상의 막의 잔여 막 두께와 상기 광에 관한 시계열의 데이터가 대응된 복수의 패턴 데이터 중 소정의 기준값으로부터 허용 범위 외인 데이터를 제외한 파장을 파라미터로 하는 복수의 패턴 데이터를 이용하여 얻어지는 검출용의 패턴 데이터를 비교하여, 상기 처리 대상의 막의 두께를 산출하고, 당해 막 두께의 값에 기초하여 상기 플라스마를 이용한 처리의 종점을 판정한다.
본 발명에 따르면, 반도체 웨이퍼의 미세 형상에 여러가지 편차가 생겼을 경우에도, 피처리막의 처리량 혹은 나머지 막두께를 정밀하게 검출할 수 있다.
또한, 본 발명에 따르면, 웨이퍼간, 로트(lot)간 등에 있어서의 각종 구조 편차에 대하여 고정밀도의 막두께 추정 및 종점 판정을 실현 가능하게 되고, 디바이스 제조의 수율을 향상시킬 수 있다.
도 1은 본 발명의 실시예 1에 따른 플라스마 처리 장치의 개략의 구성을 나타내는 블록도이다.
도 2a는 본 발명의 실시예 1에 따른 피처리재의 단면도이며, 처리전의 상태를 나타낸다.
도 2b는 본 발명의 실시예 1에 따른 피처리재의 단면도이며, 처리중의 상태를 나타낸다.
도 3a는 본 발명의 실시예 1에 따른 계산에 사용하는 행렬 데이터의 설명도이다.
도 3b는 본 발명의 실시예 1에 따른 계산에 사용하는 행렬 데이터의 설명도이다.
도 4는 본 발명의 실시예 1에 따른 계산에 사용하는 미분 파형 패턴을 나타내는 그래프이다.
도 5a는 본 발명의 실시예 1에 따른 계산에 사용하는 데이터베이스로부터 추출한 미분 파형 패턴의 편차를 나타내는 그래프이다.
도 5b는 본 발명의 실시예 1에 따른 계산에 사용하는 데이터베이스로부터 추출한 미분 파형 패턴의 편차로부터 구한 표준편차를 나타내는 그래프이다.
도 6은 본 발명의 실시예 1에 따른 에칭 처리에 있어서의 피처리막의 나머지 막두께 혹은 에칭량을 산출하는 수순을 나타내는 플로우차트이다.
도 7은 도 6의 플로우차트의 스텝 S603에 있어서의 레시피 최적화의 상세한 수순을 나타내는 플로우차트이다.
도 8은 본 발명의 실시예 1에 따른 에칭 처리의 효과를 설명하는 피처리 웨이퍼로부터의 반사광을 검출해서 얻어진 미분 파형 패턴과 데이터베이스에 저장된 미분 파형 패턴을 나타내는 그래프이며, 미분 파형 패턴 데이터베이스를 가중 부여하는 것에 의해서, 피처리재의 미세 형상이 불균일할 경우여도, 미세 형상이 유사한 테스트용 반도체 웨이퍼에서 측정된 미분 파형 패턴 데이터베이스를 사용하여, 정밀하게 막두께를 검출할 수 있는 것을 나타내고 있다.
도 9는 본 발명의 실시예 2에 따른 미분 파형 패턴 데이터베이스 집합(14)에 저장되어 있는 각 막두께에 대응지어진 간섭 광 패턴 데이터의 수를 설명하는 도면이다.
도 10은 본 발명의 실시예 2에 따른 플라스마 처리 장치의 개략의 구성을 나타내는 블록도이다.
도 11은 본 발명의 실시예 2에 따른 처리 수순을 나타내는 플로우차트이다.
도 12는 도 11에 있어서의 플로우차트의 스텝 S1312의 상세한 수순을 나타내는 플로우차트이다.
도 13은 본 발명의 실시예 2의 효과에 관한 설명도이며, 처리 웨이퍼마다의 처리 후 잔막두께의 편차를 나타내는 그래프이다.
본 발명은, 플라스마 처리 장치에 각종 막두께·구조의 복수의 간섭 스펙트럼을 데이터베이스에 구비한 에칭량 측정 유닛을 장비하고, 이 에칭량 측정 유닛에 의해, 에칭중의 간섭 스펙트럼과 각 데이터베이스의 거리에 의거하여 데이터베이스의 막두께를 혼합하고, 막두께 추정 값을 결정하는 것에 의해, 하지막 두께 이외의 막두께·구조의 편차에 대하여도 고정밀도의 막두께 추정을 실현 가능하게 한 것이다.
본 발명에 있어서 막두께를 추정하는 구체적인 수순을, 이하에 나타낸다.
(a) 각종 막두께·구조에 기인하는 간섭 스펙트럼 패턴이 서로 다른 복수의 데이터베이스를 준비한다.
(b) 웨이퍼 처리중의 간섭 스펙트럼의 패턴과 데이터베이스의 간섭 스펙트럼의 패턴의 차이에 따르는 가중치를 산출하고, 가중치와 데이터베이스의 막두께 값을 사용해서 막두께 추정 값을 산출한다.
(c) 추정 막두께를 사용해서 목표에의 도달을 판정한다.
여기에서, 막두께 추정 값을 산출하는 것을 보다 구체적으로 설명하면, 미리 수집한 간섭 스펙트럼과 막두께의 데이터를 사용하여, 간섭 스펙트럼의 파장역을 최적화한다. 구체적으로는, 동일 막두께에 있어서의 간섭 스펙트럼의 편차가 큰 파장역을 제외하고, 데이터베이스간의 상호 막두께 추정에 의해 정밀도를 평가한다. 정밀도가 좋으면, 그 파장역을 막두께 추정에 사용한다.
본 발명에서는, 플라스마 처리 장치 및 플라스마 처리 방법에 있어서, 처리중의 실제 간섭 광 패턴을 당해 실제 패턴과의 차이의 값에 따라서 가중 부여된 3개 이상의 합성용 간섭 광 패턴을 사용하여, 합성용 간섭 광 패턴으로부터 각각 산출한 막두께를 가중에 따라 합성하는 것에 의해서, 처리중의 막두께를 검출할 수 있게 한 것이다.
또한, 본 발명은, 반도체 웨이퍼 표면의 미세 형상이 서로 다른 것을 고려해서 복수의 반도체 웨이퍼로부터 얻어진 간섭 광의 미분 파형 패턴 데이터베이스를 등록해 두고, 에칭 처리중에 반도체 웨이퍼의 표면으로부터 얻어지는 간섭 광의 복수의 파장의 각각에 대해서 시간 미분을 구하고, 간섭 광의 파형의 미분값의 패턴을 구하고, 그 패턴과 복수의 미분 파형 패턴 데이터베이스와의 패턴의 차이에 의거하는 가중을, 각각의 미분 파형 패턴 데이터베이스에 대해서 산출한다.
이 가중을 사용하여, 각각의 미분 파형 패턴 데이터베이스로부터 계산되는 막두께의 가중합을 계산하는 것에 의해서, 피처리 대상인 반도체 웨이퍼와의 미세 형상이 보다 유사한 패턴 데이터베이스를 사용해서, 피처리막의 나머지 막두께를 정밀하게 검출할 수 있게 한 플라스마 처리 장치 및 플라스마 처리 방법에 관한 것이다.
이하에, 본 발명의 실시형태를 도면에 의거하여 상세하게 설명한다. 본 실시형태를 설명하기 위한 전체 도면에 있어서 동일 기능을 갖는 것은 동일한 부호를 부여하도록 하고, 그 반복 설명은 원칙적으로 생략한다.
단, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정해서 해석되는 것이 아니다. 본 발명의 사상 또는 취지로부터 일탈하지 않는 범위에서, 그 구체적 구성을 변경할 수 있는 것은 당업자이면 용이하게 이해된다.
[실시예 1]
이하, 도 1 내지 도 5를 사용하여, 본 발명의 에칭량(여기서는 실제의 처리재의 에칭 깊이 및 막두께)을 검출하는 수단을 구비한 반도체 웨이퍼의 플라스마 처리 장치의 전체 구성을 설명한다.
본 발명의 실시형태에 따른 플라스마 처리 장치를 도 1에 나타낸다. 플라스마 처리 장치(1)는, 진공 처리실(2)과 에칭량 측정 유닛(8) 및 제어부(30)를 구비하고 있다.
진공 처리실(2)은, 내부에 반도체 웨이퍼 등의 피처리재(4)를 재치(載置)하는 시료대(5)와, 내부에서 발생한 플라스마(3)의 발광을 검출하는 수광기(7)와, 수광기(7)에서 수광한 플라스마(3)의 발광을 전송하는 광 파이버(71), 피처리재(4)에 광을 조사하는 광원(22)을 구비하고 있다. 진공 처리실(2)에는, 내부에 가스를 도입하는 가스 도입 수단이나, 내부를 진공으로 배기하는 진공 배기 수단, 전력을 공급하는 전력 공급 수단 등을 더 구비하지만, 설명을 간단히 하기 위해, 이들의 도시를 생략한다.
에칭량 측정 유닛(8)은 분광기(9), 제 1 디지털 필터(10), 미분기(11), 제 2 디지털 필터(12), 개별 막두께 산출기(13), 미분 파형 패턴 데이터베이스 집합(14), 미분 파형 패턴 데이터베이스(15), 피처리막의 막두께(210)를 산출하는 가중 막두께 산출기(16), 가중 막두께 산출기(16)의 계산에 사용되는 막두께 산출 레시피(17), 회귀 분석기(18), 회귀 분석기(18)의 결과에 의거해 에칭의 종료를 판정하는 종점 판정기(19), 종점 판정기(19)의 판정 결과를 표시하는 표시기(20), 막두께 산출 레시피(17)의 값을 최적화하는 레시피 최적화기(21)를 구비하고 있다.
또한, 도 1에 있어서의 에칭량 측정 유닛(8)은, 기능적인 구성을 나타낸 것이며, 표시기(20)와 분광기(9)를 제외한 에칭량 측정 유닛(8)의 실제의 구성은, CPU나, 에칭 깊이 및 막두께 검출 처리 프로그램이나 간섭 광(6)의 미분 파형 패턴 데이터베이스 등의 각종 데이터를 보유한 ROM이나 검출 데이터 보유용의 RAM 및 외부 기억 장치 등으로 이루어지는 기억 장치, 데이터의 입출력 장치, 및 통신 제어장치에 의해 구성할 수 있다.
제어부(30)는, 에칭량 측정 유닛(8)으로부터의 신호나 외부에서의 신호를 받아서, 진공 처리실(2)에 접속하고 있는 도시하고 있지 않은 가스 도입 수단이나, 진공 배기 수단, 전력 공급 수단 등을 제어한다.
진공 처리실(2)의 내부에 도시를 생략한 가스 도입 수단으로부터 도입된 에칭 가스가, 도시를 생략한 전력 공급 수단으로부터 공급된 마이크로파 전력 등에 의해 분해되어 플라스마(3)가 되고, 이 플라스마(3)에 의해 시료대(5) 상의 반도체 웨이퍼 등의 피처리재(4)가 에칭된다.
플라스마(3)의 발광은, 직접 혹은 간섭 광(6)과 같이 반도체 웨이퍼 등의 피처리재(4)에서 반사 후, 그 일부가 수광기(7)에서 수광되어서, 진공 처리실(2)로부터 광 파이버(71)를 통해 분광기(9)에 도입된다. 분광기(9)에서는, 입사한 플라스마 발광은 분광되어 광 강도가 디지털 신호로 변환된다. 또한, 플라스마(3)의 발광 대신에 광원(22)으로부터 피처리재(4)로 광을 조사하고, 그 반사광을 분광기(9)에서 계측하도록 해도 된다.
도 2a는 에칭 대상인 피처리재(4) 표면의 미세 형상을 나타내고 있다. 반도체 웨이퍼 등의 피처리재(4)는, 실리콘 기판(200) 상에 예를 들면, 폴리실리콘 등으로 구성되는 피처리막(202)과 산화막 등으로 구성되는 하지막(下地膜)(203)이 적층해서 형성되어 있다. 또한, 피처리막(202) 상에는, 레지스트 등으로 구성되는 마스크(201)의 패턴이 형성되어 있다.
도 2b는, 피처리막(202)을 에칭하고 있을 때의 모식도이다. 피처리재(4)에 입사하는 플라스마 광(204)은, 피처리재(4)의 표면에서 반사되지만, 거기에는, 우선 마스크(201) 표면에서의 반사광(205)과 마스크(201)와 피처리막(202)의 경계에서의 반사광(206)이 존재한다. 또한, 마스크(201)로 덮여 있지 않고 피처리막(202)이 노출되어 있는 부분에 있어서, 피처리막(202) 표면에서의 반사광(207), 피처리막(202)과 하지막(203)의 경계에서의 반사광(208)과, 하지막(203)과 실리콘 기판(200)의 경계에서의 반사광(209)이 존재한다.
이들의 반사광의 사이에는 광로차가 생기기 때문에 간섭 광이 형성된다. 에칭의 진행에 따른 피처리막(202)의 막의 두께는 감소하기 때문에, 각 반사광의 광로차는 변화되어 파장마다 주기가 서로 다른 간섭 현상이 발생한다. 이들 다파장의 간섭 광(6) 중 수광기(7)에서 수광된 다파장의 간섭 광(6)은, 광 파이버(71)를 통해 에칭량 측정 유닛(8)의 분광기(9)로 이끌어져, 그 상태에 의거하여 피처리막(202)의 에칭량의 측정이나 프로세스(여기서는 에칭)의 종점 판정의 처리를 행한다.
도 2b에 있어서, 막두께 검출의 대상이 되는 막두께는 피처리막(202)의 막두께(210)이다. 그러나, 수광기(7)에서 수광되어 분광기(9)에서 계측되는 다파장의 간섭 광(6)은, 마스크막 두께(211), 하지막 두께(212), 피처리막 영역(213)과 마스크 영역(214)의 면적비, 피처리막의 막두께(210)의 반도체 웨이퍼 상의 위치마다의 편차라고 하는 반도체 웨이퍼 미세 형상의 편차에 의해서도 변동한다. 이들의 편차가, 피처리막의 막두께(210)의 검출의 오차 요인이 된다.
분광기(9)가 받아 들인 피처리재(4)에 관한 다파장의 간섭 광(6)은, 각각의 파장마다의 발광 강도에 따른 전류 검출 신호가 되어 전압 신호로 변환된다. 분광기(9)에 의해 임의의 샘플링 시각 i에 얻어진 샘플링 신호로서 출력된 복수의 특정 파장의 신호는, 시계열 데이터 yij로 해서 도시하고 있지 않은 RAM 등의 기억 장치에 일단 수납된다. 여기에서 j는, 파장을 나타낸다.
다음으로, 분광기(9)로부터 출력되어서 RAM 등의 기억 장치에 일단 수납된 시계열 데이터 yij는, 제 1 디지털 필터(10)에 전송되어서, 노이즈 성분이 되는 소정의 주파수 이상의 파형이 제외되어 평활화 처리되고, 평활화 시계열 데이터 Yij로 해서, 도시하고 있지 않은 RAM 등의 기억 장치에 일단 수납된다.
이 RAM 등의 기억 장치에 일단 수납된 평활화 시계열 데이터 Yij는, 미분기(11)에 송신되고, 소정의 샘플링 시각 i의 미분값(1차 미분값 혹은 2차 미분값)의 시계열 데이터 dij가 산출되어, 도시하고 있지 않은 RAM 등의 기억 장치에 수납된다. 이 RAM 등의 기억 장치에 일단 수납된 미분값의 시계열 데이터 dij는, 제 2 디지털 필터(12)에 송신되어 재차 평활화 처리되어 평활화 미분 계수 시계열 데이터 Dij로서 도시하고 있지 않은 RAM 등의 기억 장치에 수납된다.
여기에서, 평활화 미분 계수 시계열 데이터 Di의 산출에 대해서 설명한다. 제 1 디지털 필터(10)로서는, 예를 들면 2차 버터워스(butterworth)형의 로우패스 필터를 사용한다. 2차 버터워스형의 로우패스 필터에 의해 평활화 시계열 데이터 Yi는 식(1)에 의해 구해진다.
[수식 1]
여기서 계수 a, b는, 샘플링 주파수 및 컷오프 주파수에 의해 수치가 다르다. 또한 디지털 필터의 계수값은 예를 들면 a2=-1.143, a3=0.4128, b 1=0.067455, b2=-0.013491, b3=0.067455(샘플링 주파수 10Hz, 컷오프 주파수 1Hz)이다.
미분 계수의 시계열 데이터 di는 미분기(11)에 의해 5점의 시계열 데이터 Yi의 다항식 적합 평활화 미분법을 이용해서 식(2)로부터 아래와 같이 산출된다.
[수식 2]
여기서 가중 계수ω에 관해서 ω-2=2, ω-1=-1, ω0=-2, ω1=-1, ω2=2이다.
상기 미분 계수의 시계열 데이터 di를 사용해서 평활화 미분 계수 시계열 데이터 Di는 제 2 디지털 필터(12)로서는, 예를 들면 2차 버터워스형 로우패스 필터에 의해 식(3)로부터 아래와 같이 산출된다.
[수식 3]
이 계산을 파장 j마다 실행하고, 평활화 미분 계수 시계열 데이터 Dij를 얻을 수 있다. 또한, 평활화 미분 계수 시계열 데이터 Dij를, 평활화 시계열 데이터 Yij로 제산(除算)한 값을 Dij로서 이후의 계산에서는 사용한다. 또, 평활화 미분 계수 시계열 데이터 Dij를 그대로 사용해도 된다.
한편, 미분 파형 패턴 데이터베이스 집합(14)은, 미분 파형 패턴 데이터베이스(15)를 3개 이상 보유한 것이다. 미분 파형 패턴 데이터베이스(15)에는, 반도체 디바이스를 제조하기 위한 처리 대상인 피처리재(4) 및 그 표면의 막구조에 대해서 재료, 형상, 구성이 동등한 테스트용의 피처리재를 당해 피처리재(4)와 동등한 조건으로 에칭 처리했을 경우에 얻어지는 간섭 광 패턴 데이터 P(m)sj가 미리 저장되어 있다.
미분 파형 패턴 데이터베이스(15)는, 서로 다른 복수의 테스트용의 피처리재에서 계측된 것이 복수 저장되어 있다. m은 데이터베이스의 ID를 나타내고, s는 처리 개시로부터 카운트한 샘플링 시의 경과 시간, j는 발광 파장을 나타낸다. 간섭 광 패턴 데이터 P(m)sj는, 피처리막의 다른 나머지 막두께 혹은 이를 나타내는 데이터의 값에 대응한, 피처리막으로부터의 간섭 광의 강도한 패턴을 포함하고 있다.
또한 가로 방향으로도 에칭이 진행할 경우에는, 나머지 막두께 대신에, 피처리막 영역(213)의 폭이나 마스크 영역(214)의 폭을 나타내는 파라미터를 포함시켜도 된다. 이 미분 파형 패턴 데이터베이스(15)는, 에칭량 측정 유닛(8) 내부의 도시를 생략한 RAM 혹은 ROM 등의 메모리 디바이스나 하드 디스크, DVD 디스크 등의 기억 장치에 저장되어 있다.
미분 파형 패턴 데이터베이스 집합(14)에 저장되는 미분 파형 패턴 데이터베이스(15)는, 제조상의 편차 등에 의해, 마스크(201)가 두꺼운 것 얇은 것 등과 같이, 조금씩 다른 미세 형상의 피처리재로부터 얻어진 것이다. 또한, 미세 형상이 조금씩 다른 테스트용의 피처리재를 준비하고, 미분 파형 패턴 데이터베이스(15)를 작성해도 된다.
개별 막두께 산출기(13)는, 전출(前出)의 미분 파형 패턴 데이터베이스(15)로부터 피처리막의 나머지 막두께와 간섭 광의 패턴 데이터 P(m)sj를 추출하는 처리이다. 예를 들면, 상기의 미분 파형 패턴 데이터베이스(15) 각각에 대해서, s가 소정의 경과 시간 이상이 되는 데이터와, 그 시간에 대응하는 나머지 막두께의 데이터를 추출해도 된다.
또한, 상기의 미분 파형 패턴 데이터베이스(15) 각각에 대해서, 소정의 경과 시간에 대응하는 간섭 광의 실제 패턴 Dij와를 비교하고, 가장 패턴 차이가 작은 경과 시간과 그 때의 막두께 값을 검출해도 된다. 즉, 미분 파형 패턴 데이터베이스(15)에 저장된 패턴 데이터 P(m)sj 중 실제 패턴 Dij와의 차이를 산출하고, 차이의 값이 가장 작은 패턴 데이터를 구하고, 당해 패턴 데이터에 대응하는 나머지 막두께를 추출해도 된다.
이와 같이 하여 추출한, 간섭 광의 패턴 데이터를 Q(m)sj라 한다. 이 데이터에는, 그 경과 시간에 있어서의 나머지 막두께가 대응지어져 있다. 이 대응지어진 나머지 막두께를 r(m)s라 한다.
가중 막두께 산출기(16)에서는, 데이터베이스마다 추출된 간섭 광의 패턴 데이터 Q(m)sj와 나머지 막두께의 데이터 r(m)s를 사용해서, 시각 i에 있어서의 순시(瞬時) 막두께 값 Zi의 값을 산출한다. 순시 막두께 값 Zi 산출을 위해서, 여기에서는, 도 3a에 나타내는 행렬 R: 301 및, 도 3b에 나타내는 행렬 Q: 302을 작성한다.
도 3a의 행렬 R: 301은, r(m)s를 m=1로부터 순서대로 행(行)방향으로 결합한 행렬이다. 이하에서는 u행째의 요소를 Ru로 나타낸다. 도 3b의 행렬 Q: 302은, Q(m)sj를 m=1로부터 순서대로 행방향으로 결합한 행렬이다. 이하에서는, u행 v열째의 요소를 Quv로 나타낸다. Ru와 Quv는, 각각 같은 데이터베이스의 같은 경과 시간에 대응지어져 있다. 또한, 이하에서는 각각의 행수로서 N을 사용한다.
순시 막두께 값 Zi의 값은, 이하의 식(4) 및 (5)로 계산된다.
[수식 4]
상기는 행렬의 연산식이며, A, W는, 각각 이하의 행렬이다. T는 전치를 나타낸다.
A: 보정을 위한 N행 N열의 행렬이다. 각 요소가, W의 요소의 합의 역수인 N행 N열의 대각 행렬이어도 된다. 또한, 커널 리지 회귀와 같이 (K-λI)의 역행렬이어도 된다. 여기에서 K는, u행 v열째의 요소가 하기의 식(5)로 나타내지는 kuv가 되는 N행 N열의 행렬이다. λ는 임의의 계수, I는 요소가 1인 N행 N열의 대각 행렬이다.
[수식 5]
상기의 식(5)에 있어서, j의 총합을 취하는 파장역과 계수 σ는 막두께 산출 레시피(17)에 저장된 값에 의해 지정된다. exp는, 자연 대수의 밑의 지수함수이다.
W: 각 요소가, 시각 i에 있어서의 평활화 미분값 시계열 데이터 Dij와, 각 데이터베이스와의 패턴 차이에 따르는 가중을 나타낸다. 예를 들면, u번째의 요소 Wu가 이하의 식(6)과 같이, 패턴 차이의 크기에 따라 단조 감소하는 함수에 의해 값이 산출된다.
[수식 6]
상기의 식(6)에 있어서, j의 총합을 취하는 파장역과 계수 σ는, 식(5)와 마찬가지로 막두께 산출 레시피(17)에 저장된 값에 의해 지정된다.
상기의 식(6)을 사용하는 것에 의해서, 시각 i에 있어서의 피처리재(4)의 미분 파형 패턴과, 각 데이터베이스의 미분 파형 패턴이 보다 유사한 것은 큰 값이 되고, 유사하지 않은 것은 작은 가중이 얻어진다. 그러한 가중을 식(4)에 사용하는 것에 의해서, 순시 막두께 값 Zi는, 미분 파형 패턴의 유사한 데이터베이스의 나머지 막두께로부터 산출되게 된다.
예를 들면, 도 4에 나타내는 바와 같이, 피처리재(4)의 미분 파형 패턴(410)과 각 데이터베이스의 미분 파형 패턴(401∼403)을 얻을 수 있었던 경우에는, DB1의 미분 파형 패턴(401)과 DB2의 미분 파형 패턴(402)에 큰 가중이 부여되고, DB3의 미분 파형 패턴(403)에 작은 가중이 부여되는 것에 의해서, 보다 미분 파형 패턴이 가까운 DB1의 미분 파형 패턴(401)과 DB2의 미분 파형 패턴(402)에 의해 순시 막두께 값 Zi가 산출된다.
피처리재(4)의 표면상의 미세 형상이 유사하고 있으면 간섭 광의 미분 파형 패턴도 유사한 패턴을 갖기 때문에, 이에 따라 피처리재(4)와 표면상의 미세 형상이 유사한 데이터베이스를 사용해서, 순시 막두께 값 Zi를 산출할 수 있다. 또한, 가중 Wu의 계산식은 식(6)에 한정되는 것이 아니며, 패턴 차이가 클 때에, 작은 가중이 계산되는 함수이면 된다.
당해 샘플링 시각에서의 순시 막두께 값을 Zi로서 검출하고, 순시 막두께 값 Zi의 값을 시계열의 데이터로서 에칭량 측정 유닛(8) 내의 기억 장치 내에 저장한다.
막두께 산출 레시피(17)는, 전출의 식(5) 식(6)에 있어서 합을 취하는 파장의 범위와, 식 내의 계수 σ를 지정하는 데이터이다. 이것은, 설계자가 정해도 되고, 후술하는 레시피 최적화기(21)에 의해 설정해도 된다.
회귀 분석기(18)에 있어서, 가중 막두께 산출기(16)로부터의 출력을 수신 혹은 기억 장치에 저장된 당해 샘플링 시각 i의 순시 막두께 Zi의 데이터를 읽어 냄과 동시에 시각 i이전의 순시 막두께 값을 기억 장치로부터 읽어 내고, 이들을 이용한 회귀분석을 행하여 회귀 직선 근사한 결과로부터 시각 i의 막두께 값을 산출한다.
즉, 회귀 분석기(18)에 의해 1차 회귀 직선 Y=Xａㆍｔ+Xｂ(Y: 잔막량, t: 에칭 시간, Xａ: 절대값이 에칭 속도, Xｂ: 초기 막두께)를 구하고, 이 회귀 직선으로부터 샘플링 시각 i의 막두께 Yi(계산 막두께)의 값을 산출한다. 또한, 미분 파형 패턴 데이터베이스(15)에 있는 나머지 막두께보다도, 피처리막의 소망의 나머지 막두께가 작을 경우에는, 순시 막두께 Zi의 계산을 행하지 않고 1차 회귀 직선만을 사용해서 시각 i의 막두께 값을 산출해도 된다.
다음으로, 얻어진 계산 막두께 Yi의 값을 나타내는 데이터가 종점 판정기(19)에 송신되고, 종점 판정기(19)에 있어서, 막두께 Yi의 값과 에칭 처리의 목표가 되는 막두께(목표 막두께) 값이 비교되어, 막두께 Yi가 목표 막두께 값 이하인 것으로 판정되었을 경우에는, 피처리재(4)의 피에칭 막의 에칭량이 목표에 도달한 것으로 해서, 그 결과가 표시기(20)에 표시된다.
그 후, 플라스마 형성부의 전계 또는 자계의 발생이 정지되어 플라스마(3)가 소실(消失)해 피처리재(4)의 에칭 처리가 종료한다. 또한 에칭 처리용의 가스나 압력 등의 처리의 조건이 변경되어서 피에칭 막의 처리가 행하여진다.
레시피 최적화기(21)는, 전술의 막두께 산출 레시피(17)를 설정하는 처리를 행하는 것이다. 이것은, 피처리재(4)의 플라스마 처리가 시작되기 이전의 전처리로서 실시된다. 레시피 최적화기(21)는, 미분 파형 패턴 데이터베이스(15)의 각각의 데이터베이스로부터, 지정된 나머지 막두께(예를 들면 목표 막두께)에 있어서의 미분 파형 패턴을 추출한다. 추출된 DB1의 미분 파형 패턴(501)과 DB2의 미분 파형 패턴(502)과 DB3의 미분 파형 패턴(503)이 도 5a이다.
이 추출한 미분 파형 패턴의 각 파장에 있어서의 강도의 편차인 표준편차(510)를, 도 5b에 나타내는 바와 같이 산출한다. 이 편차가 큰 파장은, 플라스마나 챔버의 상태 등의, 나머지 막두께와는 다른 요인에 의해 강도가 변화되고 있는 것으로 상정되기 때문에, 제외함으로써 정밀도를 향상시킬 수 있다.
따라서, 도 5b에 있어서, 511과 같이 표준편차가 큰 파장은 식(4) 식(5)의 합을 취하는 파장으로부터 제외하고, 512의 파장역만을 사용해서 순시 막두께 Zi를 계산하도록, 막두께 산출 레시피(17)에 파장역을 저장한다.
또한 제외하는 파장역은, 전체 파장 중 편차의 상위 10%의 파장, 20%의 파장과 같이 상대적인 크기 결정해도 되고, 편차에 임계값을 규정해도 된다. 또한, 데이터베이스의 미분 파형 패턴이 복수의 그룹으로 나뉘어질 경우에는, 그룹마다의 표준편차를 산출하고, 그 평균을 사용해도 된다.
또한 레시피 최적화기(21)는, 제외하는 파장역의 비율을 결정하기 위해서, 미분 파형 패턴 데이터베이스(15)의 하나의 데이터베이스(DBp)를 발출하고, 나머지의 미분 파형 패턴 데이터베이스(15)를 사용하고 식(4)를 이용해서 순시 막두께를 산출하는 처리를 행한다.
복수의 파장역의 후보, 예를 들면 상위 10%의 편차를 제외했을 경우, 상위 20%의 편차를 제외했을 경우의 각각에 대해서, DBp의 시각 s에 있어서의 순시 막두께 Zs를 산출하고, 막두께 r(m)s와의 차분을 계산하고, 보다 차분이 작은 파장역을 최적인 파장역으로서 선택한다.
또한, 식(5) 식(6)의 계수 σ에 대해서도 복수의 계수 σ를 설정하고, 순시 막두께 Zs를 산출하고, 파장역과 계수 σ의 조합에 대해서, 차분이 작은 조합을 특정하는 처리를 행해도 된다. 이렇게 해서 특정된 파장역 및 계수 σ가, 막두께 산출 레시피(17)에 저장된다.
본 실시예에서는, 식(6)을 사용하는 것에 의해서, 복수의 데이터베이스 중 피처리재(4)로부터 얻어지는 미분 파형 패턴과의 차분이 작은 복수의 데이터베이스의 가중합에서, 막두께가 산출된다. 미세 형상이 비슷한 피처리재에서는, 보다 유사한 미분 파형 패턴이 얻어지기 때문에, 피처리재(4)의 미세 형상이 불균일할 경우여도, 미세 형상이 유사한 피처리재의 데이터베이스를 사용해서, 정밀하게 종점 판정을 행하는 것이 가능해진다.
다음으로, 도 6의 플로우차트를 이용하여, 도 1의 에칭량 측정 유닛(8)으로 에칭 처리를 행할 때에 피처리막의 나머지 막두께 혹은 에칭량을 산출하는 수순에 대해서 설명한다. 도 6은, 도 1에 나타내는 실시예에 따른 플라스마 처리 장치의 나머지 막두께 에칭량을 검출하는 동작의 흐름을 나타내는 플로우차트이다. 주로, 에칭량 측정 유닛(8)의 동작의 흐름을 나타내고 있다. 처리는 스텝 S601로부터 스타트한다.
본 실시예에서는 피처리재(4)의 처리에 앞서, 피처리막의 목표인 나머지 막두께의 값과, 그 검출 혹은 판정에 사용하는 복수의 미분 파형 패턴 데이터베이스의 설정을 행한다(스텝 S602).
미분 파형 패턴 데이터베이스에는 반도체 디바이스를 제조하기 위한 처리 대상인 피처리재(4) 및 그 표면의 막구조에 대해서 재료, 형상, 구성이 동등한 테스트용의 피처리재를 당해 피처리재(4)와 동등한 조건으로 에칭 처리했을 경우에 얻어지는 간섭 광 패턴 데이터를, 복수의 피처리재에 대해서 수집한 데이터 P(m)sj를 사용한다.
다음으로, 순시 막두께의 산출에 사용하는 파장역 및 계수를 최적화하는 처리를 행한다(스텝 S603). 본 처리에 대해서는, 후술의 도 7의 플로우차트에서 설명한다. 또한, 본 처리를 실행하지 않고, 미리 지정된 파장역 및 계수를 사용해도 된다.
다음으로, 진공 처리실(2) 내에 있어서 플라스마(3)를 형성하여 피처리재(4)의 피에칭 막의 처리를 개시하고, 당해 에칭 처리중에 피에칭 막으로부터 얻어지는 간섭 광을 소정의 샘플링 간격(예를 들면 0.1∼0.5초)마다 검출한다(스텝 S604). 이 때, 에칭 처리의 개시에 따른 샘플링 개시 명령이 나온다.
처리중에는 에칭의 진행에 따라서 변화되는 다파장의 간섭 광의 강도가, 에칭량 측정 유닛(8)의 분광기(9)에 전달되어 그 광검출기에 의해 소정의 주파수마다 광의 강도에 따른 전압의 광검출 신호로서 검출되어 출력된다.
분광기(9)의 광검출 신호는 디지털 변환되어, 임의의 시각에 대응지어진 데이터 신호로서의 샘플링 신호 yij가 취득된다. 다음으로, 분광기(9)로부터의 다파장출력 신호 yij가 제 1 단째의 제 1 디지털 필터(10)에 의해 평활화되어, 임의의 시각의 시계열 데이터 Yij가 산출된다(스텝 S605).
다음으로, 미분기(11)에 시계열 데이터 Yij가 전달되어, 다항식 적합 평활화 미분법에 의해 시계열의 미분 계수 dij가 산출된다(스텝 S606). 즉, 다항식 적합 평활화 미분법에 의해 신호 파형의 미분 계수 di가 검출된다.
미분 계수 dij가, 제 2 단째의 제 2 디지털 필터(12)에 전달되어, 평활화 미분 계수 시계열 데이터 Dij가 산출된다(스텝 S607). 얻어진 평활화 미분 계수 시계열 데이터 Dij는, 평활화 시계열 데이터 Yij로 제산되어, 개별 막두께 산출기(13)에 전달된다.
또한 여기에서는, 평활화 미분 계수 시계열 데이터 Dij를 사용하고 있지만, Yij 자신, 혹은 Yij에 대하여 최소 제곱법을 사용해서 산출한 값 등, 피처리재(4)의 차이가 반영된 시계열 데이터이면 어떤 값을 사용해도 된다.
개별 막두께 산출기(13)에 있어서는, 미분 파형 패턴 데이터베이스 집합(14)에 있는 복수의 미분 파형 패턴 데이터베이스(15)의 각각에 대해서, 피처리막의 나머지 막두께와 간섭 광의 패턴 데이터 Q(m)sj를 추출한다(스텝 S608).
예를 들면, 상기의 미분 파형 패턴 데이터베이스(15) 각각에 대해서, s가 소정의 경과 시간 이상이 되는 데이터와, 그 시간에 대응하는 나머지 막두께의 데이터를 추출한다.
또는, 본 에칭 처리의 개시로부터의 경과 시간을 구하고, 그 경과 시간으로부터 소정의 범위(예：±10초 등)에 경과 시간 s가 있는 데이터와, 그 시간에 대응하는 나머지 막두께의 데이터를 추출해도 된다.
또는, 상기의 미분 파형 패턴 데이터베이스(15) 각각에 대해서, 소정의 경과 시간에 대응하는 간섭 광의 실제 패턴 Dij와를 비교해서, 가장 패턴 차이가 작은 경과 시간과 그 때의 나머지 막두께를 추출해도 된다.
다음으로 가중 막두께 산출기(16)에서는, 데이터베이스마다 추출된 간섭 광의 패턴 데이터 Q(m)sj와 나머지 막두께의 데이터 r(m)s를 사용해서, 시각 i에 있어서의 순시 막두께 값 Zi의 값을 산출한다(스텝 S609).
순시 막두께 값 Zi 산출을 위해, 각 미분 파형 패턴 데이터베이스(15)로부터 추출한 패턴을 데이터 Q(m)sj를 결합한 행렬 Q, 마찬가지로 추출한 나머지 막두께 Ru를 결합한 행렬 R를 작성한다.
순시 막두께 값 Zi의 값은, Q, R 및 시각 i에 있어서의 평활화 미분값 시계열 데이터 Dij를, 전술의 식(4) 식(5) 및 (6)에 대입하는 것에 의해 산출된다. 또한, 식(5) 식(6)에 있어서 총합을 취하는 파장역 및 계수 σ는, 미리 정해진 값, 혹은 후술의 도 7에서 나타내는 플로우에 의해 정해진 값을 사용한다.
다음으로 회귀 분석기(18)는, 산출된 순시 막두께 값 Zi와, 기억 장치에 저장된 당해 샘플링 시각 i의 순시 막두께 Zi를 사용해서, 1차 회귀 직선을 구하고, 그 1차 회귀 직선에 따라, 계산 막두께를 산출한다(스텝 S610).
또한, 현재의 피처리막의 계산 막두께가 스텝 S302에서 설정한 목표 잔막두께와 비교되어, 목표 잔막두께 이하라고 판정되면, 목표에 도달한 것으로 판정되어, 에칭 처리를 종료시키는 신호가 플라스마 처리 장치(1)에 발신된다(스텝 S611). 도달하고 있지 않은 것으로 판정되었을 경우는, 스텝 S305의 처리에 돌아간다. 도달한 것으로 판정되면, 마지막으로 샘플링 종료의 설정을 행한다(스텝 S612).
다음으로, 도 7의 플로우차트를 사용하여, 도 6의 S 603에 대응하는 도 1의 에칭량 측정 유닛(8)으로 행하는 레시피 최적화 처리를 행할 때의 수순에 대해서 설명한다. 처리는 스텝 S701로부터 스타트한다.
먼저, 레시피 최적화기(21)는, 미분 파형 패턴을 비교할 나머지 막두께(기준 막두께)를 결정한다. 이것은 예를 들면, 목표 잔막두께여도 된다(스텝 S702).
다음으로, 각 미분 파형 패턴 데이터베이스(15)에 있어서, 기준 막두께에 있어서의 미분 파형의 패턴 데이터 P(m)sj를 추출한다(스텝 S703).
다음으로, 추출한 패턴 데이터 P(m)sj를 사용해서, 파장 j마다의 Ｐ(m)sj의 표준편차를 산출한다(스텝 S704).
다음으로, 상대적으로 표준편차가 큰 파장부터 순서대로 제외하고, 남은 파장역을 이용할 파장역의 후보로 한다(스텝 S705). 여기에서는, 10%를 제외했을 경우, 20%를 제외했을 경우 등과 같이 복수의 후보를 작성한다.
다음으로, 식(5) 및 (6)의 계수 σ의 후보를 복수 작성한다(스텝 S706).
그리고, 미분 파형 패턴 데이터베이스(15)의 하나의 데이터베이스를 발출하고, 나머지의 미분 파형 패턴 데이터베이스(15)를 사용해서 식(4)를 이용하여 순시 막두께를 산출하고, 나머지 막두께의 데이터 r(m)s와의 오차를 산출하는 처리를 행한다(스텝 S707). 이 처리를, 파장역과 계수 σ의 조합에 대해서 행하고, 오차가 작은 조합을 특정한다.
상기한 바와 같이 해서, 특정된 파장역 및 계수 σ가, 막두께 산출 레시피(17)에 저장된다(스텝 S708).
이상에 의해서 처리를 종료한다(S709).
본 실시예의 효과를, 도 8을 사용해서 설명한다. 여기에서는, 피처리재(4)로부터의 반사광을 검출해서 얻어진 미분 파형 패턴(810)과, 2개의 미분 파형 패턴 데이터베이스(15)를 예로 든다. 도 8 중의 DB4의 미분 파형 패턴(811)은, 피처리재(4)보다도, 미분 파형 패턴 데이터베이스(15)를 측정한 테스트용 반도체 웨이퍼(테스트용의 피처리재)의 피처리막 영역(213)이 작고, 마스크막 두께(211)가 두꺼울 경우이다. DB5의 미분 파형 패턴(812)은, 피처리재(4)와, 미분 파형 패턴 데이터베이스(15)를 측정한 테스트용 반도체 웨이퍼의 피처리막 영역(213)이 같은 정도이며, 마스크막 두께(211)에 대해서도 같은 정도인 경우이다.
또한, 도 8의 파장역(802)에는, 피처리막(202)의 간섭 광의 시간 변화가 주로 측정되는 것으로 한다. 파장역(801)에는, 피처리막(202)의 간섭 광의 시간 변화뿐만 아니라, 피처리막보다 얇은 마스크(201)의 간섭 광의 시간 변화와의 합이 측정되는 것으로 한다.
여기에서, DB4의 미분 파형 패턴(811)과 피처리재(4)의 미분 파형 패턴(810)을 비교하여, 양자(兩者)의 차이가 작을 때의 막두께를, 순시 막두께 계산에 사용할 경우를 생각한다. 먼저, DB4에서는, 피처리재(4)의 피처리막 영역(213)이 작기 때문에, 측정되는 피처리막(202)의 간섭 광의 시간 변화가 작고, 파장역(802)에 있어서의 미분 파형 패턴의 진폭이 피처리재(4)보다 작아진다. 그 때문에 DB4의 미분 파형 패턴(811)을 사용하면, 피처리막(202)의 간섭 광을 나타내는 미분 파형 패턴의 크기가 일치하지 않고, 미분 파형 패턴의 차이의 계산 정밀도가 저하된다.
또한, 마스크막 두께(211)의 간섭 광의 시간 변화(파장역(801))의 차이가 작은 미분 파형 패턴이 선택되는 것으로 되기 때문에, 마스크막 두께(211)는 두께가 비슷할 경우, 즉 DB4에 있어서보다 에칭이 진행된 상태(피처리막(202)이 얇은 경우)의 미분 파형 패턴(811)이 선택되어, 순시 막두께 계산에 오차가 생긴다.
이와 같이, 피처리재(4) 상의 미세 형상이 서로 다른 테스트용 반도체 웨이퍼의 미분 파형 패턴 데이터베이스(15)를 사용하면, 나머지 막두께의 계산 정밀도가 저하하는 것을 알 수 있다. 한편, 미세 형상이 유사한 피처리재(4)에서는, DB5의 미분 파형 패턴(812)과 같이 미분 파형 패턴의 차이가 작아진다.
그 때문에, 미분 파형 패턴의 차이를 사용해서 미분 파형 패턴 데이터베이스(15)를 가중 부여하는 것에 의해서, 피처리재(4)의 미세 형상이 불균일할 경우여도, 각각의 피처리재(4)에 있어서, 미세 형상이 유사한 테스트용 반도체 웨이퍼에서 측정된 미분 파형 패턴 데이터베이스(15)를 사용해서, 정밀하게 막두께를 검출할 수 있다.
본 실시예에 따르면, 웨이퍼간, 로트간 등에 있어서의 각종 구조 편차에 대하여 고정밀도의 막두께 추정 및 종점 판정을 실현 가능하게 되고, 디바이스 제조의 수율을 향상시킬 수 있다.
[실시예 2]
본 실시예에서는, 과거의 양산 공정에 있어서, 표면의 막구조에 대해서 재료, 형상, 구성이 피처리재(4)와 동등한 복수의 피처리재(웨이퍼)를, 당해 피처리재(4)와 동등한 조건으로 에칭 처리했을 때에 얻어진 데이터를 사용해서, 실시예 1에서 설명한 미분 파형 패턴 데이터베이스(15) 및 미분 파형 패턴 데이터베이스 집합(14)에 상당하는 데이터베이스 및 그 집합을 준비할 경우를 상정한다.
본 실시예에서는, 표면의 막구조에 대해서 재료, 형상, 구성이 피처리재(4)와 동등한 200매의 웨이퍼에 대하여, 피처리막의 목표 나머지 막두께(여기서는 140nm로 함)로 설정해서 에칭 처리했다. 그리고, 이 에칭 처리에 의해 얻어진 간섭 광 패턴 데이터 P(m)sj와, 각 간섭 광 패턴 데이터 P(m)sj에 대응하는 피처리막의 막두께 값의 데이터를 사용해서, 해당 200매의 웨이퍼의 미분 파형 패턴 데이터베이스(151)가 포함되는 미분 파형 패턴 데이터베이스 집합(141)을 작성했다.
당해 200매의 웨이퍼 상의 피처리막은, 미리 설정된 목표인 나머지 막두께(140nm)까지 에칭 처리될 예정이다. 그러나, 실제로는 에칭 처리실 내 환경의 경시 변화나 피처리재 표면의 미세 형상의 차이에 의해, 각 웨이퍼 상의 피처리막에 대한 에칭 처리 조건이 변화되고, 에칭 처리 후의 피처리막의 나머지 막두께가 웨이퍼마다 불균일해진다. 즉, 목표보다도 얇은 나머지 막두께로 에칭 처리를 종료한 웨이퍼와, 목표보다도 두꺼운 나머지 막두께로 에칭 처리를 종료한 웨이퍼가 혼재한다.
도 9의 그래프(900)는, 당해 200매의 웨이퍼로부터 얻어진 데이터를 사용해서 작성한 미분 파형 패턴 데이터베이스 집합(141)에 저장되어 있는 각 막두께에 대응지어진 간섭 광 패턴 데이터 P(m)sj의 수를, 에칭 처리 후의 나머지 막두께가 같은 막두께였던 웨이퍼마다 범례 모양을 통일해서 스택 막대 형식으로 나타낸 것이다.
간섭 광 패턴 데이터 P(m)sj의 데이터수는, 데이터(901)에 나타낸 나머지 막두께(피처리막의 막두께) 145nm까지는 전체 웨이퍼 매수와 동수인 200 데이터 존재하고 있지만, 나머지 막두께(피처리막의 막두께)가 144nm보다 적어지면 서서히 감소해 가는 것을 알 수 있다. 데이터(902)에 나타낸 목표인 나머지 막두께가 140nm인 경우에서는, 데이터수가 108밖에 존재하지 않는다. 실제의 제품 웨이퍼를 에칭 처리하는 양산 공정에 있어서도 이와 같이 목표인 나머지 막두께 부근의 데이터수가 감소하는 상황이 예상된다.
이러한 상황을, 실시예 1에서 설명한 도 8의 그래프에 적용시켜서 생각해 본다. 예를 들면, DB5: 812에 대응하는 웨이퍼는 목표보다도 두꺼운 나머지 막두께로 에칭이 종료하고 있어, 목표인 나머지 막두께에 있어서 DB5의 간섭 광 패턴 데이터가 존재하지 않는 것으로 생각된다. 그러한 경우, DB4: 811에 있어서보다 에칭이 진행된 상태(피처리막(202)이 얇을 경우)의 간섭 광 패턴이 선택되어, 순시 막두께 값 Zi의 계산에 오차가 생긴다.
이와 같이, 실시예 1에서 설명한 미분 파형 패턴 데이터베이스 집합(14)에 포함되는 일부 또는 전부의 미분 파형 패턴 데이터베이스(15)에 있어서, 목표인 나머지 막두께에 대응하는 간섭 패턴 데이터 P(m)sj가 존재하지 않는 것에 의해, 에칭 처리의 종점을 판정하는 정밀도가 열화하는 것으로 생각된다.
본 실시예에서는, 상기한 바와 같이 목표인 나머지 막두께 부근의 막두께에 대응하는 간섭 광 패턴 데이터에 부족이 있었다고 하더라도, 고정밀도로 에칭 처리의 종점을 판정하는 방법에 대해서 말한다.
실시예 2에 따른 플라스마 처리 장치(110)를 도 10에 나타낸다. 도 1에 나타낸 실시예 1에 따른 플라스마 처리 장치(1)와의 차이는, 에칭량 측정 유닛(81)에, 상기한 미분 파형 패턴 데이터베이스(151)와 미분 파형 패턴 데이터베이스 집합(141)에 더해서, 종점 판정기(19)에 대신해서 막두께 추정 종점 판정기(119), 처리중의 과거 시각의 계산 막두께 값의 데이터를 저장하기 위한 기억부(40), 및 추가 처리 시간 산출기(23)를 가진 점이다. 다른 구성은, 도 1에 나타내는 실시예 1의 플라스마 처리 장치(1)와 동등한 구성이며, 동등한 작용을 발휘하는 것이므로, 상세한 설명은 생략한다.
실시예 2의 플라스마 처리 장치(110)에서는, 실시예 1과 마찬가지로 식(4) 식(5) 및 식(6)으로부터 순시 막두께 값 Zi를 산출하는 방법을 사용해서, 허용 범위 내의 정밀도가 얻어지는 소정의 나머지 막두께에 도달할 때까지 에칭 처리를 실시하고, 당해 소정 나머지 막두께 도달 검지 후에는 과거 시각에 검출한 나머지 막두께 데이터로부터 산출되는 에칭 레이트를 사용해서 목표인 나머지 막두께 도달에 필요한 추가 에칭 시간을 산출하고, 당해 산출 시간만큼 에칭 처리를 계속한 후, 에칭 처리를 종료한다.
도 11은, 도 10에 나타내는 실시예 2에 따른 플라스마 처리 장치(110)의 피처리막의 나머지 막두께 혹은 에칭량을 검출하고, 에칭 처리의 종점을 판정하는 동작의 흐름을 나타내는 플로우차트이다. 주로, 에칭량 측정 유닛(81)의 동작의 흐름을 나타내고 있다. 처리는 스텝 S1301로부터 스타트한다.
본 실시예에서는 피처리재(4)의 처리에 앞서, 피처리막의 목표인 나머지 막두께(에칭의 종점의 나머지 막두께)의 값의 설정과, 전술의 식(4) 식(5) 및 식(6)을 이용한 순시 막두께 값 Zi의 산출을 종료하는 나머지 막두께(막두께 추정의 종점의 나머지 막두께)의 값의 설정과, 전술의 식(4) 식(5) 및 식(6)을 이용한 순시 막두께 값 Zi의 산출에 사용하는 복수의 미분 파형 패턴 데이터베이스의 설정과, 기억 장치에 저장된 에칭 처리중의 각 시각의 계산 막두께 값의 데이터 중에서 스텝 S1312에 있어서 1차 회귀 직선을 구하기 위해서 사용하는 계산 막두께 값의 데이터로서 추출하는 시각 범위의 설정을 행한다(스텝 S1302). 단, 에칭의 종점의 나머지 막두께는, 막두께 추정의 종점의 나머지 막두께보다도 얇은 막두께이다.
본 실시예에 있어서의 막두께 추정의 종점의 나머지 막두께는, 순시 막두께 값 Zi의 산출 정밀도가 허용 범위 내가 되는 나머지 막두께 범위 중 가장 얇은 막두께로 설정한다. 본 실시예에서는 당해 막두께를 144nm인 것으로 해서, 막두께 추정의 종점의 나머지 막두께 값을 144nm로 설정했다.
또한, 본 실시예에 있어서의 에칭 종점의 나머지 막두께 값은, 도 9의 그래프(900)에 나타낸 데이터(902)에 상당하는 140nm로 설정했다. 또한, 기억 장치에 저장된 에칭 처리 중의 각 시각의 계산 막두께 값의 데이터 중에서 스텝 S1312에서 있어서 1차 회귀 직선을 구하기 위해서 사용하는 계산 막두께 값의 데이터로서 추출하는 시각 범위는, 막두께 추정의 종점에 도달시부터 거슬러 올라서 5.0초 전부터 막두께 추정의 종점 도달시까지의 5.0초간으로 했다.
미분 파형 패턴 데이터베이스(151)에는, 표면의 막구조에 대해서 재료, 형상, 구성이 피처리재(4)와 동등한 3매 이상의 복수의 웨이퍼를 당해 피처리재(4)와 동등한 조건으로 에칭 처리했을 경우에 얻어지는 간섭 광 패턴 데이터 P(m)sj 및 각 간섭 광 패턴 데이터 P(m)sj에 대응하는 막두께 값 데이터를 사용한다.
다음으로, 순시 막두께의 산출에 사용하는 파장역 및 계수를 최적화하는 처리인 레시피 최적화의 실시를 행한다(스텝 S1303). 본 처리에 대해서는, 실시예 1에 있어서 도 7의 플로우차트에서 설명한 처리와 같다. 또한, 본 처리를 실행하지 않고, 미리 지정된 파장역 및 계수를 사용해도 된다.
다음으로, 진공 처리실(2) 내에 있어서 플라스마(3)를 형성해서 피처리재(4)의 피에칭 막의 처리를 개시하고, 당해 에칭 처리중에 피처리막으로부터 얻어지는 간섭 광을 수광기(7)에서 소정의 샘플링 간격(예를 들면 0.1∼0.5초)마다 검출한다(스텝 S1304). 이 때, 에칭 처리의 개시에 따른 샘플링 개시 명령이 나온다.
처리중에는 에칭의 진행에 따라서 변화되는 다파장의 간섭 광의 강도가, 에칭량 측정 유닛(81)의 분광기(9)에 전달되어, 이 분광기(9)에 의해 소정의 주파수마다 광의 강도에 따른 전압의 광검출 신호로서 검출되어 출력된다.
분광기(9)의 광검출 신호는 디지털 변환되어, 임의의 시각에 대응지어진 데이터 신호로서의 샘플링 신호 yij가 취득된다. 다음으로, 분광기(9)로부터의 다파장출력 신호 yij가 제 1 디지털 필터(10)에 의해 평활화되어, 임의의 시각의 시계열 데이터 Yij가 산출된다(스텝 S1305).
다음으로, 미분기(11)에 시계열 데이터 Yij가 전달되어, 다항식 적합 평활화 미분법에 의해 시계열의 미분 계수 dij가 산출된다(스텝 S1306). 즉, 다항식 적합 평활화 미분법에 의해 신호 파형의 미분 계수 di가 검출된다.
미분 계수 dij가 제 2 디지털 필터(12)에 전달되어, 평활화 미분 계수 시계열 데이터 Dij가 산출된다(스텝 S1307). 얻어진 평활화 미분 계수 시계열 데이터 Dij는, 평활화 시계열 데이터 Yij로 제산되어, 개별 막두께 산출기(13)에 전달된다.
또한 여기에서는, 평활화 미분 계수 시계열 데이터 Dij를 사용하고 있지만, Yij 자신, 혹은 Yij에 대하여 최소 제곱법을 사용해서 산출한 값 등, 처리실 내의 분위기의 차이가 반영된 시계열 데이터이면 어떤 값을 사용해도 된다.
개별 막두께 산출기(13)에 있어서는, 미분 파형 패턴 데이터베이스 집합(141)에 있는 복수의 미분 파형 패턴 데이터베이스(151)의 각각에 대해서, 피처리막의 나머지 막두께와 간섭 광의 패턴 데이터 Q(m)sj를 추출한다(스텝 S1308).
다음으로 가중 막두께 산출기(16)에서는, 데이터베이스마다 추출된 간섭 광의 패턴 데이터 Q(m)sj와 나머지 막두께의 데이터 r(m)s를 사용해서, 시각 i에 있어서의 순시 막두께 값 Zi의 값을 산출한다(스텝 S1309).
순시 막두께 값 Zi 산출을 위해, 각 미분 파형 패턴 데이터베이스(151)로부터 추출한 패턴을 데이터 Q(m)sj를 결합한 행렬 Q, 마찬가지로 추출한 나머지 막두께 Ru를 결합한 행렬 R을 작성한다.
순시 막두께 값 Zi의 값은, Q, R 및 시각 i에 있어서의 평활화 미분값 시계열 데이터 Dij를, 전술의 식(4) 식(5) 및 (6)에 대입하는 것에 의해 산출된다. 또한, 식(5) 식(6)에 있어서 총합을 취하는 파장역 및 계수 σ는, 미리 정해진 값, 혹은 후술의 도 7에서 나타내는 플로우에 의해 정해진 값을 사용한다.
다음으로 회귀 분석기(18)는, 산출된 순시 막두께 값 Zi와, 기억 장치에 저장된 당해 샘플링 시각 i의 순시 막두께 Zi를 사용해서, 1차 회귀 직선을 구하고, 그 1차 회귀 직선에 따라, 계산 막두께를 산출한다(스텝 S1310).
다음으로 막두께 추정 종점 판정기(119)에서는, 스텝 S1310에서 산출한 현재의 피처리막의 계산 막두께가, 스텝 S1302에서 설정한 막두께 추정의 종점의 나머지 막두께와 비교되고(스텝 S1311), 막두께 추정의 종점의 나머지 막두께 이하라고 판정되면, 막두께 추정의 종점에 도달한 것으로 판정되어(스텝 S1311에서 Yｅs), 스텝 S1312로 진행된다. 도달하고 있지 않은 것으로 판정되었을 경우는(스텝 S1311에서 Nｏ), 스텝 S1305의 처리로 돌아간다.
다음으로, 스텝 S1312의 상세를, 도 12에 나타낸다. 스텝 S1312로 진행되면, 추가 처리 시간 산출기(23)는, 기억부(40)에 저장된 처리중의 과거 시각의 계산 막두께 값의 데이터 중에서, 스텝 S1302에서 설정한 시각 범위 내의 복수 시각의 계산 막두께 값의 데이터를 선택하고(S3121), 선택한 계산 막두께 값 시계열 데이터를 사용하여, 1차 회귀 직선: Y=Xｃㆍｔ+Xd(Y: 나머지 막두께, t: 에칭 시간, Xｃ: 절대값이 에칭 속도, Xd: 초기 막두께)를 구한다(스텝 S3122). 단, 본 스텝 S3122에서 구하는 1차 회귀 직선은, 스텝 S1310에서 구한 1차 회귀 직선과는 다른 별개의 회귀 직선이다. 본 스텝 S3122에 의해, 에칭 레이트가 산출된다(S3123). 또한, 스텝 S1311에서 막두께 추정의 종점을 판정한 현재의 피처리막의 계산 막두께와 에칭 종점의 나머지 막두께의 차이를 나머지 에칭량으로서 산출하고(S3124), 당해 나머지 에칭량을 당해 에칭 레이트로 제산하는 것에 의해, 에칭 종점의 나머지 막두께 도달에 필요한 추가 처리 시간을 산출한다(S3125).
그리고, 스텝 S1313으로 진행되어서 막두께 추정의 종점을 판정한 시각부터 스텝 S1312에서 산출한 추가 처리 시간만큼 에칭 처리를 계속하여(S1313에서 Nｏ), 산출한 추가 처리 시간이 경과하면(S1313에서 Yｅs), 에칭 처리를 종료시키는 신호가 플라스마 처리 장치(1)에 발신된다. 마지막으로 샘플링 종료의 설정을 행하고, 처리를 종료한다(스텝 S1314).
이상의 실시형태를 사용해서, 에칭 종점 판정을 실시한 결과를 도 13에 나타낸다. 도 13의 그래프(1400)에 있어서, 1401은 처리한 웨이퍼의 처리 후의 나머지 막두께를 나타내고 있고, 도 13의 그래프 전체에서, 처리 후의 나머지 막두께의 편차를 나타내고 있다. 처리 후의 나머지 막두께는 모든 웨이퍼에서 목표인 나머지 막두께 140nm 근방이며, 오차도 ±1.0nm 이하로 되어 있어, 높은 가공 정밀도에서의 에칭 처리를 실현할 수 있음을 알 수 있다.
이 결과로부터, 본 실시예에 따르면, 미분 파형 패턴 데이터베이스 집합(141)에 포함되는 일부 또는 전부의 미분 파형 패턴 데이터베이스(151)에 저장되어 있는 목표인 나머지 막두께에 대응하는 간섭 광 패턴 데이터 P(m)sj가 존재하지 않을 경우에 있어서도, 정밀하게 에칭의 종점을 판정할 수 있음이 명백하게 되었다.
[실시예 3]
본 실시예에서는, 막두께 추정의 종점의 나머지 막두께를, 실시예 2에서 설명한 미분 파형 패턴 데이터베이스 집합(141) 내에 있는 모든 미분 파형 패턴 데이터베이스(151)가 공통적으로 가지고 있는 나머지 막두께 범위 중 가장 얇은 막두께로 설정했을 경우에 대해서 기술한다. 이외의 조건에 관해서는 실시예 2의 플라스마 처리 장치(110)와 동등한 구성이며, 동등한 작용을 발휘하는 것이므로, 상세한 설명은 생략한다.
본 실시예에서는, 미분 파형 패턴 데이터베이스 집합(141)에 포함되는 미분 파형 패턴 데이터베이스(151)가 공통적으로 가지고 있는 나머지 막두께 범위 중 가장 얇은 막두께를, 도 9의 그래프(900)에 있어서의 데이터(901)에 상당하는 145nm로 한다. 따라서, 실시예 2에서 설명한 도 11의 스텝 S1302에 있어서의 막두께 추정의 종점의 나머지 막두께 값을 145nm로 설정하고, 도 11에 나타내는 플로우에 따라서, 나머지 막두께 145nm를 검출할 때까지는 전술의 식(4) 식(5) 및 식(6)을 이용해서 나머지 막두께의 산출을 행하고, 막두께 추정의 종점 검출후에는 스텝 S1312에서 산출한 시간만큼 추가로 에칭 처리를 행하고, 에칭 처리의 종점 판정을 행하였다.
그 결과, 실시예 2과 마찬가지의 에칭 종점 판정 정밀도를 얻을 수 있었다. 따라서, 본 실시예의 방법에 의해, 미분 파형 패턴 데이터베이스 집합(141)에 포함되는 일부 또는 전부의 미분 파형 패턴 데이터베이스(151)에 저장되어 있는 목표인 나머지 막두께에 대응하는 간섭 광 패턴 데이터 P(m)sj가 존재하지 않을 경우에 있어서도, 정밀하게 에칭의 종점을 판정할 수 있음이 명백하게 되었다.
이상, 본 발명자에 의해 이루어진 발명을 실시예에 의거하여 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것이 아니며, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능함은 물론이다. 예를 들면, 상기한 실시예는 본 발명을 이해하기 쉽게 설명하기 위해서 상세히 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것에 한정되는 것이 아니다. 또한, 각 실시예의 구성의 일부에 대해서, 다른 구성의 추가ㆍ삭제ㆍ치환을 하는 것이 가능하다.
1, 110: 플라스마 처리 장치
2: 진공 처리실
3: 플라스마
4: 피처리재
5: 시료대
6: 간섭 광
7: 수광기
8, 81: 에칭량 측정 유닛
9: 분광기
10: 제 1 디지털 필터
11: 미분기
12: 제 2 디지털 필터
13: 개별 막두께 산출기
14, 141: 미분 파형 패턴 데이터베이스 집합
15, 151: 미분 파형 패턴 데이터베이스
16: 가중 막두께 산출기
17: 막두께 산출 레시피
18: 회귀 분석기
19: 종점 판정기
20: 표시기
21: 레시피 최적화기
22: 광원
23: 추가 처리 시간 산출기
40: 기억부
119: 막두께 추정 종점 판정기

Claims (6)

  1. 처리실의 내부에 배치된 웨이퍼 표면에 배치되고 복수의 막층에 포함되는 처리 대상의 막을 당해 처리실 내에 형성한 플라스마를 이용하여 처리하는 플라스마 처리 방법으로서,
    상기 웨이퍼의 처리중의 복수의 시각에 있어서 상기 처리실 내부로부터의 광을 수광하여, 당해 광에 관한 시계열의 데이터를 검출하고,
    상기 시계열의 데이터로부터 얻어진 파장을 파라미터로 하는 상기 광에 관한 실제 패턴의 데이터와, 미리 얻어진 파장을 파라미터로 하는 패턴 데이터로서 상기 처리중의 상기 처리 대상의 막의 잔여 막 두께와 상기 광에 관한 시계열의 데이터가 대응된 복수의 패턴 데이터 중 소정의 기준값으로부터 허용 범위 외인 데이터를 제외한 파장을 파라미터로 하는 복수의 패턴 데이터를 이용하여 얻어지는 검출용의 패턴 데이터를 비교하여, 상기 처리 대상의 막의 두께를 산출하고,
    당해 막 두께의 값에 기초하여 상기 플라스마를 이용한 처리의 종점을 판정하는, 플라스마 처리 방법.
  2. 제 1 항에 있어서,
    상기 복수의 패턴 데이터는, 상기 복수의 막층에 포함되는 막의 두께 또는 구조에 따라 다른 패턴을 갖는, 플라스마 처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 실제 패턴 데이터와, 상기 소정의 기준값으로부터 상기 허용 범위 외의 데이터를 제외한 상기 복수의 패턴 데이터의 합을 이용하여 얻어진 상기 검출용의 패턴 데이터를 비교하여, 상기 처리 대상의 막의 두께를 산출하는, 플라스마 처리 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 실제 패턴 데이터와, 상기 소정의 기준값으로부터의 상기 복수의 패턴 데이터의 각 파장에 있어서의 편차인 표준 편차가 큰 파장의 데이터를 제외한 상기 복수의 패턴 데이터를 이용하여 얻어진 상기 검출용의 패턴 데이터를 비교하여, 상기 처리 대상의 막의 두께를 산출하는, 플라스마 처리 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 실제 패턴 데이터와의 차이의 크기에 따라 정해진 가중 계수를 곱한 상기 복수의 패턴 데이터의 각각의 합을 이용하여 얻어진 상기 검출용의 패턴 데이터를 비교하여, 상기 처리 대상의 막의 두께를 산출하는, 플라스마 처리 방법.
  6. 제 4 항에 있어서,
    상기 실제 패턴 데이터와의 차이의 크기에 따라 정해진 가중 계수를 곱한 상기 복수의 패턴 데이터의 각각의 합을 이용하여 얻어진 상기 검출용의 패턴 데이터를 비교하여, 상기 처리 대상의 막의 두께를 산출하는, 플라스마 처리 방법.
KR1020240017976A 2020-09-30 2024-02-06 플라스마 처리 장치 및 플라스마 처리 방법 KR20240024863A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/038,024 2020-09-30
US17/038,024 US11437289B2 (en) 2020-09-30 2020-09-30 Plasma processing apparatus and plasma processing method
KR1020210122237A KR102635856B1 (ko) 2020-09-30 2021-09-14 플라스마 처리 장치 및 플라스마 처리 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020210122237A Division KR102635856B1 (ko) 2020-09-30 2021-09-14 플라스마 처리 장치 및 플라스마 처리 방법

Publications (1)

Publication Number Publication Date
KR20240024863A true KR20240024863A (ko) 2024-02-26

Family

ID=80822857

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020210122237A KR102635856B1 (ko) 2020-09-30 2021-09-14 플라스마 처리 장치 및 플라스마 처리 방법
KR1020240017976A KR20240024863A (ko) 2020-09-30 2024-02-06 플라스마 처리 장치 및 플라스마 처리 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020210122237A KR102635856B1 (ko) 2020-09-30 2021-09-14 플라스마 처리 장치 및 플라스마 처리 방법

Country Status (5)

Country Link
US (1) US11437289B2 (ko)
JP (1) JP7150951B2 (ko)
KR (2) KR102635856B1 (ko)
CN (1) CN114360993A (ko)
TW (2) TWI795324B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12051575B2 (en) * 2020-09-30 2024-07-30 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234666A (ja) 2006-02-27 2007-09-13 Hitachi High-Technologies Corp プラズマ処理装置
JP2016184638A (ja) 2015-03-26 2016-10-20 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675072A (en) 1986-06-25 1987-06-23 International Business Machines Corporation Trench etch endpoint detection by LIF
JP4567828B2 (ja) 1999-09-14 2010-10-20 東京エレクトロン株式会社 終点検出方法
US6824813B1 (en) 2000-04-06 2004-11-30 Applied Materials Inc Substrate monitoring method and apparatus
JP3854810B2 (ja) 2000-06-20 2006-12-06 株式会社日立製作所 発光分光法による被処理材の膜厚測定方法及び装置とそれを用いた被処理材の処理方法及び装置
JP3694662B2 (ja) 2001-09-17 2005-09-14 株式会社日立製作所 半導体素子製造プロセスにおける膜の処理量測定方法と装置、及びそれを用いた被処理材の処理方法と装置、及びそれを用いたプロセスの終点判定方法と装置
JP3890254B2 (ja) 2002-05-07 2007-03-07 沖電気工業株式会社 半導体装置の製造方法
US20040040658A1 (en) 2002-08-29 2004-03-04 Tatehito Usui Semiconductor fabricating apparatus and method and apparatus for determining state of semiconductor fabricating process
JP5199981B2 (ja) 2009-11-04 2013-05-15 東京エレクトロン株式会社 エッチング深さの検出方法並びにエッチングモニター装置及びエッチング装置
TWI518525B (zh) * 2012-10-17 2016-01-21 東京威力科創股份有限公司 使用多變量分析之電漿蝕刻程序的終點偵測方法
JP6186152B2 (ja) * 2013-03-29 2017-08-23 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP6220319B2 (ja) * 2014-07-17 2017-10-25 株式会社日立ハイテクノロジーズ データ解析方法及びプラズマエッチング方法並びにプラズマ処理装置
JP6553398B2 (ja) * 2015-05-12 2019-07-31 株式会社日立ハイテクノロジーズ プラズマ処理装置、データ処理装置およびデータ処理方法
JP6504915B2 (ja) * 2015-05-25 2019-04-24 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP5841281B1 (ja) * 2015-06-15 2016-01-13 伸和コントロールズ株式会社 プラズマ処理装置用チラー装置
US10453653B2 (en) * 2016-09-02 2019-10-22 Tokyo Electron Limited Endpoint detection algorithm for atomic layer etching (ALE)
US10319649B2 (en) * 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
JP6762401B2 (ja) * 2019-04-25 2020-09-30 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234666A (ja) 2006-02-27 2007-09-13 Hitachi High-Technologies Corp プラズマ処理装置
JP2016184638A (ja) 2015-03-26 2016-10-20 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Also Published As

Publication number Publication date
JP7150951B2 (ja) 2022-10-11
US20220102226A1 (en) 2022-03-31
TWI795324B (zh) 2023-03-01
JP2022058184A (ja) 2022-04-11
TW202243003A (zh) 2022-11-01
US11437289B2 (en) 2022-09-06
KR102635856B1 (ko) 2024-02-14
CN114360993A (zh) 2022-04-15
KR20220044103A (ko) 2022-04-06
US20220367298A1 (en) 2022-11-17
TW202215531A (zh) 2022-04-16
TWI773529B (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
KR100769607B1 (ko) 반도체 웨이퍼의 처리방법 및 처리장치
KR20240024863A (ko) 플라스마 처리 장치 및 플라스마 처리 방법
US7812966B2 (en) Method of determining the depth profile of a surface structure and system for determining the depth profile of a surface structure
KR101520872B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR100866656B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6523732B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR102172031B1 (ko) 플라스마 처리 방법, 및 플라스마 처리 장치
TWI549185B (zh) Plasma processing device and plasma processing method
KR101800648B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR20170107094A (ko) 광학적 메트롤로지 및 센서 디바이스를 이용한 에칭 프로세스 제어 방법 및 시스템
JP2002081917A (ja) 発光分光法による被処理材の膜厚測定方法及び装置とそれを用いた被処理材の処理方法及び装置
JP6560909B2 (ja) プラズマ処理方法およびプラズマ処理装置
KR102671263B1 (ko) 플라스마 처리 장치 및 플라스마 처리 방법
US12131964B2 (en) Plasma processing apparatus and plasma processing method
US12051575B2 (en) Plasma processing apparatus and plasma processing method
KR100733120B1 (ko) 반도체 웨이퍼처리의 검출방법 및 검출장치

Legal Events

Date Code Title Description
A107 Divisional application of patent